JPS6156538B2 - - Google Patents
Info
- Publication number
- JPS6156538B2 JPS6156538B2 JP55062593A JP6259380A JPS6156538B2 JP S6156538 B2 JPS6156538 B2 JP S6156538B2 JP 55062593 A JP55062593 A JP 55062593A JP 6259380 A JP6259380 A JP 6259380A JP S6156538 B2 JPS6156538 B2 JP S6156538B2
- Authority
- JP
- Japan
- Prior art keywords
- emergency control
- control circuit
- ema
- emergency
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
Description
【発明の詳細な説明】
本発明は緊急制御回路、特に多重化構成された
中央処理装置群が異常を検出したとき緊急制御回
路を起動し、該緊急制御回路からの出力信号によ
りシステムの構成装置を再構成する情報処理シス
テムにおける緊急制御回路の改良に関す。
中央処理装置群が異常を検出したとき緊急制御回
路を起動し、該緊急制御回路からの出力信号によ
りシステムの構成装置を再構成する情報処理シス
テムにおける緊急制御回路の改良に関す。
実時間処理を要求される高信頼性情報処理シテ
テムでは、各構成装置が一装置以上の予備装置を
有し、金物障害、プログラム暴走等による障害の
発生時には、緊急制御回路により現用装置から予
備装置に切替えてシステムを再構成し、処理の連
続性を確保している。
テムでは、各構成装置が一装置以上の予備装置を
有し、金物障害、プログラム暴走等による障害の
発生時には、緊急制御回路により現用装置から予
備装置に切替えてシステムを再構成し、処理の連
続性を確保している。
第１図は従来あるこの種緊急制御回路を含む情
報処理システムの一例を示す。第１図において二
重化された中央制御装置CC0およびCC1主記憶装
置MM0およびMM1、データチヤネルDCH0および
DCH1、フアイル装置F0およびF1に対し、一回路
の緊急制御回路EMAが設けられている。今中央
制御装置CC0、主記憶装置MM0、データチヤネル
DCH0、フアイル装置F0で構成される系が現用系
として実時間処理を実行中に障害が発生すると、
中央制御装置CC0は異常を検出して緊急動作回路
EMAを起動する。起動された緊急制御回路EMA
はシステムの構成装置全体を初期設定し、各構成
装置から必要装置を選択し、系を再構成する。例
えば待機していた予備の中央制御装置CC1、主記
憶装置MM1、データチヤネルDCH1、フアイル装
置F1によつて系が再構成されると、最初にフア
イル装置F1から主記憶装置MM1に緊急処理プロ
グラムを初期ローテイングを行つたのち、制御を
該プログラムに移す。以後、再構成された系によ
り処理が正常に開始され、所謂システムの立上げ
に成功すると、前記緊急処理プログラムにより緊
急制御回路EMAに復旧指示が行われ、緊急制御
回路EMAが初期状態に復帰することにより緊急
制御動作は完了し、平常の実時間処理が続行され
る。一方緊急制御回路EMA内には緊急制御動作
監視タイマが設けられており、規定時間内に再構
成された系によりシステムの立上げが成功せず、
緊急処理プログラムから復旧指示が返送されなか
つた場合には、緊急制御回路EMAは再起動さ
れ、各構成装置から別の装置、例えば中央制御装
置CC0を選択し、主記憶装置MM1、データチヤネ
ルDCH1、フアイル装置F1と共に新たな系を構成
し、前述の緊急制御動作を繰返す。これら一連の
緊急制御動作がシステムの立上げに成功し、緊急
処理プログラムから緊急制御回路EMAに復旧指
示が返送される迄繰返される。各構成装置の全組
合せについて系の再構成を行い、緊急制御動作を
行つてもなおシステムの立上げに不成功の場合に
は、システムダウンと判定して警報が発せられ
る。
報処理システムの一例を示す。第１図において二
重化された中央制御装置CC0およびCC1主記憶装
置MM0およびMM1、データチヤネルDCH0および
DCH1、フアイル装置F0およびF1に対し、一回路
の緊急制御回路EMAが設けられている。今中央
制御装置CC0、主記憶装置MM0、データチヤネル
DCH0、フアイル装置F0で構成される系が現用系
として実時間処理を実行中に障害が発生すると、
中央制御装置CC0は異常を検出して緊急動作回路
EMAを起動する。起動された緊急制御回路EMA
はシステムの構成装置全体を初期設定し、各構成
装置から必要装置を選択し、系を再構成する。例
えば待機していた予備の中央制御装置CC1、主記
憶装置MM1、データチヤネルDCH1、フアイル装
置F1によつて系が再構成されると、最初にフア
イル装置F1から主記憶装置MM1に緊急処理プロ
グラムを初期ローテイングを行つたのち、制御を
該プログラムに移す。以後、再構成された系によ
り処理が正常に開始され、所謂システムの立上げ
に成功すると、前記緊急処理プログラムにより緊
急制御回路EMAに復旧指示が行われ、緊急制御
回路EMAが初期状態に復帰することにより緊急
制御動作は完了し、平常の実時間処理が続行され
る。一方緊急制御回路EMA内には緊急制御動作
監視タイマが設けられており、規定時間内に再構
成された系によりシステムの立上げが成功せず、
緊急処理プログラムから復旧指示が返送されなか
つた場合には、緊急制御回路EMAは再起動さ
れ、各構成装置から別の装置、例えば中央制御装
置CC0を選択し、主記憶装置MM1、データチヤネ
ルDCH1、フアイル装置F1と共に新たな系を構成
し、前述の緊急制御動作を繰返す。これら一連の
緊急制御動作がシステムの立上げに成功し、緊急
処理プログラムから緊急制御回路EMAに復旧指
示が返送される迄繰返される。各構成装置の全組
合せについて系の再構成を行い、緊急制御動作を
行つてもなおシステムの立上げに不成功の場合に
は、システムダウンと判定して警報が発せられ
る。
以上の説明から明らかな如く、緊急制御回路
EMAは多重化構成された情報処理システムに障
害発生時、自動的にシステムの再構成を図り、実
時間処理の連続性を保つ上で必要不可欠のもので
ある。然るに従来の情報処理システムにおいて
は、緊急制御回路EMAは二重化されないのが一
般的であり、従つて若し緊急制御回路EMAに障
害が潜在化した状態でシステムに障害が発生する
と、システム構成装置により正常動作に耐えられ
る系が構成しうるにも拘らず、システムダウンと
ならざるを得ない欠点があつた。その対策として
定期的に緊急制御回路EMAの試験を行う場合
も、常に現用であるために種種の節約を受け、多
大な工数を必要とした。
EMAは多重化構成された情報処理システムに障
害発生時、自動的にシステムの再構成を図り、実
時間処理の連続性を保つ上で必要不可欠のもので
ある。然るに従来の情報処理システムにおいて
は、緊急制御回路EMAは二重化されないのが一
般的であり、従つて若し緊急制御回路EMAに障
害が潜在化した状態でシステムに障害が発生する
と、システム構成装置により正常動作に耐えられ
る系が構成しうるにも拘らず、システムダウンと
ならざるを得ない欠点があつた。その対策として
定期的に緊急制御回路EMAの試験を行う場合
も、常に現用であるために種種の節約を受け、多
大な工数を必要とした。
本発明の目的は、従来ある緊急制御回路におけ
る前述の不備を解決し、緊急制御回路の信頼性を
向上するにある。
る前述の不備を解決し、緊急制御回路の信頼性を
向上するにある。
この目的は、多重化構成された中央処理装置群
が異常を検出したときあるいは外部からの起動要
求により緊急制御回路を起動し、該緊急制御回路
からの出力信号によりシステムの構成装置を再構
成する情報処理システムにおいて、複数個の中央
処理装置に対応して各々緊急制御回路を設け、異
常検出時あるいは外部からの起動要求時に総べて
の緊急制御回路を起動する手段と、起動された緊
急制御回路の中で緊急制御動作に使用する緊急制
御回路を定める手段を各緊急制御回路に設けるこ
とにより達成される。
が異常を検出したときあるいは外部からの起動要
求により緊急制御回路を起動し、該緊急制御回路
からの出力信号によりシステムの構成装置を再構
成する情報処理システムにおいて、複数個の中央
処理装置に対応して各々緊急制御回路を設け、異
常検出時あるいは外部からの起動要求時に総べて
の緊急制御回路を起動する手段と、起動された緊
急制御回路の中で緊急制御動作に使用する緊急制
御回路を定める手段を各緊急制御回路に設けるこ
とにより達成される。
以下本発明の一実施例を、第２図および第３図
により説明する。
により説明する。
第２図は本発明の一実施例による二重化された
情報処理システムを示すブロツク図であり、第３
図は第２図のうち緊急制御回路を示す回路図であ
る。第２図において、緊急制御回路EMA0および
EMA1は、二重化された中央制御装置CC0および
CC1に対応してやはり二重化されて設けられてい
る。今中央制御装置CC0、主記憶装置MM0、デー
タチヤネルDCH0、フアイル装置F0で構成される
系が現用系として実時間処理を実行中に障害が発
生すると、、第３図における緊急制御回路EMA0
内の異常検出回路D0が障害を検出し、各緊急制
御回路EMA0およびEMA1にある起動フリツプフ
ロツプ回路F00およびF10をセツトする。セツトさ
れた両フリツプフロツプ回路F00およびF10は、同
一状態に設定されている緊急制御カウンタC00お
よびC10をそれぞれれ更新すると同時に、パルス
発生回路G0およびG1を起動させる。各パルス発
生回路G0およびG1はタイミング作成カウンタC01
およびC11を駆動し、予め定められた時系列に従
い、最初に出力TE00およびTE10を、次いで出力
TE01およびTE11を１とする。それより先に、緊
急制御カウンタC00およびC10の出力１は、排他論
理和回路E0およびE1に導かれ、緊急制御回路番
号（EMA0の場合は“０”，EMA1の場合は
“１”）と排他論理和がとられた結果、排他論理和
回路E0からは１が出力され、また排他論理和回
路E1からは０が出力される。従つて前述のタイ
ミング作成カウンタC01の出力TE00はゲイトA01
を経由して中央制御装置CC0を動作（act）状態
とし、またゲイトA10を経由して中央制御装置
CC1を待機（stand−by）状態とし、続いてタイ
ミング作成カウンタC01の出力TE01はゲイトA03
を経由して中央制御装置CC0を起動し、従来方式
と同様の一連の緊急制御動作を実行させる。一方
タイミング作成カウンタC01と同時に起動したタ
イミング作成カウンタC11の出力TE10およびTE11
は、ゲイトA11，A00およびA13，A02が阻止状態
にあるため、中央制御装置CC0およびCC1には到
達しない。即ち今回は同時に起動した緊急制御回
路EMA0およびEMA1の中で緊急制御回路EMA0
が緊急動作に使用されることゝなる。予め定めら
れた時間が経過すると両緊急制御回路EMA0およ
びEMA1にあるタイミング作成カウンタC01およ
びC11は出力TE0cおよびTE1cを発し、フリツプフ
ロツプＦ0cおよびF10をリセツトし、自らもリセ
ツトする。これによりパルス発生回路G0および
G1も復旧し、緊急制御カウンタC00およびC10は
現状を維持する。出力TE0cおよびTE1c発生以前
に緊急制御動作がシステムの立上げに成功すれ
ば、異常検出回路D0も復旧し、両緊急制御回路
EMA0およびEMA1を復旧させる。若しタイミン
グ作成カウンタC01およびC11の出力TE0cおよび
TE1c発生迄に緊急制御動作がシステムの立上げ
に成功していなければ、異常検出回路D0は動作
を継続しているので、出力TE0cおよびTE1cの終
了後再び起動フリツプフロツプF00およびF10がセ
ツトされ、緊急制御カウンタC00およびC10を更新
し、またパルス発生回路G0およびG1を起動しタ
イミング作成カウンタC01およびC11を駆動開始さ
せる。今回は緊急制御カウンタC00およびC10の出
力は０となるため、排他論理和回路E0の出力は
０、排他論理和回路E1の出力は１となる。従つ
てタイミング作成カウンタC11の出力TE10はゲイ
トA11を経由して中央制御装置CC1を動作（act）
状態とし、またゲイトA00を経由して中央制御装
置CC0を待機（stand―by）状態とし、続いてタ
イミング作成カウンタC11の出力TE11はゲート
A13を経由して中央制御装置CC1を起動し、中央
制御装置CC0に代つて緊急制御動作を行わせる、
一方今回はタイミング作成回路C01の出力TE00お
よびTE01はゲイトA01，A00およびA03，A12が阻
止状態にあるため、中央制御装置CC0およびCC1
には到達しない。即ち今回は同時に起動した緊急
制御回路EMA0およびEMA1の中で緊急制御回路
EMA1が緊急制御動作に使用されることゝなる。
何れの緊急制御回路EMA0またはEMA1が緊急制
御動作に使用されるかは、各緊急制御回路EMA0
およびEMA1内にある緊急制御カウンタC00およ
びC10の内容により定まる。このためには両緊急
制御カウンタC00およびC10の状態が常に一致して
いる必要がある。これは電源投入時両緊急制御カ
ウンタC00およびC10をリセツトすることにより満
足される。
情報処理システムを示すブロツク図であり、第３
図は第２図のうち緊急制御回路を示す回路図であ
る。第２図において、緊急制御回路EMA0および
EMA1は、二重化された中央制御装置CC0および
CC1に対応してやはり二重化されて設けられてい
る。今中央制御装置CC0、主記憶装置MM0、デー
タチヤネルDCH0、フアイル装置F0で構成される
系が現用系として実時間処理を実行中に障害が発
生すると、、第３図における緊急制御回路EMA0
内の異常検出回路D0が障害を検出し、各緊急制
御回路EMA0およびEMA1にある起動フリツプフ
ロツプ回路F00およびF10をセツトする。セツトさ
れた両フリツプフロツプ回路F00およびF10は、同
一状態に設定されている緊急制御カウンタC00お
よびC10をそれぞれれ更新すると同時に、パルス
発生回路G0およびG1を起動させる。各パルス発
生回路G0およびG1はタイミング作成カウンタC01
およびC11を駆動し、予め定められた時系列に従
い、最初に出力TE00およびTE10を、次いで出力
TE01およびTE11を１とする。それより先に、緊
急制御カウンタC00およびC10の出力１は、排他論
理和回路E0およびE1に導かれ、緊急制御回路番
号（EMA0の場合は“０”，EMA1の場合は
“１”）と排他論理和がとられた結果、排他論理和
回路E0からは１が出力され、また排他論理和回
路E1からは０が出力される。従つて前述のタイ
ミング作成カウンタC01の出力TE00はゲイトA01
を経由して中央制御装置CC0を動作（act）状態
とし、またゲイトA10を経由して中央制御装置
CC1を待機（stand−by）状態とし、続いてタイ
ミング作成カウンタC01の出力TE01はゲイトA03
を経由して中央制御装置CC0を起動し、従来方式
と同様の一連の緊急制御動作を実行させる。一方
タイミング作成カウンタC01と同時に起動したタ
イミング作成カウンタC11の出力TE10およびTE11
は、ゲイトA11，A00およびA13，A02が阻止状態
にあるため、中央制御装置CC0およびCC1には到
達しない。即ち今回は同時に起動した緊急制御回
路EMA0およびEMA1の中で緊急制御回路EMA0
が緊急動作に使用されることゝなる。予め定めら
れた時間が経過すると両緊急制御回路EMA0およ
びEMA1にあるタイミング作成カウンタC01およ
びC11は出力TE0cおよびTE1cを発し、フリツプフ
ロツプＦ0cおよびF10をリセツトし、自らもリセ
ツトする。これによりパルス発生回路G0および
G1も復旧し、緊急制御カウンタC00およびC10は
現状を維持する。出力TE0cおよびTE1c発生以前
に緊急制御動作がシステムの立上げに成功すれ
ば、異常検出回路D0も復旧し、両緊急制御回路
EMA0およびEMA1を復旧させる。若しタイミン
グ作成カウンタC01およびC11の出力TE0cおよび
TE1c発生迄に緊急制御動作がシステムの立上げ
に成功していなければ、異常検出回路D0は動作
を継続しているので、出力TE0cおよびTE1cの終
了後再び起動フリツプフロツプF00およびF10がセ
ツトされ、緊急制御カウンタC00およびC10を更新
し、またパルス発生回路G0およびG1を起動しタ
イミング作成カウンタC01およびC11を駆動開始さ
せる。今回は緊急制御カウンタC00およびC10の出
力は０となるため、排他論理和回路E0の出力は
０、排他論理和回路E1の出力は１となる。従つ
てタイミング作成カウンタC11の出力TE10はゲイ
トA11を経由して中央制御装置CC1を動作（act）
状態とし、またゲイトA00を経由して中央制御装
置CC0を待機（stand―by）状態とし、続いてタ
イミング作成カウンタC11の出力TE11はゲート
A13を経由して中央制御装置CC1を起動し、中央
制御装置CC0に代つて緊急制御動作を行わせる、
一方今回はタイミング作成回路C01の出力TE00お
よびTE01はゲイトA01，A00およびA03，A12が阻
止状態にあるため、中央制御装置CC0およびCC1
には到達しない。即ち今回は同時に起動した緊急
制御回路EMA0およびEMA1の中で緊急制御回路
EMA1が緊急制御動作に使用されることゝなる。
何れの緊急制御回路EMA0またはEMA1が緊急制
御動作に使用されるかは、各緊急制御回路EMA0
およびEMA1内にある緊急制御カウンタC00およ
びC10の内容により定まる。このためには両緊急
制御カウンタC00およびC10の状態が常に一致して
いる必要がある。これは電源投入時両緊急制御カ
ウンタC00およびC10をリセツトすることにより満
足される。
あるいは人手の介入によりシステムを初期状態
に設定し、系の構成を行いシステム立上げをする
初期プログラムロードCNS IPL機能の起動時に
立上げ系の固有の値に両緊急制御カウンタC00お
よびC01をセツトすることにより一致させること
ができる。
に設定し、系の構成を行いシステム立上げをする
初期プログラムロードCNS IPL機能の起動時に
立上げ系の固有の値に両緊急制御カウンタC00お
よびC01をセツトすることにより一致させること
ができる。
初期プログラムロードCNS IPLを０系から要
求があるとIPLK0の信号が発生し、ゲイトA00お
よびA11を経由して起動フリツプフロツプ回路F02
およびF12をセツトする。セツトされた両フリツ
プフロツプ回路は、緊急制御カウンタを同一状態
１にセツトするとともにパルス発生回路G0およ
びG1を起動させる。緊急制御カウンタC00および
C10の出力１は排他論理回路E0及びE1に導びかれ
る。以下動作は先に説明したのと同様であり、
CC0を立上げ系として緊急制御動作を行う。
求があるとIPLK0の信号が発生し、ゲイトA00お
よびA11を経由して起動フリツプフロツプ回路F02
およびF12をセツトする。セツトされた両フリツ
プフロツプ回路は、緊急制御カウンタを同一状態
１にセツトするとともにパルス発生回路G0およ
びG1を起動させる。緊急制御カウンタC00および
C10の出力１は排他論理回路E0及びE1に導びかれ
る。以下動作は先に説明したのと同様であり、
CC0を立上げ系として緊急制御動作を行う。
一方、１系から初期プログラムロードCNSIPL
の要求を行うとIPLK1の信号が発生し、ゲイト
A13およびA02を経由して起動フリツプフロツプ
回路F01およびF11をセツトする。両フリツプフロ
ツプ回路は緊急制御カウンタを同一状態０にセツ
トするとともにパルス発生回路G0およびG1を起
動させる、緊急制御カウンタC00およびC10の出力
０を排他論理回路およよびE1に導びかれ、CC1を
立上げ系として緊急制御動作を行う。
の要求を行うとIPLK1の信号が発生し、ゲイト
A13およびA02を経由して起動フリツプフロツプ
回路F01およびF11をセツトする。両フリツプフロ
ツプ回路は緊急制御カウンタを同一状態０にセツ
トするとともにパルス発生回路G0およびG1を起
動させる、緊急制御カウンタC00およびC10の出力
０を排他論理回路およよびE1に導びかれ、CC1を
立上げ系として緊急制御動作を行う。
以上の説明は中央制御装置CC0が現用の場合で
あるが、中央制御装置CC1が現用の場合には、障
害発生時、異常検出回路D1が障害を検出し、各
緊急制御回路EMA0およびEMA1を起動し、以後
の動作は前述の説明と変らない。
あるが、中央制御装置CC1が現用の場合には、障
害発生時、異常検出回路D1が障害を検出し、各
緊急制御回路EMA0およびEMA1を起動し、以後
の動作は前述の説明と変らない。
中央処理装置の外部からの緊急制御回路の起動
要求信号EMK0あるいはEMK1により動作する時
もフリツプフロツプ回路F00およびF10をセツトす
る。以下の動作は先に説明した異常検出回路によ
り障害を検出した時の動作と同一である。
要求信号EMK0あるいはEMK1により動作する時
もフリツプフロツプ回路F00およびF10をセツトす
る。以下の動作は先に説明した異常検出回路によ
り障害を検出した時の動作と同一である。
更に緊急制御回路EMA0およびEMA1の何れか
一方が障害の場合にも、残る他方の緊急制御回路
EMA0またはEMA1による前述の動作経過によ
り、対応する中央制御装置CC0またはCC1が緊急
制御動作を実行するので、システムが停止するこ
とはない。
一方が障害の場合にも、残る他方の緊急制御回路
EMA0またはEMA1による前述の動作経過によ
り、対応する中央制御装置CC0またはCC1が緊急
制御動作を実行するので、システムが停止するこ
とはない。
以上の説明から明らかな如く、本実施例によれ
ば、二重化された中央制御装置CC0およびCC1に
対応して設けられた緊急制御回路EMA0および
EMA1が障害発生時同時に起動され、各緊急制御
回路EMA0およびEMA1内に設けられている緊急
制御カウンタC00およびC10の状態により、何れか
一方の緊急制御回路EMA0またはEMA1が緊急制
御動作に使用されることになる。緊急制御カウン
タC00およびC10は緊急制御回路EMA0および
EMA1が起動される度に更新されるので、緊急制
御動作に使用される緊急制御回路EMA0または
EMA1は交互に選択される。従つて、若し一方の
緊急制御回路EMA0またはEMA1が障害で休止中
でも、残る他方の緊急制御回路EMA0または
EMA1が、システムが障害発生時、対応する中央
制御装置CC0またはCC1を起動し、緊急制御動作
を実行させるので、システムが停止することはな
い。
ば、二重化された中央制御装置CC0およびCC1に
対応して設けられた緊急制御回路EMA0および
EMA1が障害発生時同時に起動され、各緊急制御
回路EMA0およびEMA1内に設けられている緊急
制御カウンタC00およびC10の状態により、何れか
一方の緊急制御回路EMA0またはEMA1が緊急制
御動作に使用されることになる。緊急制御カウン
タC00およびC10は緊急制御回路EMA0および
EMA1が起動される度に更新されるので、緊急制
御動作に使用される緊急制御回路EMA0または
EMA1は交互に選択される。従つて、若し一方の
緊急制御回路EMA0またはEMA1が障害で休止中
でも、残る他方の緊急制御回路EMA0または
EMA1が、システムが障害発生時、対応する中央
制御装置CC0またはCC1を起動し、緊急制御動作
を実行させるので、システムが停止することはな
い。
なお第２図および第３図はあくまで本発明の一
実施例に過ぎず、例えば中央制御装置が三重化以
上の構成をとる場合にも、各中央制御装置に対応
して各々緊急制御回路を設け、異常検出時に総べ
ての緊急制御回路を起動し、その中から緊急制御
動作に使用する緊急制御回路を定める手段を設け
ることにより前述の如く本発明の効果を発揮する
ことが出来る。
実施例に過ぎず、例えば中央制御装置が三重化以
上の構成をとる場合にも、各中央制御装置に対応
して各々緊急制御回路を設け、異常検出時に総べ
ての緊急制御回路を起動し、その中から緊急制御
動作に使用する緊急制御回路を定める手段を設け
ることにより前述の如く本発明の効果を発揮する
ことが出来る。
以上、本発明によれば緊急制御回路が多重化構
成された中央処理装置群に対応して複数個設けら
れているため、中央制御装置、主記憶装置、デー
タチヤネル等に正常動作しうるものが存在するに
も拘らず、緊急制御回路の障害によりシステムダ
ウンとなる様な状態は避けられることとなり、信
頼性を著しく向上することが出来る。
成された中央処理装置群に対応して複数個設けら
れているため、中央制御装置、主記憶装置、デー
タチヤネル等に正常動作しうるものが存在するに
も拘らず、緊急制御回路の障害によりシステムダ
ウンとなる様な状態は避けられることとなり、信
頼性を著しく向上することが出来る。
第１図は従来ある緊急制御回路を含む情報処理
システムの一例を示すブロツク図、第２図は本発
明の一実施例による緊急制御回路を含む情報処理
システムのブロツク図、第３図は第２図にある緊
急制御回路を示す回路図例である。 図において、CC0，CC1……中央制御装置、
MM0，MM1……主記憶装置、DCH0，DCH1……
データチヤネル、F0F1……フアイル装置、
EMA，EMA0，EMA1……緊急制御回路、D0，D1
……異常検出回路、F00，F10……フリツプフロツ
プ回路、C00，C10……緊急制御カウンタ、G0，
G1……パルス発生回路、C01，C11……タイミン
グ作成カウンタ、E0，E1……排他論理和回路、
A00，A01，A02，A03，A10，A11，A12，A13……
ゲイト。
システムの一例を示すブロツク図、第２図は本発
明の一実施例による緊急制御回路を含む情報処理
システムのブロツク図、第３図は第２図にある緊
急制御回路を示す回路図例である。 図において、CC0，CC1……中央制御装置、
MM0，MM1……主記憶装置、DCH0，DCH1……
データチヤネル、F0F1……フアイル装置、
EMA，EMA0，EMA1……緊急制御回路、D0，D1
……異常検出回路、F00，F10……フリツプフロツ
プ回路、C00，C10……緊急制御カウンタ、G0，
G1……パルス発生回路、C01，C11……タイミン
グ作成カウンタ、E0，E1……排他論理和回路、
A00，A01，A02，A03，A10，A11，A12，A13……
ゲイト。
Claims (1)
- 【特許請求の範囲】 １ 多重化構成された中央処理装置群が異常を検
出したとき、あるいは外部からの起動要求により
緊急制御回路を起動し、該緊急制御回路からの出
力信号によりシステムの構成装置を再構成する情
報処理システムにおいて、複数個の中央処理装置
に対応して各緊急制御回路を設け、異常検出時あ
るいは外部からの起動要求時に総べての緊急制御
回路を起動する手段と、起動された緊急制御回路
の中で緊急制御動作に使用する緊急制御回路を定
める手段を各緊急制御回路に設けることを特徴と
する緊急制御回路。 ２ 緊急制御動作に使用される緊急制御回路の動
作により、異常を検出したシステムとは独立に、
正常処理を試みるシステムを再構成することを特
徴とする特許請求の範囲第１項記載の緊急制御回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6259380A JPS56159743A (en) | 1980-05-12 | 1980-05-12 | Emergency control circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6259380A JPS56159743A (en) | 1980-05-12 | 1980-05-12 | Emergency control circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56159743A JPS56159743A (en) | 1981-12-09 |
| JPS6156538B2 true JPS6156538B2 (ja) | 1986-12-03 |
Family
ID=13204770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6259380A Granted JPS56159743A (en) | 1980-05-12 | 1980-05-12 | Emergency control circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56159743A (ja) |
-
1980
- 1980-05-12 JP JP6259380A patent/JPS56159743A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56159743A (en) | 1981-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4455601A (en) | Cross checking among service processors in a multiprocessor system | |
| CN114189429A (zh) | 一种服务器集群故障的监测系统、方法、装置及介质 | |
| JP2002259130A (ja) | 情報処理システムおよびその起動制御方法 | |
| CN116737364A (zh) | 服务器 | |
| JPS6156538B2 (ja) | ||
| JP2011076262A (ja) | 計算機システムおよびその方法 | |
| JP2785992B2 (ja) | サーバプログラムの管理処理方式 | |
| JPS6318443A (ja) | 緊急制御方式 | |
| JPS6290068A (ja) | 予備系監視方式 | |
| CN111190632B (zh) | 一种实现服务器bmc双活的方法及装置 | |
| JPS6213700B2 (ja) | ||
| JPS58214952A (ja) | 情報処理方式 | |
| SU1037256A1 (ru) | Устройство дл выбора работоспособной структуры вычислительного комплекса | |
| JPH0630069B2 (ja) | 多重化システム | |
| JPS6248860B2 (ja) | ||
| JPS6123256A (ja) | 監視装置 | |
| JP2025079264A (ja) | 情報処理装置、保護制御装置、及びウォッチドッグタイマ運用方法 | |
| CN120596213A (zh) | 一种轨道交通业务运维方法、系统、设备及存储介质 | |
| JPS6116340A (ja) | プロセツサシステムの緊急動作装置 | |
| JPS6077252A (ja) | 入出力制御装置 | |
| RU1797122C (ru) | Устройство дл перезапуска и контрол электропитани микроЭВМ | |
| JPH0439682B2 (ja) | ||
| JPS5941210B2 (ja) | 電源障害時の処理方式 | |
| JPS61253551A (ja) | マルチプロセツサシステムの立ち上げ方式 | |
| WO2008072350A1 (ja) | 二重化タイマを用いたシステム監視装置、および監視方法 |