JPS6159566B2 - - Google Patents

Description

【発明の詳細な説明】 Ａ 産業上の利用分野 本発明は、容量性負荷を充放電させるための集
積回路、さらに詳しくいえば容量性負荷を回路電
源のほぼ完全電位にまで充電させることのでき
る、インターフエイス回路などのための駆動回路
に関するものである。

Ｂ 従来技術 集積回路の設計においては高キヤパシタンス電
界効果形トランジスタ回路を駆動するためにバイ
ポーラ回路からの低圧信号を相対的に高圧の信号
に変換する必要のある場合が多い。その上、電界
効果形トランジスタは、駆動回路によつて発散さ
れる熱の量が回路に供給される電位の２乗の関数
であるために１論理ステージ当り１閾値電圧の電
圧降下をもたらす傾向があり、また電力供給コス
トが供給電圧の増大につれて増加するため、低電
圧信号に応答して電源電圧とほぼ等しい大きさの
出力電圧を生じる駆動回路を使用することが極め
て大切である。

弊社の米国特許第3656004号は、容量性負荷と
電源の間に結合された駆動トランジスタのベース
を電源から滅結合し、トランジスタのベース−エ
ミツタ中に蓄積された電荷によつてこのトランジ
スタを駆動することを開示している。

弊社の米国特許第4191899号は、トランジスタ
様構造から形成されるブートストラツプ・コンデ
ンサ様構造から形成されるブートストラツプ・コ
ンデンサを利用することを開示している。

Ｃ 発明が解決しようとする問題点 従来技術では電源電圧とほぼ同じ大きさの出力
電圧を発生する容量性負荷用高性能駆動回路に対
する要望にこたえることができず、しかもその電
源電圧と出力電圧の差によつて生じる損失分を含
む全体的電力消費量、発熱量が大きいため集積回
路チツプの形で高密度で製造することなどは実現
不可能であつた。

Ｄ 問題点を解決するための手段 本発明の教示によれば、先ず電源電圧の制御下
で駆動トランジスタ中を流れる電流により容量性
負荷を充電し、その後予め定めた時間に、予じめ
充電したブートストラツプ・コンデンサの制御下
で容量性負荷を充電させることによつて、容量性
負荷を急速かつ有効に回路電源の電圧ないし電位
とほぼ等しい電圧にまで充電させるための、改良
された駆動回路が与えられる。

Ｅ 実施例 本発明の１実施例では、駆動回路は、電源と容
量性負荷の間に接続されたプルアツプ装置として
働くトランジスタならびに、充電ソースおよび容
量性負荷トランジスタの制御ゲートとの間に接続
されたスイツチング手段を含む直列回路を含んで
いる。スイツチング手段は、容量性負荷の電圧を
ほぼ電源の電位にまで上げるために負荷の電圧に
応じて予め定めた時間に電荷を充電ソースからプ
ルアツプ・トランジスタ中に放電するように、容
量性負荷に結合されている。

第１図をより詳細に参照すると、本発明の１実
施例の回路図が示してある。第１図の回路は、エ
ミツタが入力端子１０に接続され、コレクタが一
対のカスケード・トランジスタのうち第１のカス
ケード接続トランジスタＴ２のベースに接続され
ている第１のバイポーラ・トランジスタＴ１を含
む駆動回路である。第２のカスケード接続トラン
ジスタはプルダウン・トランジスタＴ３である。
入力トランジスタＴ１のベースは、第１の抵抗体
Ｒ１を介して電源端子１２に接続されている。第
１のカスケード接続トランジスタＴ２のエミツタ
は、プルダウン・トランジスタＴ３のベースへ、
および第２の抵抗体Ｒ２を介してアースなどの基
準電位点へ接続されている。第１のカスケード接
続トランジスタＴ２のコレクタは、第３の抵抗体
Ｒ３を介して電源端子１２に接続されている。ク
ランプとして働く第１シヨツトキ・ダイオードＤ
１は、第１カスケード接続トランジスタＴ２のベ
ース・コレクタ接合にまたがつて接続され、やは
り、クランプとして働く第２シヨツトキ・ダイオ
ードＤ２は、プルダウン・トランジスタＴ３のベ
ース・コレクタ接合にまたがつて接続されてい
る。プルダウン・トランジスタＴ３のエミツタ
は、基準電位点に接続され、プルダウン・トラン
ジスタＴ３のコレクタは、出力端子１４に接続さ
れ、この出力端子に、コンデンサＣ１で示される
相対的に高い容量性負荷、例えばキヤパシタンス
の値が大体12〜700ピコフアラドの負荷が接続さ
れている。

第２のプルアツプ・トランジスタＴ５を含む、
ダーリントン・トランジスタ対の第１のトランジ
スタＴ４は、そのベースが第３抵抗体Ｒ３を介し
て電源端子に接続され、そのコレクタが電源端子
１２に直接接続され、そのエミツタはプルアツ
プ・トランジスタＴ５のベースに接続され且つ第
４の抵抗体Ｒ４を介して出力端子１４に接続され
ている。プルアツプ・トランジスタＴ５のエミツ
タは出力端子１４に直接接続され、そのコレクタ
は電源端子１２に直接接続されている。各トラン
ジスタＴ１，Ｔ２，Ｔ３，Ｔ４，Ｔ５は、NPN
トランジスタとして図示してある。入力端子１０
は、標準的トランジスタ間論理T²Lとし、できれ
ば最小値0.6ボルトから最大値約2.4ボルトの間で
変動する電圧がそれにかかり、端子１２での電源
の電位は、希望ならもつと低い電圧を使用するこ
とができるが、できれば＋8.5ボルトが望まし
い。

直列接続された第５および第６の抵抗体Ｒ５，
Ｒ６を備えた分圧回路が出力端子１４と電源端子
１２の間に接続されている。抵抗体Ｒ５とＲ６の
間の接続点即ちノードには、参照番号１６がつけ
てある。多重エミツタ・トランジスタＴ６は、
NPNトランジスタとして図示してあるが、その
コレクタは電源端子１２に接続され、そのベース
は出力端子１４に接続され、そのエミツタは、第
３のダイオードＤ３を介して分圧器Ｒ５，Ｒ６の
共有点ないしノード１６に接続されている。多重
エミツタ・トランジスタ１６は、希望なら、大型
の単一エミツタ・トランジスタとすることができ
るが、どちらの場合でもコンデンサＣ２として点
線で示してある大きなエミツタ・ベース・キヤパ
シタンスを実現するように形成されているべきで
ある。スイツチング装置は、PNPトランジスタＴ
７として図示してあるが、そのコレクタはプルア
ツプ・トランジスタＴ５のベースに接続され、そ
のエミツタは、多重エミツタ・トランジスタＴ６
のエミツタに接続され、そのベースは電源端子１
２の接続されている。

第１図の回路の動作の理解を助けるため、第２
図に示すグラフを参照する。第２図の曲線１０Ａ
のｔ０に示されるように、入力ノード即ち端子１
０に＋2.4ボルトがかかると、トランジスタＴ１
はオフになり、トランジスタＴ２およびＴ３はオ
ンとなる。トランジスタＴ３がオンになると、コ
ンデンサＣ１に貯えられた電荷が、トランジスタ
Ｔ３を介して基準電位点即ちアースに放電され、
出力電子１４の電圧がトランジスタＴ３の飽和電
圧すなわち、第２図の曲線１４Ａがｔ０の所で示
すように約100ミリ（0.1）ボルトにまで降下す
る。トランジスタＴ２がオンの状態ではダーリン
トン対であるトランジスタＴ４およびＴ５はオフ
となり、ノード１８の電圧も約100ミリ（0.1）ボ
ルトとなる。出力端子１４の電圧が低いので、電
源１２からの電流は分圧器の抵抗体Ｒ５およびＲ
６中を通り、ノード１６で電圧が生成して第３ダ
イオードＤ３を介して多重エミツタ・トランジス
タＴ６のエミツタにかかり、第２のコンデンサＣ
２を望ましくは４ボルトまで充電する。この電圧
は、周知のように単に抵抗体Ｒ５およびＲ６の値
を変化させるだけで希望の値に変更することがで
きる。しかしながら、コンデンサＣ２にかかる電
圧はトランジスタＴ６を破壊するほどに大きくて
はならない。第２図に曲線２０Ａで示す、ノード
２０の電圧は、時刻ｔ０のとき約４ボルドであ
る。時刻ｔ０のとき、PNPトランジスタＴ７もオ
フとなつている。

第２図の曲線１０Ａで示される入力端子１０の
電圧を下げて、出力端子１４の電圧１４Ａの正遷
移を開始すると、トランジスタＴ１はオンとな
り、こうしてカスケード接続トランジスタ対Ｔ２
およびＴ３をオフにし、このときダーリントン対
のトランジスタＴ４およびＴ５はオンとなる。ト
ランジスタＴ４がオンになると、電流が第４の抵
抗体Ｒ４中を流れて時刻ｔ１でノード１８の電圧
を増大させる。その少し後の時刻ｔ２で曲線１４
Ａが示すように出力端子１４の電圧が増大し始め
る。出力端子１４の電圧が増加すると、ノード２
０の電圧も同じ速度で増加し始める。その大きさ
は増加する出力端子１４の電圧と第２コンデンサ
Ｃ２中に貯わえられた電圧との合計に等しい。第
２図に示すように、ノード１８の電圧１８Ａも、
出力端子１４の電圧と同じ速度で上昇し続け、そ
の大きさは出力端子１４の電圧１４Ａにトランジ
スタＴ５の１ベース−エミツタ電圧降下Vbeを加
えた値に等しくなる。これらの電圧は、時刻ｔ３
まで均一に上昇し続ける。時刻ｔ３で、ノード２
０の電圧は電源端子１２の電位に１ベース−エミ
ツタ電圧降下Vbeを加えた値に達する。この電圧
はPNPトランジスタＴ７をオンにするのに充分な
大きさである。時刻ｔ３のとき、出力端子１４の
電圧は、コンデンサＣ２を放電させずに電源電圧
の電位より約2Vbe低い値まで増加していること
を指摘しておく。これは、ダーリントン対Ｔ４お
よびＴ５が他の回路構成の助けを借りずに生成で
きるほぼ最高の、端子１４の出力電圧である。し
かしながら、第２のコンデンサＣ２が４ボルトに
まで充電されているので、PNPトランジスタＴ７
がオンになると、第２のコンデンサＣ２からの容
量性電流がトランジスタＴ５に流れ始めて容量性
負荷Ｃ１に電荷を供給し続け、出力端子１４の電
圧をそれが電源端子１２の電位にほぼ達するまで
増加させる。このとき、PNPトランジスタＴ７が
順方向にバイアスをかけられているため、ノード
２０の電圧は一定のままである。PNPトランジス
タＴ７はオンになつているので、ノード１８の電
圧はノード２０の電圧の大きさに達するまで増大
し続け、時刻ｔ４に於てその値に達する。時刻ｔ
４のとき、飽和が開始し、ノード１４，１８，２
０の電圧は時刻ｔ４およびｔ５の間として示して
ある期間中一定のままとなる。時刻ｔ５でノード
１８の電圧は出力端子１４に接続された第４抵抗
体Ｒ４が存在するために降下し始める。その少し
後、例えば時刻ｔ６のとき、漏れのためにノード
２０の電圧も約8.5ボルト、すなわち出力端子１
４の電圧にまで減少する。入力端子が0.6ボルト
の低圧に保持されている限り、出力電圧はいつま
でも約8.5ボルトの電源電位に留まる。

サイクルの負遷移すなわち出力コンデンサＣ１
の放電を開始させるため、入力端子１０の電圧を
増加すると、時刻ｔ７のとき入力トランジスタＴ
１がオフとなり、トランジスタＴ２およびＴ３が
オンとなる。プルダウン・トランジスタＴ３がオ
ンになると、出力コンデンサＣ１がアースに向つ
て放電され、出力端子１４およびノード１８の電
圧を約100ミリ（0.1）ボルトにまで減少させる。
ノード２０の電圧が時刻ｔ８で電源端子１２より
ダイオードＤ３の1Vbe分だけ低い値まで減少す
ると、第２のコンデンサＣ２はノード１６の電圧
によつて再充電し始める。当然のことながら、第
２コンデンサＣ２はこのとき再充電中であるが、
ノード２０の電圧２０Ａは出力端子１４の電圧１
４Ａの急速な急速な減少のために、第２図に示す
ように減少し続けることを指摘しておく。出力端
子１４の電圧１４Ａが時刻ｔ９でその低電位に達
するや否や、分圧器Ｒ５およびＲ６のノード１６
から第２のコンデンサＣ２に電荷がかかるため、
ノード２０の電位２０Ａは4.0ボルトに達するま
で増加し続ける。時刻ｔ１０に於て第２コンデン
サＣ２は4.0ボルトに再充電され、こうしてノー
ド２０の電圧は約4.0ボルトになる。入力電圧が
2.4ボルトのままであると、回路は、入力電圧を
2.4ボルトから0.6ボルトに再び減少させることに
よつて次の操作サイクルが始まるまで、出力電圧
を約100ミリ（0.1）ボルトのその低い値に保持し
続ける。

出力端子１４とプルアツプ・トランジスタＴ５
のベースとの間に、第２コンデンサＣ２およびス
イツチング装置（トランジスタＴ７）の直列回路
を含む駆動回路を接続したことにより、電源端子
１２の大きさとほぼ等しい大きさの出力電圧を発
生する、改良された駆動回路が与えられた。この
回路の動作にもとづけば、ダーリントン対トラン
ジスタＴ４およびＴ５は正遷移中に出力電圧を電
源端子１２の電位より2Vbe低い値にほぼ等しい
大きさまで増大させる。この時点でノード２０の
電圧は電源端子１２の電位より約1Vbe高い大き
さにまで増大し、PNPトランジスタＴ７がオンと
なつて、このとき電荷を第２コンデンサＣ２から
プルアツプ・トランジスタＴ５へと向け、出力端
子の電圧を電源電位−2Vbeからほぼ電源端子１
２の電位の大きさまで上昇させる。第１図に図示
した回路中に配列されているようなスイツチン
グ・トランジスタＴ７を設けることによつてダー
リントン対Ｔ４およびＴ５が出力端子をほぼ電源
電位−2Vbeにまで充電している間にコンデンサ
Ｃ２上の電荷が浪費されないようにするので第２
コンデンサＣ２中に貯えられた電荷が出力端子１
４の電圧を電源電位にまで上げるためにより完全
にまたより有効に利用される。その上、コンデン
サＣ２は1Vbeの電圧の範囲内にすなわち4.0ボル
トの高圧から約0.8ボルトにまで放電されるの
で、より多くの電荷がそこから取出される。また
多重エミツタ・トランジスタＴ６は、PNPトラン
ジスタＴ７が貯えられている電荷を逆方向にバイ
アスがかかつたＰ−Ｎ接合からプルアツプ・トラ
ンジスタＴ５を経て、端子１４の容量性出力負荷
にまで転移させるように接続されている。

Ｆ 発明の効果 電源電圧とほぼ同じ大きさの出力電圧を与える
容量性負荷用駆動回路を提供することができ、引
いては低電力消費量で集積回路チツプ状に高密度
組みが可能であり、従来技術による駆動回路より
も高速で動作する。

【図面の簡単な説明】

第１図は、本発明の１実施例を図示した回路図
である。第２図は、第１図に図示した本発明の回
路内の、多数のノードないし端子における電圧の
時間に対する変化を示すグラフである。

Claims (1)

1. 【特許請求の範囲】 １ 容量性負荷が接続される出力端子１４及び電
   圧源１２間に接続されたプルアツプ装置Ｔ５と、 一端が上記出力端子１４へ接続され、他端が接
   続点（ノード）２０へ接続された電荷蓄積手段Ｔ
   ６（Ｃ２）と、 一端が上記接続点２０へ接続され、他端が上記
   プルアツプ装置の制御ゲート１８へ接続されたス
   イツチング手段Ｔ７と、 一端が上記出力端子１４へ接続されて他端が接
   地され、上記プルアツプ装置Ｔ５と相補的に駆動
   されて容量性負荷をシヨートするためのプルダウ
   ン装置Ｔ３と、 入力信号１０Ａに応答して上記プルアツプ装置
   Ｔ５及びプルダウン装置Ｔ３を相補的に駆動する
   ための制御手段と、 上記電圧源及び上記出力端子間に接続された分
   圧手段からダイオードを介して上記接続点２０へ
   接続された充電回路とを含み、 上記スイツチング手段Ｔ７は充電期間中オフに
   なつて上記電荷蓄積手段を上記プルアツプ装置の
   制御ゲートから切離しておき、上記接続点の電圧
   が上記電圧源の電圧を越えたときオンになつて上
   記電荷蓄積手段から上記プルアツプ装置へ電荷を
   送り込むようにスイツチング動作することを特徴
   とする容量性負荷駆動回路。