JPS6159658B2 - - Google Patents
Info
- Publication number
- JPS6159658B2 JPS6159658B2 JP54098949A JP9894979A JPS6159658B2 JP S6159658 B2 JPS6159658 B2 JP S6159658B2 JP 54098949 A JP54098949 A JP 54098949A JP 9894979 A JP9894979 A JP 9894979A JP S6159658 B2 JPS6159658 B2 JP S6159658B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- wiring layer
- electrode
- semiconductor substrate
- electrode wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置の製造方法に関し、とくに
ドライエツチング処理により半導体基板上へ電極
あるいは電極配線層を形成する方法に関する。
ドライエツチング処理により半導体基板上へ電極
あるいは電極配線層を形成する方法に関する。
半導体基板上への電極あるいは電極配線層の形
成は、通常半導体基板表面全体に金属被膜を形成
したのち、さらにこの上に、所定のパターン形状
を有するエツチングマスクを形成し、前記金属被
膜の不要部分を除去する選択エツチング処理を施
すことによつてなされる。
成は、通常半導体基板表面全体に金属被膜を形成
したのち、さらにこの上に、所定のパターン形状
を有するエツチングマスクを形成し、前記金属被
膜の不要部分を除去する選択エツチング処理を施
すことによつてなされる。
かかる選択エツチング処理方法は、周知の金属
被膜用エツチング液によるウエツトエツチング方
法とプラズマエツチング法等のドライエツチング
方法とに大別される。
被膜用エツチング液によるウエツトエツチング方
法とプラズマエツチング法等のドライエツチング
方法とに大別される。
ドライエツチング法は、ウエツトエツチング法
のようにエツチング液を用いる必要がなく、排液
処理が不要であることに加えて、作業環境を清潔
なものとしうるため、近年ウエツトエツチングに
代わり広く採用されつつある。
のようにエツチング液を用いる必要がなく、排液
処理が不要であることに加えて、作業環境を清潔
なものとしうるため、近年ウエツトエツチングに
代わり広く採用されつつある。
このドライエツチング法によるエツチングで
は、ウエツトエツチング法によるエツチングに比
べて垂直方向のエツチング速度が大きく、水平方
向のエツチング速度が小さい。したがつて、ドラ
イエツチング方法により、たとえば、半導体基板
上に形成された金属膜をエツチングして電極配線
層を形成した場合、第１図に示すように形成され
る電極金属層１のエツチング断面の形状は、半導
体基板２の表面に対してほぼ垂直となり、サイド
エツチングあるいはオーバーエツチングの影響に
対してもその断面形状は変化せずほぼ垂直な断面
形状で電極金属層のパターン幅のみが減少する。
は、ウエツトエツチング法によるエツチングに比
べて垂直方向のエツチング速度が大きく、水平方
向のエツチング速度が小さい。したがつて、ドラ
イエツチング方法により、たとえば、半導体基板
上に形成された金属膜をエツチングして電極配線
層を形成した場合、第１図に示すように形成され
る電極金属層１のエツチング断面の形状は、半導
体基板２の表面に対してほぼ垂直となり、サイド
エツチングあるいはオーバーエツチングの影響に
対してもその断面形状は変化せずほぼ垂直な断面
形状で電極金属層のパターン幅のみが減少する。
ところで、半導体装置の電極配線層としてこの
ように、半導体基板表面に対して垂直な断面形状
をもつ電極配線層を半導体基板上に形成した場
合、次のような不都合の生じることがある。たと
えば垂直な断面形状を有する配線パターンを有す
る半導体基板上に、二酸化硅素（SiO2）膜などの
保護被膜を形成する必要のある場合保護被膜の均
一な被着形成が困難であり、また多層配線を行う
必要のある場合には半導体基板表面に対してほぼ
垂直な断面形状を有する電極配線層の段差部分に
おいて、二層目以後の配線層が断線する、所謂段
切れが発生する場合がある。
ように、半導体基板表面に対して垂直な断面形状
をもつ電極配線層を半導体基板上に形成した場
合、次のような不都合の生じることがある。たと
えば垂直な断面形状を有する配線パターンを有す
る半導体基板上に、二酸化硅素（SiO2）膜などの
保護被膜を形成する必要のある場合保護被膜の均
一な被着形成が困難であり、また多層配線を行う
必要のある場合には半導体基板表面に対してほぼ
垂直な断面形状を有する電極配線層の段差部分に
おいて、二層目以後の配線層が断線する、所謂段
切れが発生する場合がある。
本発明は、これらの問題点に鑑みてなされたも
ので、半導体基板表面上に形成された金属膜上
に、所定のレジストパターンを形成したのち、ハ
ロゲン系ガスを用いたドライエツチングによつて
電極および電極配線層を形成するにあたり、前記
ハロゲン系ガス中にハロゲンラジカル吸収基を有
するガスを添加することにより、エツチング断面
がテーパ状をなすような電極および電極配線層を
得ようとするものである。
ので、半導体基板表面上に形成された金属膜上
に、所定のレジストパターンを形成したのち、ハ
ロゲン系ガスを用いたドライエツチングによつて
電極および電極配線層を形成するにあたり、前記
ハロゲン系ガス中にハロゲンラジカル吸収基を有
するガスを添加することにより、エツチング断面
がテーパ状をなすような電極および電極配線層を
得ようとするものである。
次に本発明実施例の半導体基板への電極配線層
の形成方法について説明する。
の形成方法について説明する。
まず、所定の領域形成のなされたシリコン基板
上に、高純度アルミニウムを1.5μｍの厚さに形
成したのち、電極配線層形成時のエツチングマス
クとして、AZ−1350Jと称されるシツプレー社製
のポジ型フオトレジストを約１μｍ塗布し、周知
の写真食刻処理によりレジストパターンを形成す
る。このようにしてエツチングマスク形成のなさ
れた試料に対し、通常の方法すなわち平行平板型
電極構造のプラズマエツチング装置を用いエツチ
ングガスとして、CCl40.2torr，C2H40.095torr，
ヘリウム（He）0.17torrとよりなる混合ガスを流
しつつ、800Wの高周波電力を21分間印加した。
上に、高純度アルミニウムを1.5μｍの厚さに形
成したのち、電極配線層形成時のエツチングマス
クとして、AZ−1350Jと称されるシツプレー社製
のポジ型フオトレジストを約１μｍ塗布し、周知
の写真食刻処理によりレジストパターンを形成す
る。このようにしてエツチングマスク形成のなさ
れた試料に対し、通常の方法すなわち平行平板型
電極構造のプラズマエツチング装置を用いエツチ
ングガスとして、CCl40.2torr，C2H40.095torr，
ヘリウム（He）0.17torrとよりなる混合ガスを流
しつつ、800Wの高周波電力を21分間印加した。
その結果の写真を第２図に示す。
この写真は走査電子顕微鏡を用いて撮影したも
ので、１はこの方法にて形成されたアルミニウム
配線層、２は半導体基板である。
ので、１はこの方法にて形成されたアルミニウム
配線層、２は半導体基板である。
第１，２図の比較より明らかなように、エツチ
ングガス中にエチレンを添加することにより、断
面形状がテーパ状をなすアルミニウム配線層を形
成することができる。なお、第１，２図の倍率は
１万倍である。
ングガス中にエチレンを添加することにより、断
面形状がテーパ状をなすアルミニウム配線層を形
成することができる。なお、第１，２図の倍率は
１万倍である。
また、エツチングガス内の四塩化炭素分圧を
P1、エチレン分圧をP2としエチレンの四塩化炭素
に対する分圧比P2／P1を変化させていつたときの
断面テーパ角を測定したグラフを第３図に示す。
横軸はエチレンの分圧比P2／P1であり、縦軸はエ
ツチング断面の基板表面に対するテーパ角であ
る。エチレンの分圧比が増えるに従つてテーパ角
は減少し、60゜程度まで小さくすることができる
ことがわかる。第３図から明らかなように、エチ
レンの添加量によつてテーパ角を制御することが
できるがエチレンの分圧比は50％以下であること
が望ましい。それ以上になると、エツチング速度
に比べてレジストパターンの消耗がはげしくパタ
ーン精度の低下につながり、実用化できなくな
る。
P1、エチレン分圧をP2としエチレンの四塩化炭素
に対する分圧比P2／P1を変化させていつたときの
断面テーパ角を測定したグラフを第３図に示す。
横軸はエチレンの分圧比P2／P1であり、縦軸はエ
ツチング断面の基板表面に対するテーパ角であ
る。エチレンの分圧比が増えるに従つてテーパ角
は減少し、60゜程度まで小さくすることができる
ことがわかる。第３図から明らかなように、エチ
レンの添加量によつてテーパ角を制御することが
できるがエチレンの分圧比は50％以下であること
が望ましい。それ以上になると、エツチング速度
に比べてレジストパターンの消耗がはげしくパタ
ーン精度の低下につながり、実用化できなくな
る。
このように、ハロゲンラジカル吸収基を有する
物質を、エツチングガス中に添加することによ
り、エツチング断面の形状をテーパ状とすること
ができる。この理由は詳らかではないが、たとえ
ばアルミニウムをエツチングする塩素ラジカルの
量を減少させることにより、アルミニウムのエツ
チング速度が遅くなり、徐々にレジストパターン
もエツチングされるところとなり、アルミニウム
のエツチングの進行がレジストパターンのエツチ
ング断面の影響を受けるためと考えられる。
物質を、エツチングガス中に添加することによ
り、エツチング断面の形状をテーパ状とすること
ができる。この理由は詳らかではないが、たとえ
ばアルミニウムをエツチングする塩素ラジカルの
量を減少させることにより、アルミニウムのエツ
チング速度が遅くなり、徐々にレジストパターン
もエツチングされるところとなり、アルミニウム
のエツチングの進行がレジストパターンのエツチ
ング断面の影響を受けるためと考えられる。
ここでは、塩素ラジカルを吸収するガスとして
C2H4を用いたが、この他、水素（H2）あるいはエ
タン（C2H6）等の炭化水素が有効である。
C2H4を用いたが、この他、水素（H2）あるいはエ
タン（C2H6）等の炭化水素が有効である。
またエツチングされる金属層としてはAlの
他、モリブデン（MO）、タングステン（Ｗ）、チ
タン（Ti）、クロムCr、金（Au）、プラチナ
（Pt）などについても同様の効果が得られる。
他、モリブデン（MO）、タングステン（Ｗ）、チ
タン（Ti）、クロムCr、金（Au）、プラチナ
（Pt）などについても同様の効果が得られる。
以上説明してきたように、本発明の方法により
半導体基板上に形成される電極および電極配線層
の断面はテーパ状となり、多層配線層あるいは電
極配線層への絶縁被膜を段切れなく形成すること
ができ、工業的価値はすこぶる大である。
半導体基板上に形成される電極および電極配線層
の断面はテーパ状となり、多層配線層あるいは電
極配線層への絶縁被膜を段切れなく形成すること
ができ、工業的価値はすこぶる大である。
第１図は従来の方法を用いてエツチングを行つ
た場合の電極配線層の電子顕微鏡写真、第２図は
本発明の方法を用いてエツチングを行つた場合の
電極配線層の電子顕微鏡写真、第３図はエチレン
分圧比と配線層のエツチング断面のテーパ角との
関係を示す図である。 ２……半導体基板、１……アルミニウム配線
層。
た場合の電極配線層の電子顕微鏡写真、第２図は
本発明の方法を用いてエツチングを行つた場合の
電極配線層の電子顕微鏡写真、第３図はエチレン
分圧比と配線層のエツチング断面のテーパ角との
関係を示す図である。 ２……半導体基板、１……アルミニウム配線
層。
Claims (1)
- １ 一主面上に導体膜が形成され、さらに同導体
膜上に電極形成用あるいは電極配線層形成用のレ
ジストパターンが形成された半導体基板を、ハロ
ゲン系ガス中にハロゲンラジカル吸収基を有する
物質が添加されるとともに、前記ハロゲン系ガス
分圧に対する前記添加物質分圧の比率が50％以下
に選定されたエツチングガスでドライエツチング
し、電極あるいは電極配線層を形成することを特
徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9894979A JPS5623752A (en) | 1979-08-01 | 1979-08-01 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9894979A JPS5623752A (en) | 1979-08-01 | 1979-08-01 | Manufacture of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5623752A JPS5623752A (en) | 1981-03-06 |
| JPS6159658B2 true JPS6159658B2 (ja) | 1986-12-17 |
Family
ID=14233344
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9894979A Granted JPS5623752A (en) | 1979-08-01 | 1979-08-01 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5623752A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57186335A (en) * | 1981-05-12 | 1982-11-16 | Nippon Telegr & Teleph Corp <Ntt> | Forming method for pattern |
| JPS60221586A (ja) * | 1985-03-29 | 1985-11-06 | Nippon Telegr & Teleph Corp <Ntt> | プラズマエツチング方法 |
| JPS6393553A (ja) * | 1986-10-03 | 1988-04-23 | Mitsubishi Metal Corp | 芯無研削装置 |
| JPH01240262A (ja) * | 1988-03-18 | 1989-09-25 | Honda Motor Co Ltd | 非円形内面研削方法 |
| JP2650178B2 (ja) * | 1992-12-05 | 1997-09-03 | ヤマハ株式会社 | ドライエッチング方法及び装置 |
| US6846424B2 (en) * | 1997-11-10 | 2005-01-25 | Advanced Technology Materials, Inc. | Plasma-assisted dry etching of noble metal-based materials |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1499857A (en) * | 1975-09-18 | 1978-02-01 | Standard Telephones Cables Ltd | Glow discharge etching |
-
1979
- 1979-08-01 JP JP9894979A patent/JPS5623752A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5623752A (en) | 1981-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6716761B2 (en) | Method of forming fine patterns | |
| JPS59134833A (ja) | アルミニウムおよびアルミニウム合金をプラズマエツチングするための材料および方法 | |
| JP4417439B2 (ja) | エッチング・ストップ層を利用する半導体装置構造とその方法 | |
| JPH03156927A (ja) | アルミ・メタライゼーションのパターン形成方法 | |
| DE69712080T2 (de) | Herstellungsverfahren für eine halbleitervorrichtung | |
| KR970001203B1 (ko) | 폴리실리콘 막 에칭 방법 | |
| JPS6159658B2 (ja) | ||
| US4425183A (en) | Metal bevel process for multi-level metal semiconductor applications | |
| US3767492A (en) | Semiconductor masking | |
| US6379872B1 (en) | Etching of anti-reflective coatings | |
| JPS59167021A (ja) | 半導体装置の製造方法 | |
| US6989331B2 (en) | Hard mask removal | |
| JPS6290934A (ja) | 平坦化エツチング方法 | |
| JPH0464459B2 (ja) | ||
| JPH03278543A (ja) | 電界効果トランジスタの製造方法 | |
| TW502335B (en) | Method for controlling the line width of polysilicon gate by an etching process of a hard mask layer | |
| KR0168208B1 (ko) | 다중합체 제거방법 | |
| JPH0883788A (ja) | ドライエッチング方法 | |
| JPS61124137A (ja) | 微細開孔パタ−ンの形成方法 | |
| JPH0451520A (ja) | 半導体装置の製造方法 | |
| JPH055165B2 (ja) | ||
| JPS583230A (ja) | 半導体装置の製造方法 | |
| JPH03259528A (ja) | 半導体装置の製造方法 | |
| CN114203546A (zh) | 半导体器件及其制造方法 | |
| JPH02306627A (ja) | エッチング方法 |