Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS6160465B2 - - Google Patents
[go: Go Back, main page]

JPS6160465B2 - - Google Patents

Info

Publication number
JPS6160465B2
JPS6160465B2 JP57145908A JP14590882A JPS6160465B2 JP S6160465 B2 JPS6160465 B2 JP S6160465B2 JP 57145908 A JP57145908 A JP 57145908A JP 14590882 A JP14590882 A JP 14590882A JP S6160465 B2 JPS6160465 B2 JP S6160465B2
Authority
JP
Japan
Prior art keywords
board
common function
boards
function block
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57145908A
Other languages
Japanese (ja)
Other versions
JPS5935221A (en
Inventor
Shunji Morita
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP57145908A priority Critical patent/JPS5935221A/en
Publication of JPS5935221A publication Critical patent/JPS5935221A/en
Publication of JPS6160465B2 publication Critical patent/JPS6160465B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/382Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Detection And Correction Of Errors (AREA)

Description

【発明の詳細な説明】 本発明は、コンピユータを構成するボードベー
スで、例えばパリテイチエツク回路、パリテイジ
エネレイト回路等の共通機能ブロツクを有する中
央処理装置ボード(以下、CPUボードと称す)、
入出力ボード(以下、I/Oボードと称す)及びメ
モリボードの他に、上記共通機能ブロツクを有し
ない異種のI/Oボード、またはメモリボードが混
在しているコンピユータシステムにおいて、シス
テム個有の機能を損わない様にするための異種判
別方式に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention is based on a board that constitutes a computer, and includes a central processing unit board (hereinafter referred to as a CPU board) having common functional blocks such as a parity check circuit and a parity generate circuit;
In a computer system in which, in addition to input/output boards (hereinafter referred to as I/O boards) and memory boards, different types of I/O boards or memory boards that do not have the above common function blocks are mixed, system-specific This relates to a different type discrimination method to prevent loss of functionality.

従来のこの種のコンピユータシステムの構成を
プリント板ベースに展開したものを第1図に示
す。すなわち、同図において1はCPUボード、
2,2はI/Oボード、3は該I/Oボード2,2と
同型の異種のI/Oボード、4は各ボード間を接続
するシステムバスで、上記CPUボード1及びI/O
ボード2,2はパリテイチエツク回路、パリテイ
ジエネレイト回路等の共通機能ブロツク5を保有
しており、これを保有しない異種のI/Oボード3
が混在してコンピユータシステムを構成してい
る。
FIG. 1 shows the configuration of a conventional computer system of this type developed on a printed circuit board. In other words, in the same figure, 1 is the CPU board,
2 and 2 are I/O boards, 3 is a different type of I/O board that is the same type as the I/O boards 2 and 2, and 4 is a system bus that connects each board.
Boards 2 and 2 have a common function block 5 such as a parity check circuit and a parity generate circuit, and a different type of I/O board 3 that does not have this
A computer system is composed of a mixture of

上記第1図構成において、共通機能ブロツク5
はシステムバス4によつて接続されたCPUボー
ド1とI/Oボード2との間でデータ転送を行う際
有効に働くもので、CPUボード1がI/Oボード2
とデータ転送される時には、I/Oボード2内には
共通機能ブロツク5があるため、CPUボード1
とI/Oボード2にそれぞれ内蔵された共通機能ブ
ロツク5がいずれも有効に働き信頼性の高い転送
が行われる。すなわち、CPUボード1がI/Oボー
ド2からデータを続み出す場合、上記CPUボー
ド1内の共通機能ブロツク5が該データアドレス
にパリテイ信号を付加するようになされ、同種の
I/Oボード2に内蔵された共通機能ブロツク5が
これをチエツクするようになされてこれに基いて
該アドレスのデータを上記CPUボード1に返送
するようになされている。
In the configuration shown in FIG. 1 above, the common function block 5
is effective when transferring data between CPU board 1 and I/O board 2, which are connected by system bus 4.
When data is transferred, since there is a common function block 5 in I/O board 2, CPU board 1
and the common function block 5 built into the I/O board 2, respectively, work effectively to perform highly reliable transfer. That is, when the CPU board 1 continues to receive data from the I/O board 2, the common function block 5 in the CPU board 1 is configured to add a parity signal to the data address.
A common function block 5 built into the I/O board 2 checks this, and based on this, sends the data at the address back to the CPU board 1.

しかしながら上記構成のコンピユータシステム
において、CPUボード1が異種のI/Oボード3と
データ転送する時には、異種I/Oボード3の内部
には共通機能ブロツク5が含まれていないため、
CPUボード1の共通機能ブロツク5の機能を使
用できなくなり、CPUボード1からI/Oボード
2,3ヘアクセスするのは任意であるため、結果
としてはシステムにおいて大多数を占める共通機
能ブロツク5を含んだボードとアクセスする時に
も該共通機能ブロツク5の機能を使用しないでデ
ータ転送しなければならなくなつて、本来有して
いる機能を使用しないでデータ転送を行うことに
なる。したがつて、このような場合異種ボードが
1枚でも混在するとシステム的に非常に不合理な
ものとなつていた。そこで本発明は、上記のよう
な従来のものの問題点を解消するためになるため
になされたもので、CPUボードがI/Oボードまた
はメモリボードにアクセスする際該ボードが共通
機能ブロツクをもつているか否かを判別すること
ができるようにすることによつて、該共通機能ブ
ロツクを使用してデータ転送可能で、本来の機能
を充分に活用できる様にした異種ボード判別方式
を提供することを目的としている。
However, in the computer system with the above configuration, when the CPU board 1 transfers data with the different type of I/O board 3, the common function block 5 is not included inside the different type of I/O board 3.
Since the function of common function block 5 of CPU board 1 cannot be used and access from CPU board 1 to I/O boards 2 and 3 is arbitrary, as a result, common function block 5, which occupies the majority of the system, cannot be used. When accessing a board including the common function block 5, data must be transferred without using the functions of the common function block 5, and data transfer is performed without using the functions originally provided. Therefore, in such a case, if even one different type of board is mixed, the system becomes extremely unreasonable. Therefore, the present invention has been made to solve the above-mentioned problems of the conventional ones.When a CPU board accesses an I/O board or a memory board, the board has a common function block. To provide a method for discriminating different types of boards, which enables data transfer using the common function block and makes full use of the original functions. The purpose is

以下、本発明の一実施例を第1図と同一部分は
同一符号を附して示す第2図について説明する
と、第2図において、該実施例におけるI/Oボー
ド20,20には従来と同様な共通機能ブロツク
5が内蔵されると共に、図示CPUボード10と
データ転送する際、上記共通機能ブロツク5が有
効である旨の信号を送出する機能有効信号出力ブ
ロツク6が内蔵されている。
Hereinafter, one embodiment of the present invention will be explained with reference to FIG. 2, in which the same parts as in FIG. 1 are denoted by the same reference numerals. In FIG. A similar common function block 5 is built in, and a function valid signal output block 6 is also built in to send out a signal indicating that the common function block 5 is valid when transferring data with the illustrated CPU board 10.

一方、CPUボード10には従来と同様に共通
機能ブロツク5が内蔵されると共に、上記機能有
効信号出力ブロツク6から送出される機能有効信
号を有効信号ライン7を介して入力することによ
りこのシステムにおける共通機能ブロツク5を使
用してデータ転送が可能か否かを判別する判別回
路8が内蔵されている。
On the other hand, the CPU board 10 has a built-in common function block 5 as in the conventional case, and the function enable signal sent from the function enable signal output block 6 is inputted via the enable signal line 7. A determination circuit 8 is built in to determine whether data transfer is possible using the common function block 5.

従つて、第2図構成において、CPUボード1
0がI/Oボード20,20とデータ転送する際に
は共通機能ブロツク5を使用することができる。
すなわち、I/Oボード20,20内には共通機能
ブロツク5が内蔵され、また機能有効信号出力ブ
ロツク6から共通機能ブロツク5の有効信号が出
力されてくるため、CPUボード10は内蔵する
判別回路8によつて有効と判定することができ、
この判定によりI/Oボード20,20からデータ
を読み出すことができる。なお、データ書込みに
対しては無意味なものとなる。
Therefore, in the configuration shown in Figure 2, CPU board 1
0 can use the common function block 5 when transferring data with the I/O boards 20, 20.
In other words, the common function block 5 is built into the I/O boards 20, 20, and the valid signal of the common function block 5 is output from the function valid signal output block 6, so the CPU board 10 has a built-in discrimination circuit. 8, it can be determined that it is valid,
Based on this determination, data can be read from the I/O boards 20, 20. Note that this is meaningless for data writing.

他方、CPUボード10が共通機能ブロツク5
を有しない異種I/Oボード3をアクセスする時に
は、異種I/Oボード3の内部には機能有効信号出
力ブロツク6が内蔵されていなく、有効信号ライ
ン7は有意にはならない。このためCPUボード
10内の判定回路8はこのアクセスでは共通機能
ブロツク5は使用しないと判断してアクセスを終
了する。
On the other hand, the CPU board 10 is the common function block 5.
When accessing a foreign I/O board 3 that does not have a function valid signal output block 6, the valid signal line 7 does not become significant. Therefore, the determination circuit 8 in the CPU board 10 determines that the common function block 5 is not used in this access, and ends the access.

従つて共通機能ブロツクを有する大多数のI/O
ボードボード20,20とアクセスするときはこ
の機能が生かされ、異種のボード3とアクセスす
る時にのみこの機能を使用しないという結果にな
り、異種ボードが混在してもシステムの本来の機
能を損うことなく使用できる。
Therefore, the majority of I/Os with common functional blocks
This function is utilized when accessing boards 20 and 20, and is not used only when accessing board 3 of a different type, so even if different types of boards coexist, the original function of the system is impaired. It can be used without any problems.

なお、上記実施例ではCPUボード10との間
のアクセスをI/Oボード20の場合についてのみ
説明したが、共通機能ブロツク5及び機能有効信
号出力ブロツク6を内蔵するメモリボードであつ
ても同様な効果を奏するのは勿論である。
In the above embodiment, access with the CPU board 10 was explained only in the case of the I/O board 20, but the same applies to a memory board that incorporates the common function block 5 and the function enable signal output block 6. Of course, it is effective.

以上の様に、本発明によれば、パリテイチエツ
ク回路、パリテイジエネレイト回路等の共通機能
ブロツクを有するボードと異種ボードとを判別用
ラインによつてモニターするので、異種ボードが
混在しても本来の機能を損うことなくデータ転送
が行い得るという効果を奏する。
As described above, according to the present invention, since boards having common functional blocks such as a parity check circuit and a parity generate circuit and different types of boards are monitored by the discrimination line, different types of boards are mixed. This also has the effect that data transfer can be performed without impairing the original function.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来のコンピユータシステム構成を示
すブロツク図、第2図は本発明の一実施例による
システム構成を示すブロツク図である。 1,10…CPUボード、2,20…I/Oボー
ド、3…異種I/Oボード、4…システムバス、5
…共通機能ブロツク、6…機能有効信号出力ブロ
ツク、7…有効信号ライン、8…判別回路。な
お、図中、同一符号は同一又は相当部分を示す。
FIG. 1 is a block diagram showing a conventional computer system configuration, and FIG. 2 is a block diagram showing a system configuration according to an embodiment of the present invention. 1, 10...CPU board, 2,20...I/O board, 3...Different I/O board, 4...System bus, 5
...Common function block, 6. Function valid signal output block, 7. Valid signal line, 8. Discrimination circuit. In addition, in the figures, the same reference numerals indicate the same or corresponding parts.

Claims (1)

【特許請求の範囲】[Claims] 1 コンピユータを構成するボードベースで、パ
リテイチエツク回路、パリテイジエネレイト回路
等の共通機能ブロツクを有する中央処理装置ボー
ドと、同じく該共通機能ブロツクを有する入出力
ボード及びメモリボードとを備えると共に、該入
出力ボード及びメモリーボードと同一ボードサイ
ズで上記共通機能ブロツクを有しない異種の入出
力ボードまたはメモリボードが混在して成るコン
ピユータシステムにおいて、上記共通機能ブロツ
クを有する入出力ボード及びメモリボードに、そ
れぞれ機能有効信号出力ブロツクを設けると共
に、上記中央処理装置ボードに、該機能有効信号
出力ブロツクによつて送出される有効信号を有効
信号ラインを介して入力して上記共通機能ブロツ
クを使用してデータ転送が可能か否かを判別する
判別回路を内蔵させて、上記共通機能ブロツクを
保有しない異種ボードを判別することを特徴とす
るコンピユータシステムにおける異種ボード判別
方式。
1 A board base constituting a computer, comprising a central processing unit board having common function blocks such as a parity check circuit and a parity generate circuit, and an input/output board and a memory board also having the common function blocks, and In a computer system consisting of a mixture of different types of input/output boards or memory boards that have the same board size as the input/output board and memory board but do not have the above common function block, each of the input/output board and memory board that has the above common function block has A function valid signal output block is provided, and the valid signal sent by the function valid signal output block is input to the central processing unit board via the valid signal line, and data is transferred using the common function block. What is claimed is: 1. A method for discriminating different types of boards in a computer system, comprising a built-in discriminating circuit for discriminating whether or not a common function block is possible.
JP57145908A 1982-08-21 1982-08-21 Discrimination system for different kind of board of computer system Granted JPS5935221A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57145908A JPS5935221A (en) 1982-08-21 1982-08-21 Discrimination system for different kind of board of computer system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57145908A JPS5935221A (en) 1982-08-21 1982-08-21 Discrimination system for different kind of board of computer system

Publications (2)

Publication Number Publication Date
JPS5935221A JPS5935221A (en) 1984-02-25
JPS6160465B2 true JPS6160465B2 (en) 1986-12-20

Family

ID=15395843

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57145908A Granted JPS5935221A (en) 1982-08-21 1982-08-21 Discrimination system for different kind of board of computer system

Country Status (1)

Country Link
JP (1) JPS5935221A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6116316A (en) * 1984-06-29 1986-01-24 Fuji Facom Corp Setting circuit of printed board
JPH0736845Y2 (en) * 1988-05-18 1995-08-23 豊田合成株式会社 Automotive weather strip connection structure

Also Published As

Publication number Publication date
JPS5935221A (en) 1984-02-25

Similar Documents

Publication Publication Date Title
US6112271A (en) Multiconfiguration backplane
JPS6235702B2 (en)
JPS5914062A (en) Duplex shared memory control method
US7007126B2 (en) Accessing a primary bus messaging unit from a secondary bus through a PCI bridge
US5163145A (en) Circuit for determining between a first or second type CPU at reset by examining upper M bits of initial memory reference
JPH1055331A (en) Programmable read and write access signal and its method
JPH0250499B2 (en)
US5761461A (en) Method and system for preventing peripheral component interconnect (PCI) peer-to-peer access across multiple PCI host bridges within a data processing system
JPS6160465B2 (en)
EP0810528B1 (en) Apparatus for DMA-slave emulation on a computer systems bus
CN1004945B (en) address control device
JP3930629B2 (en) Method and apparatus for using EDO memory devices in a memory system designed for FPM memory devices
JPS60502073A (en) Circuit device that combines one-chip microprocessor
JPS633350A (en) Semiconductor memory device
JP3373535B2 (en) Address translation method for electronic computers
JPS588338A (en) Bus controlling circuit in memory system
JPS605369A (en) Memory control system
JPH01102670A (en) Address bus controller
JPS63104155A (en) Electronic computer
JPS5824813B2 (en) data processing equipment
JPS6385958A (en) System control system
JPS60246450A (en) Memory protecting device
JPS58182776A (en) Interface of cpu
JPH0293821A (en) Personal computer with scanner
JPH04170661A (en) Microprocessor system