JPS6160467B2 - - Google Patents
Info
- Publication number
- JPS6160467B2 JPS6160467B2 JP57225339A JP22533982A JPS6160467B2 JP S6160467 B2 JPS6160467 B2 JP S6160467B2 JP 57225339 A JP57225339 A JP 57225339A JP 22533982 A JP22533982 A JP 22533982A JP S6160467 B2 JPS6160467 B2 JP S6160467B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- input mode
- latch
- microcomputer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0745—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in an input/output transactions management context
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、誤動作の少く、高信頼性を有するマ
イクロコンピユータ入出力回路に関するものであ
る。DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to a microcomputer input/output circuit that is less likely to malfunction and has high reliability.
従来例の構成とその問題点
近年、マイクロコンピユータは広範囲な機器制
御に利用されているが、現在のマイクロコンピユ
ータは高信頼化という点では問題を残している。
特に、マイクロコンピユータの入出力回路部は入
出力端子を介して、被制御対象に接続されてお
り、外乱等を受けやすく、誤動作をする可能性が
ある。Conventional configurations and their problems In recent years, microcomputers have been used to control a wide range of equipment, but current microcomputers still have problems in terms of high reliability.
In particular, the input/output circuit section of the microcomputer is connected to the controlled object via the input/output terminal, and is susceptible to external disturbances and may malfunction.
さて、マイクロコンピユータのギータ入出力端
子機能としては、入力専用、出力専用として設計
されるより、各応用例に柔軟に対応できるよう
に、入力ポートあるいは出力ポートとして任意に
選択可能な入出力機能を有する回路形式で提供さ
れることが多い。 Now, rather than designing the input/output terminals of microcomputers for input only or output only, in order to flexibly respond to each application, input/output functions can be selected arbitrarily as input ports or output ports. It is often provided in the form of a circuit with
以下第１図を参照しながら、従来のマイクロコ
ンピユータの入出力回路を説明する。１はマイク
ロコンピユータの内部データバスを介して印加さ
れる出力データ信号である。２は出力データ信号
１をマイクロコンピユータの演算制御部から印加
されるラツチクロツク３によつてラツチする出力
ラツチである。４は出力ラツチ２の内容を入出力
端子５に駆動するワイヤード論理可能な回路形式
を有する出力ドライバである。６は入力命令実行
時に内部データバスへデータを読込む入力データ
信号である。 The input/output circuit of a conventional microcomputer will be explained below with reference to FIG. 1 is an output data signal applied via the microcomputer's internal data bus. Reference numeral 2 designates an output latch which latches the output data signal 1 by means of a latch clock 3 applied from the arithmetic control section of the microcomputer. Reference numeral 4 denotes an output driver having a wired logic circuit type for driving the contents of the output latch 2 to the input/output terminal 5. Reference numeral 6 denotes an input data signal for reading data into the internal data bus when an input command is executed.
以上のように構成された入出力回路において、
入力モードを設定するには、出力ラツチ２に
“１”をラツチし、出力ドライバ４を介して入出
力端子５を“１”に駆動する。即ち、出力ドライ
バ４はワイヤード論理可能な回路形式を有してい
るから、“１”を駆動することにより、入出力回
路は入力モードに設定されることとなる。入力命
令実行時には、入出力端子５に印加されている入
力データを入力データ信号６として、内部データ
バスを介してマイクロコンピユータの演算制御部
にとりこむことになる。 In the input/output circuit configured as above,
To set the input mode, the output latch 2 is latched to "1" and the input/output terminal 5 is driven to "1" via the output driver 4. That is, since the output driver 4 has a circuit format capable of wired logic, by driving "1", the input/output circuit is set to the input mode. When an input command is executed, the input data applied to the input/output terminal 5 is input as an input data signal 6 to the arithmetic control section of the microcomputer via the internal data bus.
しかしながら上記のような回路では、入出力端
子５を介して外乱が入つてきて、出力ラツチ２の
内容が“０”に変化したとすると、その入出力端
子５は再び出力ラツチ２へ“１”を書き込むまで
入力命令を正常に実行できないことになる。又出
力ラツチ２の１つが“０”となり、出力ドライバ
４が“０”を駆動しているときに、入出力端子５
に“１”が外部回路より長時間印加されると、
“０”を駆動している出力ドライバ４に入出力端
子５から大電流が流れ込み、LSIの発熱許容限界
を超えて、LSIを破壊することもある。 However, in the circuit described above, if a disturbance enters through the input/output terminal 5 and the content of the output latch 2 changes to "0", the input/output terminal 5 returns to the output latch 2 "1". ” is written, the input command cannot be executed normally. Also, when one of the output latches 2 becomes "0" and the output driver 4 is driving "0", the input/output terminal 5
When “1” is applied from the external circuit for a long time,
A large current flows from the input/output terminal 5 of the output driver 4 driving "0", exceeding the allowable heat generation limit of the LSI and possibly destroying the LSI.
発明の目的
本発明は上記欠点に鑑み、入出力回路の入力時
に、外乱等による誤動作の確率を小さくするとと
もに、外乱が発生した場合にこれを検出すること
のできるマイクロコンピユータの入出力回路を提
供することを目的とするものである。Purpose of the Invention In view of the above-mentioned drawbacks, the present invention provides an input/output circuit for a microcomputer that can reduce the probability of malfunction due to disturbance etc. at the time of input to the input/output circuit, and can detect disturbance when it occurs. The purpose is to
発明の構成
上記目的を達成するために、本発明は、データ
バス上の出力データ信号をラツチする出力ラツチ
と、入出力ポートが入力モードであるときセツト
される入力モードフラツグと、前記入力モードフ
ラツグ値と前記出力ラツチ値との論理和出力を出
力ドライバを介して入出力端子へ出力する手段
と、前記入出力端子値をデータバスに読込む手段
と、前記入力モードフラツグがセツトされている
とき、入力モードフラツグの値と前記出力ラツチ
の値とが相異なることを検出して入力モード異常
検出信号を生成する手段とを有する構成としたも
のであり、これによりマイクロコンピユータ入出
力回路の外乱等による誤動作の確率を非常に小さ
くすることができ、しかも外乱によつて出力ラツ
チ等に異常が生じた場合の検出もできるものであ
る。Structure of the Invention In order to achieve the above object, the present invention provides an output latch that latches an output data signal on a data bus, an input mode flag that is set when an input/output port is in an input mode, and a value of the input mode flag. means for outputting an OR output with the output latch value to an input/output terminal via an output driver; means for reading the input/output terminal value onto a data bus; and when the input mode flag is set, an input mode flag is set. and a means for generating an input mode abnormality detection signal by detecting that the value of the output latch is different from the value of the output latch, thereby reducing the probability of malfunction due to disturbance in the microcomputer input/output circuit. can be made very small, and it is also possible to detect when an abnormality occurs in the output latch or the like due to disturbance.
実施例の説明
以下本発明の実施例を図面に基づいて説明す
る。第２図は本発明の一実施例におけるマイクロ
コンピユータ入出力回路の一構成例を示す。第２
図において、１は出力データ信号、２は出力ラツ
チ、３はラツチクロツク、４は出力ドライバ、５
は入出力端子、６は入力データ信号で、これら第
１図の構成と同じものである。DESCRIPTION OF EMBODIMENTS Hereinafter, embodiments of the present invention will be described based on the drawings. FIG. 2 shows an example of the configuration of a microcomputer input/output circuit in an embodiment of the present invention. Second
In the figure, 1 is the output data signal, 2 is the output latch, 3 is the latch clock, 4 is the output driver, and 5
1 is an input/output terminal, and 6 is an input data signal, which has the same structure as that shown in FIG.
１０は入力モードフラツグであり、本発明の一
つのポイントとなるものである。入力モードフラ
ツグ１０はマイクロコンピユータの制御部よりの
入力モードセツト信号１１、入力モードリセツト
信号１２によつて制御される。１３は入力モード
フラツグ１０の値と出力ラツチ２の各種との論理
和をとり、出力ドライバ４に接続される論理和ゲ
ートである。１４は入力モードフラツグ１０が
“１”即ち入力モードを示す状態の時出力ラツチ
２の少くとも一つが“０”であることを検出する
入力モード異常検出部である。１５は入力モード
異常検出部１４の出力信号である。 10 is an input mode flag, which is one of the points of the present invention. The input mode flag 10 is controlled by an input mode set signal 11 and an input mode reset signal 12 from a control section of a microcomputer. Reference numeral 13 denotes an OR gate which performs an OR between the value of the input mode flag 10 and various values of the output latch 2, and is connected to the output driver 4. Reference numeral 14 denotes an input mode abnormality detection section that detects that at least one of the output latches 2 is "0" when the input mode flag 10 is "1", that is, a state indicating the input mode. 15 is an output signal of the input mode abnormality detection section 14.
このように構成されたマイクロコンピユータ入
出力回路について、以下その動作を説明する。入
出力ポートを入力モードで使用する場合、まず、
出力ラツチ２に“１”を書き込んだ後、次に入力
モードフラツグ１０を入力モードセツト信号１１
によつて“１”にセツトする。勿論、以上の動作
はマイクロコンピユータの命令実行によつて遂行
される。 The operation of the microcomputer input/output circuit configured in this manner will be described below. When using an input/output port in input mode, first
After writing “1” to output latch 2, input mode flag 10 is set to input mode set signal 11.
Set to “1” by Of course, the above operations are performed by executing instructions from the microcomputer.
上記入力モードにセツトされた状態において、
正常時入力命令を実行すると、従来例と同様に、
入出力端子５に印加された入力データは入力デー
タ信号６として、内部データバスを介してマイク
ロコンピユータの演算制御部にとりこまれること
になる。ここで、外乱によつて出力ラツチ２が
“０”となつたとすると、従来例では入力動作が
不可能であつたが、本発明では、入力モードフラ
ツグ１０が“１”にセツトされているので、論理
和ゲート１３によつて、出力ドライバ４は“１”
を入出力端子５に駆動し、入力動作を可能とす
る。また、入力モードフラツグ１０が“１”にセ
ツトされた後、出力ラツチ２が“０”となると入
力モード異常検出部１４は入力モード異常検出信
号１５を有効とする。この入力モード異常検出信
号１５はマイクロコンピユータの割り込み入力と
して使用されるのが通常であり、入力モード異常
検出によつて、障害よりの復帰処理プログラムを
実行させる。復帰処理プログラムにおいては、実
施例では図示していないが、出力ラツチ２の内容
を読返す手段等により、異常出力ラツチを特定す
ることができる。また、復帰処理プログラム中
で、改めて出力ラツチ２及び入力モードフラツグ
１０を“１”にセツトすることによつて、入力モ
ード異常検出信号１５が“０”となれば、障害が
一時的なものであり、入力モード異常検出信号１
５が“１”のままであれば、恒久的な障害である
と判断し、すべての制御を安全側にすることによ
つて、マイクロコンピユータシステムの異常な制
御を未然に防止可能である。 When set to the above input mode,
When the normal input command is executed, as in the conventional example,
Input data applied to the input/output terminal 5 is taken in as an input data signal 6 to an arithmetic control section of the microcomputer via an internal data bus. Here, if the output latch 2 becomes "0" due to a disturbance, input operation is impossible in the conventional example, but in the present invention, since the input mode flag 10 is set to "1", The output driver 4 is set to “1” by the OR gate 13.
is driven to the input/output terminal 5 to enable input operation. Further, when the output latch 2 becomes "0" after the input mode flag 10 is set to "1", the input mode abnormality detection section 14 makes the input mode abnormality detection signal 15 valid. This input mode abnormality detection signal 15 is normally used as an interrupt input to a microcomputer, and upon detection of an input mode abnormality, a recovery processing program from a failure is executed. In the recovery processing program, although not shown in the embodiment, an abnormal output latch can be identified by means such as rereading the contents of the output latch 2. In addition, if the input mode abnormality detection signal 15 becomes "0" by setting the output latch 2 and input mode flag 10 to "1" again in the recovery processing program, the failure is temporary. , input mode abnormality detection signal 1
If 5 remains "1", it is determined that there is a permanent failure, and all controls are set to the safe side, thereby making it possible to prevent abnormal control of the microcomputer system.
なお、入力モードリセツト信号１２は、入力モ
ードフラツグ１０を入力モードから出力モードへ
変更するときに用いられる。なお、本実施例で
は、入力モードフラツグは、出力ラツチ群に対し
て１つを設けたが、勿論各出力ラツチ毎に、入力
モードフラツグを設けることは本実施例から容易
に考えられることであり、この場合は、入出力回
路の１セツト毎の入力モード指定が可能となる。 Note that the input mode reset signal 12 is used when changing the input mode flag 10 from input mode to output mode. In this embodiment, one input mode flag is provided for each output latch group, but it is of course possible to provide an input mode flag for each output latch based on this embodiment. In this case, the input mode can be specified for each set of input/output circuits.
発明の効果
以上のように、本発明によれば、従来の入出力
回路にわずかな回路を追加することにより、入出
力機能を有するマイクロコンピユータ入出力回路
の外乱等による誤動作の確率を非常に小さくする
ことができる。また仮に、外乱によつて、出力デ
ータラツチ等に異常が生じた場合の検出も可能と
なり、マイクロコンピユータの致命的な異常動作
を阻止でき、高信頼性を有するマイクロコンピユ
ータ制御システムを実現できる。Effects of the Invention As described above, according to the present invention, by adding a small number of circuits to the conventional input/output circuit, the probability of malfunction due to disturbance etc. of the microcomputer input/output circuit having input/output functions is greatly reduced. can do. Furthermore, even if an abnormality occurs in the output data latch or the like due to a disturbance, it is possible to detect the abnormality, prevent a fatal abnormal operation of the microcomputer, and realize a highly reliable microcomputer control system.
第１図は従来のマイクロコンピユータ入出力回
路例図、第２図は本発明の一実施例におけるマイ
クロコンピユータ入出力回路例図である。
１……出力データ信号、２……出力ラツチ、４
……出力ドライバ、５……入出力端子、６……入
力データ信号、１０……入力モードフラツグ、１
３……論理和ゲート、１４……入力モード異常検
出部。
FIG. 1 is an example diagram of a conventional microcomputer input/output circuit, and FIG. 2 is an example diagram of a microcomputer input/output circuit according to an embodiment of the present invention. 1...Output data signal, 2...Output latch, 4
...Output driver, 5...Input/output terminal, 6...Input data signal, 10...Input mode flag, 1
3...OR gate, 14...Input mode abnormality detection section.
Claims (1)
出力ラツチと、入出力ポートが入力モードである
ときセツトされる入力モードフラツグと、前記入
力モードフラツグ値と前記出力ラツチ値との論理
和出力を出力ドライバを介して入出力端子へ出力
する手段と、前記入出力端子値をデータバスに読
込む手段と、前記入力モードフラツグがセツトさ
れているとき、入力モードフラツグの値と前記出
力ラツチの値とが相異なることを検出して入力モ
ード異常検出信号を生成する手段とを有するマイ
クロコンピユータ入出力回路。1. An output latch that latches the output data signal on the data bus, an input mode flag that is set when the input/output port is in the input mode, and a logical OR output of the input mode flag value and the output latch value through the output driver. means for outputting the input/output terminal value to the input/output terminal; and means for reading the input/output terminal value onto the data bus; and means for determining that when the input mode flag is set, the value of the input mode flag and the value of the output latch are different. and means for detecting and generating an input mode abnormality detection signal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57225339A JPS59114621A (en) | 1982-12-21 | 1982-12-21 | Input/output circuit of microcomputer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57225339A JPS59114621A (en) | 1982-12-21 | 1982-12-21 | Input/output circuit of microcomputer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59114621A JPS59114621A (en) | 1984-07-02 |
| JPS6160467B2 true JPS6160467B2 (en) | 1986-12-20 |
Family
ID=16827796
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57225339A Granted JPS59114621A (en) | 1982-12-21 | 1982-12-21 | Input/output circuit of microcomputer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59114621A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0550663U (en) * | 1991-12-06 | 1993-07-02 | 株式会社ニチフ端子工業 | Wire connection terminal |
-
1982
- 1982-12-21 JP JP57225339A patent/JPS59114621A/en active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0550663U (en) * | 1991-12-06 | 1993-07-02 | 株式会社ニチフ端子工業 | Wire connection terminal |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59114621A (en) | 1984-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6160467B2 (en) | ||
| JPS62293441A (en) | Data outputting system | |
| JPS589965B2 (en) | Microcomputer output circuit | |
| JPH054039Y2 (en) | ||
| JPS6362776B2 (en) | ||
| JPH027528B2 (en) | ||
| JPH039487B2 (en) | ||
| JP2847741B2 (en) | Microcomputer | |
| JPH0138694Y2 (en) | ||
| JPS5816487B2 (en) | Multiple selection detection device in computer system | |
| JPH0537256Y2 (en) | ||
| JP2847224B2 (en) | microwave | |
| JPH0710421Y2 (en) | Output data control circuit | |
| JPS5833737A (en) | Reset controlling system | |
| JP2003244835A (en) | Protective relay | |
| JPS6052110A (en) | Noise malfunction prevention circuit | |
| JPH0380303A (en) | Duplexing device | |
| JPS62184554A (en) | Memory protection circuit | |
| JPS62141930A (en) | System stabilizer | |
| JPS61275939A (en) | Malfunction preventing circuit for microcomputer system | |
| JPH047648A (en) | Microcomputer | |
| JPS6118046A (en) | microcomputer | |
| JPS5839321A (en) | Storage device | |
| JPS5642862A (en) | Fault detecting system for electronic computer | |
| JPH063423A (en) | Semiconductor circuit |