JPS6160615B2 - - Google Patents
Info
- Publication number
- JPS6160615B2 JPS6160615B2 JP2311078A JP2311078A JPS6160615B2 JP S6160615 B2 JPS6160615 B2 JP S6160615B2 JP 2311078 A JP2311078 A JP 2311078A JP 2311078 A JP2311078 A JP 2311078A JP S6160615 B2 JPS6160615 B2 JP S6160615B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- holding circuit
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
Landscapes
- Electronic Switches (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
Description
【発明の詳細な説明】
本願は電子スイツチ、特に、テレビ受像機の電
子選局に適用した時に効果の著しい不要入力信号
の排除機能をもつスイツチ回路に関するものであ
る。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an electronic switch, and particularly to a switch circuit having a function of eliminating unnecessary input signals, which is extremely effective when applied to electronic channel selection of a television receiver.
第1図は従来の電子スイツチ回路の一例であ
る。即ち入力端子aより交流信号又は直流信号が
加わると、入力増巾器10で保持回路(記憶回
路)の状態を変化させるのに必要な振幅のトリガ
信号を得、これをトランジスタ1で構成されるト
リガ回路11に加えることによつて保持回路12
をトリガする。この保持回路12はトランジスタ
4,5と抵抗2,3,6,7で構成された双安定
回路であり、トリガ信号によりトランジスタ5,
1を介して電流が流されその結果トランジスタ
4,6に電流が流れて出力端cの電位が電源電位
に近い出力状態を変化する。この状態はトリガ信
号が消滅した後もそのまま保持(記憶)する。こ
の保持回路12のリセツトは第1図の例では電源
電圧を一但しや断し再度投入する事により行える
が実用的には、何らかのリセツト回路が付加され
る場合が多い。 FIG. 1 is an example of a conventional electronic switch circuit. That is, when an AC signal or a DC signal is applied from the input terminal a, the input amplifier 10 obtains a trigger signal with the amplitude necessary to change the state of the holding circuit (memory circuit). By adding to the trigger circuit 11 the holding circuit 12
trigger. This holding circuit 12 is a bistable circuit composed of transistors 4 and 5 and resistors 2, 3, 6, and 7.
1, a current flows through the transistors 4 and 6, and the potential at the output terminal c changes its output state to be close to the power supply potential. This state is maintained (stored) even after the trigger signal disappears. In the example of FIG. 1, the holding circuit 12 can be reset by temporarily turning off the power supply voltage and then turning it on again, but in practice, some kind of reset circuit is often added.
このような回路を例えばテレビ受像機の電子選
局に用いた場合には抵抗3を共通の抵抗として電
源の両端に第1図の回路を複数個並列接続する
(抵抗3は1個のみ用いられ、それぞれのトラン
ジスタ1及び4のエミツタが接続される共通のエ
ミツタ接続ラインに接続される)。このような構
成においては保持回路即ち具体的にはトランジス
タ4,5で構成される双安定回路の定数設定が適
切であれば、入力を印加された保持回路のみ選択
的に状態が他の保持回路と異なる状態に変化し、
その状態を入力が排除された後も保持する。従つ
てその出力で電子チユーナを制御すれば電子選局
を行うことができる。従来この種の構成において
入力端子aには波形イの入力信号が印加され、そ
の出力端子cにはハなる波形が生じる。これが出
力端子cに接続された電圧設定回路を通して、あ
るいはアースラインを流れる電流変化となつて、
電圧設定回路に干渉し、テレビ受像機の画面に見
ぐるしい縞文様を生ずるという不都合な場合があ
る。 When such a circuit is used, for example, for electronic tuning of a television receiver, a plurality of the circuits shown in Fig. 1 are connected in parallel to both ends of the power supply, using resistor 3 as a common resistor (only one resistor 3 is used). , to a common emitter connection line to which the emitters of the respective transistors 1 and 4 are connected). In such a configuration, if the constant settings of the holding circuit, specifically the bistable circuit composed of transistors 4 and 5, are appropriate, only the holding circuit to which the input is applied can selectively change its state to that of other holding circuits. changes to a different state,
Retains that state even after the input is removed. Therefore, if the electronic tuner is controlled by the output, electronic tuning can be performed. Conventionally, in this type of configuration, an input signal of waveform A is applied to input terminal a, and a waveform of waveform C is generated at output terminal c. This changes the current flowing through the voltage setting circuit connected to output terminal c or through the ground line.
There is a problem in that it interferes with the voltage setting circuit and causes a noticeable striped pattern on the screen of the television receiver.
本願は一旦保持回路の出力状態が設定されると
その後入力信号が加わつても出力に入力信号があ
らわれない電子スイツチ回路を提供するものであ
る。 The present application provides an electronic switch circuit in which once the output state of the holding circuit is set, no input signal appears at the output even if an input signal is applied thereafter.
本発明によれば、入力信号によつて第1の双安
定回路を動作せしめ、その出力で第2の双安定回
路を動作せしめ、この第2の双安定回路の出力で
入力信号を加える入力端子を短絡せしめるスイツ
チ回路を得る。 According to the present invention, the input terminal operates the first bistable circuit by the input signal, operates the second bistable circuit by the output thereof, and adds the input signal by the output of the second bistable circuit. Obtain a switch circuit to short-circuit.
次に第2図を参照して本発明をより詳細に説明
する。 Next, the present invention will be explained in more detail with reference to FIG.
入力増巾器110は入力端子に接続されたトラ
ンジスタ121,122のダーリントン回路とそ
の負荷抵抗123と124との接続点にベースが
接続されたトランジスタ125とその負荷抵抗1
26とを含みその出力はトランジスタ127から
なるトリガ回路111に加えられて、第1の保持
回路112をトリガしている。入力増巾器110
は入力信号レベルが第1の保持回路をトリガする
には不十分な場合を想定して入れたものである、
この第1の保持回路はトランジスタ129,13
1と抵抗128,130,132とでシユミツト
トリガの如き双安定回路を形成している。第2の
保持回路113は、第1の保持回路112とトラ
ンジスタ137とバイアス源138とからなる第
2のトリガ回路114の動作に応動するようこの
第2の保持回路113には第2のトリガ回路11
4が接続されている。この第2の保持回路113
もまたトランジスタ133,136と抵抗13
4,135とでシユミツトトリガの如き双安定回
路を形成している。第2の保持回路113の出力
はトランジスタ139のスイツチ回路115の入
力に加えられ、このスイツチ回路115によつ
て、各保持回路112,113の出力が設定され
た後は入力信号を入力増巾器110に伝達しない
ようにしている。 The input amplifier 110 includes a Darlington circuit of transistors 121 and 122 connected to the input terminals, a transistor 125 whose base is connected to the connection point between its load resistors 123 and 124, and its load resistor 1.
26 and its output is applied to a trigger circuit 111 consisting of a transistor 127 to trigger the first holding circuit 112. Input amplifier 110
is included assuming that the input signal level is insufficient to trigger the first holding circuit.
This first holding circuit includes transistors 129 and 13.
1 and resistors 128, 130, and 132 form a bistable circuit such as a Schmitt trigger. The second holding circuit 113 includes a second trigger circuit so as to respond to the operation of a second trigger circuit 114 consisting of the first holding circuit 112, a transistor 137, and a bias source 138. 11
4 are connected. This second holding circuit 113
Also transistors 133, 136 and resistor 13
4,135 form a bistable circuit such as a Schmitt trigger. The output of the second holding circuit 113 is added to the input of the switch circuit 115 of the transistor 139, and after the output of each holding circuit 112, 113 is set by this switch circuit 115, the input signal is sent to the input amplifier. 110.
このような構成において、入力増巾器110の
入力端子aに例えば第2図にイ′で示すような矩
形波が入力されたとすると、トランジスタ12
1,122,125で増巾されトリガ回路111
を構成するトランジスタ127により第1の保持
回路112を構成するトランジスタ131を導通
状態に駆動する。トランジスタ131のコレクタ
電流は初期状態では、第2の保持回路113のト
ランジスタ133,136いずれもカツトオフの
ためトランジスタ129を直ちに駆動し第1の保
持回路112の二つのトランジスタ129を導通
させる、この場合トランジスタ12,131はそ
れぞれのベース電流を互のコレクタ電流で流し合
うため一旦トリガされて導通すると、トリガ信号
がなくなつてもトランジスタ129,131は導
通状態を保つ。即ち双安定回路を構成している。
ここで、トランジスタ131が導通しはじめると
出力端子cの電圧が上昇し、第2のトリガ回路1
14を構成するトランジスタ137のベースバイ
アス138の電位を越えて、トランジスタ137
のベースエミツタ間が順バイアスになると、トラ
ンジスタ137が導通し、第2の保持回路113
のトランジスタ136を導通状態に駆動し、この
トランジスタ136のコレクタ電流がトランジス
タ133を導通状態に駆動して、両方のトランジ
スタ136,133共に導通状態になる。このと
き出力端子cの電圧はほぼ抵抗132と抵抗13
4の比に依存した電圧迄降下し、第1の保持回路
112及び第2の保持回路113を構成するトラ
ンジスタ129,131,133,136がすべ
て導通状態となる。第2の保持回路113がトリ
ガされるとその出力で同時にスイツチ回路115
を構成するトランジスタ139を導通させ入力信
号が入力増巾器110に加わらないようにする。 In such a configuration, if a rectangular wave as shown by A' in FIG. 2 is input to the input terminal a of the input amplifier 110, the transistor 12
The trigger circuit 111 is amplified by 1, 122, 125.
The transistor 127 forming the first holding circuit 112 drives the transistor 131 forming the first holding circuit 112 into a conductive state. In the initial state, the collector current of the transistor 131 immediately drives the transistor 129 because both the transistors 133 and 136 of the second holding circuit 113 are cut off, and makes the two transistors 129 of the first holding circuit 112 conductive. Since transistors 12 and 131 cause their respective base currents to flow through each other's collector currents, once they are triggered and conductive, the transistors 129 and 131 remain conductive even when the trigger signal is no longer present. In other words, it constitutes a bistable circuit.
Here, when the transistor 131 starts to conduct, the voltage at the output terminal c increases, and the second trigger circuit 1
14, the potential of the base bias 138 of the transistor 137 constituting the transistor 137 is exceeded.
When the base-emitter of the transistor becomes forward biased, the transistor 137 becomes conductive and the second holding circuit
The collector current of this transistor 136 drives the transistor 133 into a conductive state, and both transistors 136 and 133 become conductive. At this time, the voltage at the output terminal c is approximately between the resistor 132 and the resistor 13.
The voltage drops to a voltage dependent on the ratio of 4, and transistors 129, 131, 133, and 136 forming the first holding circuit 112 and the second holding circuit 113 all become conductive. When the second holding circuit 113 is triggered, its output simultaneously switches the switch circuit 115.
The transistor 139 constituting the amplifier 110 is rendered conductive to prevent input signals from being applied to the input amplifier 110.
このように入力信号が入力端子aから入力増巾
器110に加わるとまず第1の保持回路111が
動作し、その状態が保持された事を出力端子cの
電圧変化として、第2のトリガ回路114で検出
し、第2の保持回路113がトリガする。第2の
保持回路113がトリガされ動作しその状態を保
持すると同時にスイツチ回路115を動作させ、
入力信号の伝達をしや断する。従つて以降の時間
は、当該入力端子の入力信号の有無にかかわらず
第1、第2の保持回路112,113は一定の動
作状態を保持するので、出力端子cには第2図の
ハ′に示すように第1の保持回路112がトリガ
された時一時的に電源電位が表われるがその後は
入力信号成分が現われる事はない。このため、ア
ースラインに流れる入力信号に同期した信号成分
も、トリガする瞬間しか発生しないためアースラ
インに生じる入力信号成分による出力への干渉も
最少にする事が可能である。 In this way, when an input signal is applied to the input amplifier 110 from the input terminal a, the first holding circuit 111 operates, and when the state is held, the voltage at the output terminal c changes and the second trigger circuit 114, and the second holding circuit 113 is triggered. The second holding circuit 113 is triggered, operates and maintains its state, and at the same time operates the switch circuit 115,
Stops transmission of input signals. Therefore, from then on, the first and second holding circuits 112 and 113 maintain a constant operating state regardless of the presence or absence of the input signal at the input terminal, so that the output terminal c receives the signal shown in FIG. As shown in FIG. 2, when the first holding circuit 112 is triggered, the power supply potential appears temporarily, but thereafter no input signal component appears. Therefore, since the signal component synchronized with the input signal flowing to the ground line is generated only at the moment of triggering, it is possible to minimize interference with the output due to the input signal component occurring in the ground line.
又、本願によれば、第1の保持回路112が動
作状態を保持した後、第2の保持回路113を動
作させその出力で第1の保持回路112のトリガ
信号となる入力信号をしや断するため、第1の保
持回路112が動作状態を保持する前に入力信号
をしや断する事により生じる誤動作もない。さら
に第2の保持回路113は、第1の保持回路11
2が動作状態を保持した後、第2のトリガ回路1
14で確実にトリガされる。従つて、本願によれ
ば、誤動作の少ない安定な動作の電子スイツチ回
路を構成できる。 Further, according to the present application, after the first holding circuit 112 maintains the operating state, the second holding circuit 113 is operated and its output quickly cuts off the input signal that becomes the trigger signal for the first holding circuit 112. Therefore, there is no malfunction caused by cutting off the input signal before the first holding circuit 112 maintains the operating state. Furthermore, the second holding circuit 113 is similar to the first holding circuit 11
2 holds the operating state, the second trigger circuit 1
14 is definitely triggered. Therefore, according to the present application, it is possible to construct an electronic switch circuit that operates stably with fewer malfunctions.
尚、第2図の実施例によれば、トランジスタ1
25のコレクタから取り出された出力端子bより
波形ロ′の様な単発パルスを得る事ができ、この
パルスを適切な波形変換しテレビ受像機のAFT
デフイートの制御信号とするのにきわめて好都合
である。 Incidentally, according to the embodiment of FIG. 2, the transistor 1
A single pulse with waveform RO' can be obtained from the output terminal b taken out from the collector of 25, and this pulse is converted into an appropriate waveform and used in the AFT of the television receiver.
This is extremely convenient for use as a default control signal.
第1図は従来技術の一例を示す回路図である。
第2図は本願の一実施例を示す回路図である。
図において、1,4,5,121,122,1
25,127,129,131,133,13
6,137,139……トランジスタ、2,3,
6,7,123,124,126,128,13
0,132,134,135……抵抗、138…
…バイアス電源、10……入力増巾器。
FIG. 1 is a circuit diagram showing an example of the prior art.
FIG. 2 is a circuit diagram showing an embodiment of the present application. In the figure, 1, 4, 5, 121, 122, 1
25, 127, 129, 131, 133, 13
6,137,139...transistor, 2,3,
6,7,123,124,126,128,13
0,132,134,135...Resistance, 138...
...Bias power supply, 10...Input amplifier.
Claims (1)
ンジスタ、前記第1のトランジスタのコレクタお
よびベースに前記第2のトランジスタのベースお
よびコレクタをそれぞれ結合する手段、ならびに
前記第1のトランジスタのベースから出力信号を
取り出す手段を有する第1の双安定回路と、入力
信号を増幅して出力する手段と、この手段の出力
をベースに受ける第3のトランジスタと、この第
3のトランジスタのコレクターエミツタ導電路を
前記第1のトランジスタのコレクターエミツタ導
電路に並列に結合する手段とを備える電子スイツ
チ回路において、前記第1の双安定回路の出力信
号でトリガされる第2の双安定回路と、この第2
の双安定回路の出力に応答して前記入力信号にも
とづく信号が前記第3のトランジスタへ供給され
ることを阻止する手段とをさらに備えることを特
徴とする電子スイツチ回路。1 first and second transistors of different conductivity types, means for respectively coupling the base and collector of the second transistor to the collector and base of the first transistor, and an output signal from the base of the first transistor. a first bistable circuit having means for taking out the input signal, a means for amplifying and outputting an input signal, a third transistor having a base receiving the output of the means, and a collector-emitter conduction path of the third transistor. a second bistable circuit triggered by the output signal of the first bistable circuit;
an electronic switch circuit further comprising means for blocking a signal based on the input signal from being supplied to the third transistor in response to an output of the bistable circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2311078A JPS54115056A (en) | 1978-02-28 | 1978-02-28 | Electronic switch circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2311078A JPS54115056A (en) | 1978-02-28 | 1978-02-28 | Electronic switch circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54115056A JPS54115056A (en) | 1979-09-07 |
| JPS6160615B2 true JPS6160615B2 (en) | 1986-12-22 |
Family
ID=12101324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2311078A Granted JPS54115056A (en) | 1978-02-28 | 1978-02-28 | Electronic switch circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS54115056A (en) |
-
1978
- 1978-02-28 JP JP2311078A patent/JPS54115056A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54115056A (en) | 1979-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US2999169A (en) | Non-saturating transistor pulse amplifier | |
| US3986051A (en) | Signal switching apparatus | |
| US2955257A (en) | Transistor class b signal amplifier circuit | |
| US4581541A (en) | Switch device equipped with muting function | |
| JPH0223047B2 (en) | ||
| US4427949A (en) | Signal intercepting circuit | |
| US3471718A (en) | Hysteresis control for a schmitt trigger circuit | |
| GB1086490A (en) | Improvements in or relating to transistor receiving circuits | |
| US4092552A (en) | Bipolar monolithic integrated push-pull power stage for digital signals | |
| JPS6160615B2 (en) | ||
| US3551703A (en) | Analog switching device | |
| JP2574844B2 (en) | Trigger circuit | |
| US3582688A (en) | Controlled hysteresis trigger circuit | |
| US4284912A (en) | Switching circuits for differential amplifiers | |
| US4034241A (en) | Voltage sensitive trigger circuit | |
| US4260955A (en) | Current amplifier with regenerative latch switch | |
| US4513253A (en) | Electronic amplifier having a transmission factor that is variable by means of a controllable voltage, specifically an expander | |
| JPH0452994B2 (en) | ||
| US3469178A (en) | Voltage level shift circuit controlled by resistor ratios | |
| US3414828A (en) | Frequency-shift data receiver | |
| US3568007A (en) | Filter and substitute for resonant reed relay | |
| US4099226A (en) | Circuit arrangement for generating a continuously variable DC voltage | |
| KR900006306Y1 (en) | Audio trap circuit for two audio system | |
| JP2674518B2 (en) | Switching circuit | |
| JPH053419A (en) | Attenuation circuit |