JPS6161297B2 - - Google Patents

Description

【発明の詳細な説明】 この発明は、位相制御ループを有する位相同期
装置に関するものであり、特に位相制御ループの
同期、非同期状態の検出に際して外来のパルス性
雑音によつて検出動作が乱されないようにするこ
とを目的とするものである。

この発明に関係する位相同期状態の検出方式に
は本出願人による特許願昭51−154627号の位相同
期装置がある。この装置では位相制御ループの電
圧制御型発振器への位相誤差電圧を発生する第１
の位相比較器と、第１の位相比較器と相対的にπ／２ （rad）異なつた位相軸で動作する第２の位相比較
器（すなわち同相復調器）とを設け、さらにこの
第２の位相比較器の出力側に同期状態を検出する
ための整流回路をその整流極性を前述した第２の
位相比較器の復調極性と逆極性に選定することが
記載されている。上記整流回路は位相同期状態の
検出感度を高めることおよび検出の応答速度を早
くすることからピーク整流回路によつて構成する
ことが望ましいが、無線受信機へこのような位相
同期装置を応用するに際しては、イグニツシヨン
雑音のような外来のパルス性雑音が無線周波搬送
波のπ（rad）の位相反転をひき起こし、特に位
相制御ループが同期状態にあるとき第２の位相比
較器の出力側に得られる振幅復調された信号に含
される雑音の中で零搬送波方向に生じる雑音が零
搬送波レベルを越えるために同期状態の検出動作
が不安定になることがあつた。

本発明は上述した欠点を除去して同期検出動作
を極めて安定にするものであり以下実施例を示し
た図面に従つて説明する。

第１図はこの発明の基本構成を示したものであ
る。この装置によれば、第１の位相比較器１、低
域ろ波器２、電圧制御型発振器３とからなる位相
制御ループを含み、さらに、π／２（rad）の移相器 ４、第２の位相比較器５とからなる振幅同期復調
器１０、および整流回路６、雑音検出器７、放電
回路８とからなる同調検出器２０とによつて構成
されている。

この振幅同期復調器１０の出力端T₂には位相
制御ループが非同期状態にあるとき、第３図ａで
示すような平均直線レベル、すなわち零搬送波レ
ベルがV₀で、搬送波の周波数が端子T₁の入力信
号の搬送波_１と電圧制御型発振器３の出力信号
_２との差_１−_２に変換された振幅変調され
た信号波形（ビート信号）が得られる。次に位相
制御ループが同期状態に突入すると出力端T₂に
は前述した第３図ａの中でa′あるいはa″のいずれ
かの包絡線が復調出力として得られる。ここでは
a′側を得ると仮定する。第３図ｂはこのときの雑
音を含んだ信号波形を示したものである。

ここで第１図の６の整流回路は、第３図で示し
た零搬送波レベルV₀を基準として、V₀よりも高
いレベルが第２の位相比較器５の出力端T₂に生
じたときコンデンサへの充電動作を開始する。

例えば第３図ａで示したようなビート信号が印
加されると（非同期状態）、a″側を整流する場合
ピーク整流によつてほぼV₁の直流レベルが整流
回路６の出力端に得られる。この動作は位相制御
ループが同期状態にある場合、すなわち振幅同期
復調が正常に行なわれている場合でも同様で、第
３図ｂで示したようにRFパルス性雑音によつて
零搬送波のレベルV₀を越える雑音Ｖ_N1が復調出力
に生じていれば、整流回路６の出力端にほぼV₁
の直流レベルを発生させるように動作を開始す
る。

一方、通常雑音は両方向の雑音Ｖ_N1，Ｖ_N2の形
で発生しているので、雑音検出回路７は第３図で
示したV₂のレベルを基準として、V₂よりも低い
方向のＶ_N2を検出することにより雑音の存在を検
出しパルスを発生する。この雑音検出回路７によ
つて検出された雑音パルスは第１図の８で示した
放電回路の動作を開始させ、上記で雑音のＶ_N1に
よつて整流回路６の出力端に生じた直流電圧成分
を放電させる。上記パルス性雑音Ｖ_N1による整流
回路６の充電動作はパルスの幅が比較的狭いため
に単発的なパルスのみによつては完全に充電され
ず、充電の繰り返しにより直流レベルを漸次上昇
させ、最終的にはほぼV₁の直流レベルを出力端
に生じさせるものである。

なお第３図ａで示したようなビート信号が整流
回路６に印加されている非同期の場合でも、この
ビート信号中にV₂の直流レベルよりも低い方向
のパルスＶ_N2が生じていれば雑音検出回路７の出
力パルスによつて放電回路８はその動作を開始す
るが、ビート信号で充電する期間が、パルス性雑
音によつて瞬時的に放電させる期間に比べて長い
ためにその影響は無視できる。

上記実施例の同期検出器２０の一具体構成例を
第２図に示す。エミツタにコンデンサC₁を接続
したトランジスタQ₁はピーク整流回路を構成す
るものであり充電時定数を放電時定数より極めて
小さくするために出力にはトランジスタQ₂、抵
抗R₃からなるエミツタホロワ回路を配置してい
る。抵抗R₁，R₂による分割回路はトランジスタ
Q₁の動作開始点を決定するためにそのエミツタ
に所定の直流バイアスを印加するものである。ト
ランジスタQ₁のエミツタにコレクタを接続し、
エミツタを接地したトランジスタQ₃は放電のた
めのスイツチ回路を構成するものであつて、その
動作は雑音検出回路７の出力によつて制御され
る。この第２図の回路動作は第１図で説明したも
のと同じであるから詳細な説明は省略するがその
回路構成は種々変形が可能である。例えばピーク
整流のためのトランジスタあるいは放電のための
スイツチングトランジスタ等は他の、例えばPNP
型や電界効果トランジスタでも容易に実現し得る
ものであり第２図で示した具体構成に限定される
ものではない。

上記実施例によれば同期検出のための整流回路
６をピーク整流回路で構成するに際して、復調出
力の零搬送波レベルを越える方向のパルス性雑音
によつて整流コンデンサに充電された電荷を、逆
方向の雑音を検出して放電回路８を通じて放電さ
せるものであり、この種の同期検出回路の動作を
極めて安定にさせることができる。さらに全て振
幅検出の構成で実現できるために回路の直結構成
が容易であり集積回路化に適している。また同期
検出器２０の出力を振幅同期復調器１０が非同期
のときに同期する方向に駆動する回路に導いた
り、もしくは表示器等に印加する場合に、前記パ
ルス性雑音による誤動作がなくなるなど、他回路
との接続にあたつても非常に信頼性を高めること
が可能となつた。

以上のように本発明は、外来のパルス性雑音に
対して同期検出の動作が極めて安定な優れた位相
同期装置を提供するものである。

【図面の簡単な説明】

第１図は本発明の位相同期装置の一実施例を示
すブロツク構成図、第２図は要部回路図、第３図
は要部波形図である。 １…位相比較器、２…低域ろ波器、３…電圧制
御型発振器、４…位相器、５…位相比較器、６…
整流回路、７…雑音検出回路、８…放電回路。

Claims (1)

1. 【特許請求の範囲】 １ 制御電圧によつて発振周波数が制御される電
   圧制御型発振器と、この電圧制御型発振器の出力
   信号と振幅変調されている入力信号とを入力とす
   る第１の位相比較器と、第１の位相比較器の出力
   を平滑し上記電圧制御型発振器に入力させる低域
   ろ波器と、上記入力信号と上記電圧制御型発振器
   の出力信号をπ／２（rad）移相した信号とを入力と する第２の位相比較器と、この第２の位相比較器
   における復調極性とは逆極性の整流作用によつて
   上記電圧制御型発振器の位相同期状態を検出する
   同期検出回路とを具備し、上記同期検出回路をピ
   ーク整流回路によつて構成するとともに、該同期
   検出回路に印加される信号の中でその整流動作を
   停止させる方向の雑音を検出する雑音検出回路
   と、この雑音検出回路の出力信号で駆動され、上
   記ピーク整流回路のろ波コンデンサの充電電荷を
   放電させる放電回路とを設けたことを特徴とする
   位相同期装置。