Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS6161584B2 - - Google Patents
[go: Go Back, main page]

JPS6161584B2 - - Google Patents

Info

Publication number
JPS6161584B2
JPS6161584B2 JP54154398A JP15439879A JPS6161584B2 JP S6161584 B2 JPS6161584 B2 JP S6161584B2 JP 54154398 A JP54154398 A JP 54154398A JP 15439879 A JP15439879 A JP 15439879A JP S6161584 B2 JPS6161584 B2 JP S6161584B2
Authority
JP
Japan
Prior art keywords
line
control
information
section
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54154398A
Other languages
Japanese (ja)
Other versions
JPS5678260A (en
Inventor
Toshiaki Koyama
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP15439879A priority Critical patent/JPS5678260A/en
Publication of JPS5678260A publication Critical patent/JPS5678260A/en
Publication of JPS6161584B2 publication Critical patent/JPS6161584B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer And Data Communications (AREA)
  • Communication Control (AREA)

Description

【発明の詳細な説明】 本発明は、回線制御方式に関し、特に回線制御
装置における回線対応部の情報を共通制御部に読
込む方式に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a line control system, and more particularly to a system for reading information from a line correspondence section in a line control device into a common control section.

通信制御装置は、中央処理装置と通信回線の間
に存在し、中央処理装置と遠隔地にある各種多数
の端末装置間のデータの送信および受信を制御す
る。通信制御装置の機能としては、回線の接続制
御と状態監視を行いながら、伝送文字の組立と分
解、誤り検出と制御、伝送制御、データのブロツ
ク組立とバツフアリング、および中央処理装置と
のデータ転送制御等を行う。
The communication control device exists between the central processing unit and the communication line, and controls the transmission and reception of data between the central processing unit and various terminal devices located at remote locations. The functions of the communication control device include line connection control and status monitoring, assembling and disassembling transmission characters, error detection and control, transmission control, data block assembly and buffering, and data transfer control with the central processing unit. etc.

回線の接続制御と状態監視を行う回線制御装置
は、従来より第1図に示すように、複数の回線対
応部2と共通制御部1から構成される。第1図で
は、回線対応部2の1つが示されている。回線対
応部2には、回線情報レジスタ31および回線制
御レジスタ32の2種類のレジスタが設けられ、
前者は回線情報を保持し、共通制御部1からの指
示を受けて、それらの回線情報をBUSIN線10
5に送出する。BUSIN線105には、装置動作
不能、装置終了、制御装置使用中、装置使用中、
終了割込み保留、装置要求割込み、およびコマン
ド実行中の状態変更等の状態情報が読込まれる。
後者の回線制御レジスタ32は、共通制御部1か
らBUSOUT線106を通して送られてくる回線
制御情報を保持し、回線対応部2内の動作をこれ
によつて制御する。このBUSOUT106には、
ライト、イニシヤル、ライト、ボール・ライト、
リード、メモリ・リード、ライト・コントロール
およびセンス等の中央処理装置から送られたコマ
ンドに対応したコードおよびデータが送出され
る。
BACKGROUND OF THE INVENTION A line control device that performs line connection control and status monitoring has conventionally been comprised of a plurality of line handling sections 2 and a common control section 1, as shown in FIG. In FIG. 1, one of the line handling units 2 is shown. The line correspondence section 2 is provided with two types of registers: a line information register 31 and a line control register 32.
The former holds line information and transmits the line information to the BUSIN line 10 upon receiving instructions from the common control unit 1.
Send to 5. The BUSIN line 105 indicates whether the device is inoperable, the device is terminated, the control device is in use, the device is in use, or
Status information such as pending termination interrupts, device request interrupts, and status changes during command execution is read.
The latter line control register 32 holds line control information sent from the common control unit 1 through the BUSOUT line 106, and controls the operations within the line correspondence unit 2 using this information. This BUSOUT106 has
light, initial, light, ball light,
Codes and data corresponding to commands sent from the central processing unit, such as read, memory read, write control, and sense, are sent out.

共通制御部1では、走査アドレス発生部11で
発生されたアドレスがアドレス・デコード部12
によりデコードされて、各回線対応部2ごとの選
択信号102となる。同時に、走査アドレス発生
部11で発生されたアドレス信号101は、回線
制御語メモリ15に加えられ、読出しおよび書込
みアドレスとなる。回線制御語メモリ15から読
み出され回線制御語読出しレジスタ16にセツト
される情報は、当該回線を制御するための情報、
たとえば送信許可待ち、キヤラクタ送信中、送信
完了待ち、受信開始コード待ち、キヤラクタ受信
中、受信終結キヤラクタ待ちなどの状態情報を含
んでいる。制御部18は、回線制御語読出しレジ
スタ16と回線情報読込みレジスタ14の内容を
もとに、回線対応部2に対する制御情報を作成
し、BUSOUT線106を通してこれを送出す
る。たとえば送信許可待ちの状態情報が回線制御
語読出しレジスタ16に読み出されていて、回線
情報読込みレジスタ14から送信許可情報が読み
出されてくれば、最初のキヤラクタ送信のための
ライト・コマンドと送るべき最初のデータが
BUSOUT線106に送られる。また制御部18
は、回線制御語書込みレジスタ17に対して処理
した回線の新しい制御語を送出してセツトする。
上記の例でさらに送信を続行する場合、キヤラク
タ送信中の状態情報がセツトされる。コントロー
ル信号発生部13は、回線対応部2に対し
CONTROLIN信号103を発生して、BUSIN線
105に回線情報レジスタ31の内容を送出する
ことを指示する他、CONT―ROLOUT信号10
4を発生してBUSOUT情報の取込みを指示し、
また共通制御部1内の回線情報読込みレジスタ1
4に対し取込み指示信号107を発生して
BUSIN情報の取込みタイミングを与える。
In the common control section 1, the address generated by the scanning address generation section 11 is sent to the address decoding section 12.
The selection signal 102 is decoded by the selection signal 102 for each line corresponding section 2. At the same time, the address signal 101 generated by the scanning address generator 11 is applied to the line control word memory 15 and becomes a read and write address. The information read from the line control word memory 15 and set in the line control word read register 16 includes information for controlling the line;
For example, it includes status information such as waiting for transmission permission, transmitting character, waiting for transmission completion, waiting for reception start code, receiving character, and waiting for reception end character. The control section 18 creates control information for the line correspondence section 2 based on the contents of the line control word read register 16 and the line information read register 14, and sends it out through the BUSOUT line 106. For example, if the status information of waiting for transmission permission is read in the line control word read register 16, and the transmission permission information is read out from the line information read register 14, a write command for the first character transmission is sent. The first data to be
It is sent to the BUSOUT line 106. Also, the control section 18
sends and sets a new control word for the processed line to the line control word write register 17.
If further transmission is to be continued in the above example, the status information during character transmission is set. The control signal generating section 13 is connected to the line corresponding section 2.
In addition to generating the CONTROLIN signal 103 and instructing to send the contents of the line information register 31 to the BUSIN line 105, the CONT-ROLOUT signal 10
4 to instruct the acquisition of BUSOUT information,
Also, the line information reading register 1 in the common control unit 1
Generate a capture instruction signal 107 for 4.
Give the timing to import BUSIN information.

第1図の回線制御装置の動作タイム・チヤート
が第2図に示されている。
An operating time chart of the line control device of FIG. 1 is shown in FIG.

共通制御部1が一定時間で回線アドレスを更新
していくと、このアドレスはアドレス・デコード
部12でデコードされて、第2図aに示す回線選
択信号102となる。したがつて、回線対応部2
は、一定周期で共通制御部1に選択されることに
なる。共通制御部1は、選択している時間内にそ
の回線対応部2の回線情報を取込むため、第2図
bに示すCONTROL・IN信号103を回線対応
部2に対して送出する。回線対応部2は、
CONTROL・IN信号103がオンとなつている
期間の時刻t1で第2図cのBUSIN線105に回線
情報を送出する。共通制御部1では、BUSIN線
105に回線情報が送出されるのを待つて、時刻
t2で第2図dの回線情報読込みレジスタ14に回
線情報を取込む。一方、共通制御部1内では、回
線情報取込み動作と並行して回線制御語の読出し
が行われる。
When the common control unit 1 updates the line address at regular intervals, this address is decoded by the address decoding unit 12 and becomes the line selection signal 102 shown in FIG. 2a. Therefore, the line support section 2
is selected by the common control unit 1 at regular intervals. The common control section 1 sends the CONTROL IN signal 103 shown in FIG. 2b to the line correspondence section 2 in order to acquire the line information of the line correspondence section 2 within the selected time. The line support section 2 is
Line information is sent to the BUSIN line 105 in FIG. 2c at time t1 during the period when the CONTROL IN signal 103 is on. The common control unit 1 waits for the line information to be sent to the BUSIN line 105, and then checks the time.
At t2 , the line information is read into the line information reading register 14 of FIG. 2d. On the other hand, within the common control unit 1, the line control word is read out in parallel with the line information fetching operation.

第2図eに示すように、CONTROL―OUT信
号104が選択信号102の送出期間T内の時刻
t3で回線対応部2に送出される。
As shown in FIG.
At t3 , it is sent to the line handling section 2.

回線制御語の読出しアドレスには、アドレス発
生部11の出力が用いられ、読出された回線制御
語メモリ15の内容は、回線制御語読出しレジス
タ16にセツトされ、回線情報レジスタ14の内
容とともに制御部18に送出される。制御部18
では、走査時間での回線対応部2に対する動作を
決定し、回線対応部2に対してBUSOUT線10
6を用いて制御情報を送り、共通制御部1内で
は、更新された回線制御語を回線制御語書込みレ
ジスタ17を通して回線制御語メモリ15に書込
む。BUSOUT線106で送られた制御情報の回
線対応部2側における取込みは、CONTROL・
OUT信号104をオンにすることにより指示す
る(時刻t3)。
The output of the address generator 11 is used as the read address of the line control word, and the read contents of the line control word memory 15 are set in the line control word read register 16, and together with the contents of the line information register 14, the control unit Sent on 18th. Control unit 18
Now, determine the operation for the line correspondence section 2 during the scanning time, and send the BUSOUT line 10 to the line correspondence section 2.
6 is used to send the control information, and within the common control unit 1, the updated line control word is written into the line control word memory 15 through the line control word writing register 17. The control information sent via the BUSOUT line 106 is taken in by the line corresponding section 2.
The instruction is given by turning on the OUT signal 104 (time t 3 ).

このように、従来の方式では、回線対応部2よ
りの回線情報読込みから回線対応部2に対する制
御情報の送出までが、回線に与えられた選択時間
T内に行われている。
In this way, in the conventional system, the process from reading line information from the line handling unit 2 to sending control information to the line handling unit 2 is performed within the selection time T given to the line.

しかし、共通制御部1と回線対応部2との距離
が長くなつた場合には、CONTROL・IN信号を
送出してから、BUSIN線に情報が送られてくる
まで時間を要するため、回線当りの走査時間Tを
ケーブルのデイレイ時間分だけ長くする必要があ
る。このため、共通制御部1の回線走査能力が低
下し、走査可能回線速度が低くなる。また、共通
制御部1と回線対応部2とで予備切替を行う場
合、予備共通制御部と回線対応部2のケーブル長
が長くとれないという問題が発生する。
However, if the distance between the common control unit 1 and the line support unit 2 becomes long, it takes time from sending out the CONTROL IN signal to sending information to the BUSIN line, so It is necessary to lengthen the scanning time T by the delay time of the cable. For this reason, the line scanning ability of the common control unit 1 is reduced, and the scannable line speed is reduced. Further, when performing backup switching between the common control section 1 and the line correspondence section 2, a problem arises in that the cable length between the backup common control section and the line correspondence section 2 cannot be made long.

本発明の目的は、このような従来の問題を解決
するため、共通制御部と回線対応部間のケーブル
長が長い場合でも、回線当りの走査時間を延長す
ることなく、回線走査能力を向上させることが可
能な回線制御方式を提供することにある。
The purpose of the present invention is to solve such conventional problems by improving the line scanning ability without increasing the scanning time per line even when the cable length between the common control unit and the line corresponding unit is long. The objective is to provide a line control system that allows

本発明は、共通制御部に複数の回線対応部が接
続されており、共通制御部がいずれかの回線対応
部を選択し、選択された回線対応部からデータを
読み込み、これに続いて選択された当該回線対応
部へデータの書き込みを行う方式を前提とする。
このような方式において、読み込みを行うための
第1の選択手段と、該読み込み動作に続いて第1
の選択手段が選択した回線対応部に対してこの書
き込みを行うための第2の選択手段とを有し、第
1の選択手段は第2の選択手段による1つの回線
対応部の書き込みが終了する前に次の回線対応部
からのデータ読み込みを行う回線制御方式を特徴
とする。
In the present invention, a plurality of line compatible units are connected to a common control unit, the common control unit selects any of the line compatible units, reads data from the selected line compatible unit, and then the selected line compatible unit reads data from the selected line compatible unit. The premise is that data is written to the corresponding line corresponding section.
In such a system, a first selection means for reading and a first selection means following the reading operation are provided.
and a second selection means for performing this writing to the line correspondence section selected by the selection means, and the first selection means is configured to complete writing of one line correspondence section by the second selection means. It is characterized by a line control method that reads data from the next line corresponding section beforehand.

以下、本発明の実施例を、図面により説明す
る。
Embodiments of the present invention will be described below with reference to the drawings.

第3図は、本発明の回線制御装置のブロツク図
であり、第4図は第3図の動作タイム・チヤート
である。
FIG. 3 is a block diagram of the line control device of the present invention, and FIG. 4 is an operation time chart of FIG.

なお、第3図において、第1図と同一機能を有
する部分に対しては、同一番号を付してある。
In FIG. 3, parts having the same functions as those in FIG. 1 are given the same numbers.

第3図においては、従来の装置である第1図に
対して、新たに共通制御部1にはアドレス遅延部
19、アドレス・デコード部20を、また回線対
応部2には応答信号発生部33を設置する。
In FIG. 3, compared to the conventional device shown in FIG. Set up.

アドレス遅延部19は、アドレス発生部11で
作成したアドレスを遅延制御信号110により適
当な遅延を与える機能を有する。なお、遅延制御
線110の状態如何にかかわらず、固定の遅延を
持たせるだけの機能を有する場合もある。このア
ドレス遅延部19の出力は、アドレス・デコード
部20によりデコードされて選択信号109とな
り、これが回線走査能力を決定する走査サイクル
(以下制御サイクル)で使用される。コントロー
ル信号発生部21からは、CONTROL・IN信号
103、CONTROL・OUT信号104、BUSIN
線取込み指示信号107が従来と同じように出力
されるが、信号104,107の2つについては
CONTRL・IN信号103に対する応答信号であ
る遅延制御信号110により、送出タイミングが
制御される。
The address delay unit 19 has a function of applying an appropriate delay to the address generated by the address generation unit 11 using a delay control signal 110. Note that there may be cases where the function is to provide a fixed delay regardless of the state of the delay control line 110. The output of the address delay section 19 is decoded by the address decoding section 20 to become a selection signal 109, which is used in a scanning cycle (hereinafter referred to as a control cycle) for determining line scanning capability. From the control signal generator 21, CONTROL/IN signal 103, CONTROL/OUT signal 104, BUSIN
The line acquisition instruction signal 107 is output in the same way as before, but the two signals 104 and 107 are
The sending timing is controlled by a delay control signal 110 which is a response signal to the CONTRL/IN signal 103.

回線対応部2に設けられる応答信号発生部33
は、CONTROL・IN信号103に対して一定遅
延時間を与え、遅延制御信号110を送出する。
Response signal generation section 33 provided in line correspondence section 2
gives a constant delay time to the CONTROL IN signal 103 and sends out a delay control signal 110.

第4図a,c,eに示すように、先行する読出
しサイクルの選択時間の時刻t1にCONTROL・IN
信号103が送出されると、回線対応部2は
BUSIN線105に回線情報を送出するととも
に、CONTROL・IN信号103の応答信号であ
る第4図dの遅延制御信号110を時刻t2に返送
する。共通制御部1は、遅延制御信号110が到
達すると、第4図に示すように時刻t3でBUSIN
線105の回線情報を読込みレジスタ14に取込
む。
As shown in FIG. 4 a, c, and e, at time t 1 of the selection time of the preceding read cycle,
When the signal 103 is sent, the line corresponding section 2
The line information is sent to the BUSIN line 105, and the delay control signal 110 shown in FIG. 4d, which is a response signal to the CONTROL IN signal 103, is sent back at time t2 . When the delay control signal 110 arrives, the common control unit 1 outputs BUSIN at time t3 as shown in FIG.
The line information of the line 105 is taken into the read register 14.

回線情報の読出しサイクルはこれで終了するの
で、次の回線読出しサイクルに移ることができ
る。
Since the line information read cycle ends now, it is possible to move on to the next line read cycle.

第4図gに示すように、CONTROL・OUT信
号104の送出で始まる制御サイクルは、遅延制
御信号110により遅延されたアドレス選択線1
09がオンとなる時刻t4に開始される。
As shown in FIG.
09 is turned on at time t4 .

このように、制御サイクルは、回線情報読込み
レジスタ14がすでにセツトされているので、回
線制御語メモリ15より回線制御語を読出してか
ら、更新された回線制御語を回線制御メモリ15
に書込み、回線対応部2に対してBUSOUT線1
06に制御情報を送出するまでの動作を行う。
In this way, in the control cycle, since the line information read register 14 has already been set, the line control word is read from the line control word memory 15, and then the updated line control word is transferred to the line control memory 15.
Write to BUSOUT line 1 for line corresponding section 2.
The operation up to transmitting the control information at 06 is performed.

第2図eのCONTROL・OUT信号が送出され
るサイクル(制御サイクル)と第4図gの
CONTROL・OUT信号が送出されるサイクル
(制御サイクル)を参照すれば明らかなように、
回線情報読出し動作を先行させることにより、制
御サイクルの走査時間は短縮される。また、制御
サイクルの開始時点では、必ず回線情報の読込み
が完了しているように制御されるため、共通制御
部1と回線対応部2の距離が装置ごとに異なる場
合にも、読出しサイクルと制御サイクルの時間間
隔の制御を簡単に行うことができる。
The cycle (control cycle) in which the CONTROL/OUT signal is sent in Figure 2e and the cycle in Figure 4g
As is clear from the cycle in which the CONTROL/OUT signal is sent (control cycle),
By preceding the line information read operation, the scanning time of the control cycle is shortened. Furthermore, since reading of the line information is always completed at the start of the control cycle, even if the distance between the common control unit 1 and the line corresponding unit 2 differs depending on the device, the read cycle and control Cycle time intervals can be easily controlled.

以上説明したように、本発明によれば、回線情
報取込みのための回線選択線と回線対応部に対し
制御情報を送出するための回線選択線を別個に設
けて、前者の選択線による読出しサイクルを後者
の選択線による制御サイクルより先行させるの
で、共通制御部と回線対応部間の距離が制御サイ
クルに影響しなくなり、ケーブル・デイレイを考
慮することなく、制御サイクルの時間を大幅に短
縮することができ、回線走査能力を向上させるこ
とができる。さらに、CONTROL・IN信号の応
答信号である遅延制御信号によつて制御サイクル
を開始するので、共通制御部と回線対応部との距
離が異なる場合にも、読出しサイクルと制御サイ
クルの時間間隔を簡単に制御することができる。
As explained above, according to the present invention, a line selection line for acquiring line information and a line selection line for sending control information to the line corresponding section are provided separately, and the readout cycle using the former selection line is Since the control cycle is preceded by the latter selection line, the distance between the common control section and the line corresponding section does not affect the control cycle, and the control cycle time can be significantly shortened without considering cable delay. It is possible to improve the line scanning ability. Furthermore, since the control cycle is started by the delayed control signal, which is a response signal to the CONTROL/IN signal, the time interval between the read cycle and the control cycle can be easily adjusted even when the distance between the common control section and the line corresponding section is different. can be controlled.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来の回線制御装置のブロツク図、第
2図は第1図の動作タイム・チヤート、第3図は
本発明の実施例を示す回線制御装置のブロツク
図、第4図は第3図の動作タイム・チヤートであ
る。 1:共通制御部、2:回線対応部、11:アド
レス発生部、12,20:アドレス・デコード
部、13:コントロール信号発生部、14:回線
情報読込みレジスタ、15:回線制御語メモリ、
16:回線制御語読出しレジスタ、17:回線制
御語書込みレジスタ、18:制御部、19:アド
レス遅延部、21:コントロール信号発生部、3
1:回線情報レジスタ、32:回線制御レジス
タ、33:応答信号発生部、101:アドレス信
号、102:選択信号、103:CONTROL・
IN信号、104:CONTROL・OUT信号、10
5:BUSIN線、106:BUSOUT線、107:
BUSIN情報取込み指示信号。
FIG. 1 is a block diagram of a conventional line control device, FIG. 2 is an operation time chart of FIG. 1, FIG. 3 is a block diagram of a line control device showing an embodiment of the present invention, and FIG. This is an operation time chart of the figure. 1: Common control section, 2: Line correspondence section, 11: Address generation section, 12, 20: Address decoding section, 13: Control signal generation section, 14: Line information reading register, 15: Line control word memory,
16: Line control word read register, 17: Line control word write register, 18: Control section, 19: Address delay section, 21: Control signal generation section, 3
1: Line information register, 32: Line control register, 33: Response signal generator, 101: Address signal, 102: Selection signal, 103: CONTROL・
IN signal, 104: CONTROL/OUT signal, 10
5: BUSIN line, 106: BUSOUT line, 107:
BUSIN information import instruction signal.

Claims (1)

【特許請求の範囲】 1 複数の回線対応部を共通制御部によつて選択
し、選択された回線対応部からデータを読み込
み、これに続いて選択された当該回線対応部へデ
ータの書き込みを行う方式において、上記読み込
みを行うための第1の選択手段と、該読み込み動
作に続いて第1の選択手段が選択した回線対応部
に対して上記書き込みを行うための第2の選択手
段とを有し、上記第1の選択手段は上記第2の選
択手段による1つの回線対応部の上記書き込みが
終了する前に次の回線対応部からのデータ読み込
みを行うことを特徴とする回線制御方式。 2 前記第1の選択手段が出力する前記回線対応
部のアドレス情報に応答して該アドレス情報を所
定の時間だけ遅延させる遅延手段を設け、該遅延
手段の出力を前記第2の選択手段の入力とするこ
とを特徴とする特許請求の範囲第1項記載の回線
制御方式。 3 前記共通制御部中に前記回線対応部ごとに回
線制御情報を記憶する回線制御メモリを設け、前
記共通制御部は、前記第1の選択手段が出力する
前記回線対応部のアドレス情報に基づいて前記回
線制御メモリから対応する前記回線制御情報を読
み出し、前記回線対応部からの読み込みデータと
読み出された前記回線制御情報とから対応する前
記回線対応部に送出する書き込みデータを作成す
ることを特徴とする特許請求の範囲第1項記載の
回線制御方式。
[Claims] 1. Selecting a plurality of line compatible units by a common control unit, reading data from the selected line compatible unit, and subsequently writing data to the selected line compatible unit. The method includes a first selection means for performing the above-mentioned reading, and a second selection means for performing the above-mentioned writing to the line corresponding part selected by the first selection means following the reading operation. The line control system is characterized in that the first selecting means reads data from the next line corresponding section before the second selecting means finishes writing data in one line corresponding section. 2. A delay means is provided for delaying the address information by a predetermined time in response to the address information of the line corresponding section outputted by the first selection means, and the output of the delay means is input to the second selection means. A line control system according to claim 1, characterized in that: 3. A line control memory for storing line control information for each of the line correspondence units is provided in the common control unit, and the common control unit selects the line control information based on the address information of the line correspondence unit output by the first selection means. The method is characterized in that the corresponding line control information is read from the line control memory, and write data to be sent to the corresponding line corresponding section is created from the read data from the line corresponding section and the read line control information. A line control system according to claim 1.
JP15439879A 1979-11-30 1979-11-30 Circuit control system Granted JPS5678260A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15439879A JPS5678260A (en) 1979-11-30 1979-11-30 Circuit control system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15439879A JPS5678260A (en) 1979-11-30 1979-11-30 Circuit control system

Publications (2)

Publication Number Publication Date
JPS5678260A JPS5678260A (en) 1981-06-27
JPS6161584B2 true JPS6161584B2 (en) 1986-12-26

Family

ID=15583264

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15439879A Granted JPS5678260A (en) 1979-11-30 1979-11-30 Circuit control system

Country Status (1)

Country Link
JP (1) JPS5678260A (en)

Also Published As

Publication number Publication date
JPS5678260A (en) 1981-06-27

Similar Documents

Publication Publication Date Title
JPH0146892B2 (en)
US4365296A (en) System for controlling the duration of the time interval between blocks of data in a computer-to-computer communication system
US4680699A (en) Terminal control apparatus for parallel execution of data editing and data transmission/reception control
JPS6161584B2 (en)
US5428801A (en) Data array conversion control system for controlling conversion of data arrays being transferred between two processing systems
JP2561366B2 (en) Data transfer device having function confirmation function
JP3146864B2 (en) Unidirectional loop transmission circuit
JPS6294042A (en) Communication control equipment
JPH0115900B2 (en)
JP2508982B2 (en) In-device control method
JP2570500Y2 (en) Communication control device
JP2550964B2 (en) Memory access control method
JPH0962313A (en) Flexible I / O module and programmable controller
JPS592135A (en) Block transferring system of data
JPS6368955A (en) Input/output controller
JPS5931092B2 (en) Communication control processing device
JPS6019023B2 (en) data processing equipment
JPH058902B2 (en)
JPH0573473A (en) Industrial computer system
JPH01129636A (en) Transmission equipment
JPH0115902B2 (en)
JPH0916412A (en) Remote log-in system and its control system
JPS61168058A (en) Storage device
JPH0736739A (en) Data processor
JPH01147758A (en) Channel device