JPS6210447B2 - - Google Patents
Info
- Publication number
- JPS6210447B2 JPS6210447B2 JP56070075A JP7007581A JPS6210447B2 JP S6210447 B2 JPS6210447 B2 JP S6210447B2 JP 56070075 A JP56070075 A JP 56070075A JP 7007581 A JP7007581 A JP 7007581A JP S6210447 B2 JPS6210447 B2 JP S6210447B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- primary winding
- short
- signal
- transformer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/601—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors using transformer coupling
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
この発明は絶縁形デイジタル信号入力回路に係
り、入力信号をトランジスタのスイツチングによ
り絶縁変圧器の一次巻線の短絡開放に変換し、二
次巻線の取り込みパルスにより一次巻線の状態を
内部信号に変換するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an isolated digital signal input circuit, in which an input signal is converted into a short-circuit open circuit in the primary winding of an isolation transformer by switching transistors, and a short-circuit open circuit in the primary winding of an insulating transformer is generated by an input pulse in the secondary winding. It converts the state of the line into an internal signal.
プロセス制御装置等においては、プロセス側の
接点、トランジスタのオン・オフ電圧の有無等の
形で発生される信号を制御装置内に読み込む場合
に制御装置本体とプロセス側機器との間に直流的
な絶縁を施すことが一般的である。 In process control equipment, etc., when reading signals generated in the form of contacts on the process side, the presence or absence of on/off voltage of transistors, etc. into the control equipment, there is It is common to provide insulation.
絶縁の手段としては、リレー、ホトカプラ、ト
ランスなどがあつて、これらに関する種々の回路
方式が考えられるが、時に多点信号の絶縁を安価
で高速でスペース効率のよい簡素な回路で構成す
ることに目的がおかれている。 Insulation means include relays, photocouplers, transformers, etc., and various circuit systems can be considered, but it is sometimes desirable to isolate multi-point signals using simple circuits that are inexpensive, fast, and space efficient. A purpose is set.
まず、この種の装置は一般概念としては、第1
図に示すように、制御装置1から絶縁されたAD
変換器等の機器2からの信号を、絶縁回路3を介
して制御装置1との間を直流的に絶縁して制御装
置1内のレジスタ4に取り込み、これを同期化さ
れた内部信号に変換して演算制御部5に送りこん
で処理をしてプロセス制御を行う構成となつてい
る。 First of all, as a general concept, this type of device is
AD isolated from control device 1 as shown in the figure.
A signal from a device 2 such as a converter is DC-isolated from the control device 1 via an isolation circuit 3, captured into a register 4 in the control device 1, and converted into a synchronized internal signal. The configuration is such that the data is sent to the arithmetic control unit 5 for processing and process control.
ここで従来、使用される絶縁方式としては、第
2図aのフオトカプラ絶縁、第2図bのリレー絶
縁方式、第3図の絶縁トランスによる方式などが
あげられる。 Conventionally used insulation methods include the photocoupler insulation method shown in FIG. 2a, the relay insulation method shown in FIG. 2b, and the insulation transformer method shown in FIG. 3.
この絶縁方式のうち、まずフオトカプラ絶縁と
は発光ダイオード6aとフオトトランジスタ6b
で代表するフオトカプラ6を用いて一次側Aと二
次側Bとを絶縁するもので、接点7の開閉により
電源8から抵抗9を流れる電流により発光ダイオ
ード6aを点灯すると、これによりフオトトラン
ジスタ6bがオンとなつて、その出力をインバー
タ10を通して取り込み、パルスRDに同期して
フリツプフロツプ11に取り込むようにし、絶縁
出力UTをこれにより取り出すのである。 Among these insulation methods, photocoupler insulation is the one that connects the light emitting diode 6a and the phototransistor 6b.
This device insulates the primary side A and the secondary side B using a photocoupler 6 typified by , and when the light-emitting diode 6a is lit by the current flowing from the power source 8 through the resistor 9 by opening and closing the contact 7, the phototransistor 6b is turned on. When it is turned on, its output is taken in through the inverter 10 and into the flip-flop 11 in synchronization with the pulse RD, thereby producing an isolated output UT.
しかして、この方式では割合使い易いが、フオ
トカプラ自体が新しい素子であるため伝達効率の
経時変化等について信頼性に対する不安がある。
又動作速度が内部回路に比して遅い。 Although this method is relatively easy to use, since the photocoupler itself is a new element, there are concerns about reliability regarding changes in transmission efficiency over time.
Also, the operating speed is slower than that of the internal circuit.
次にリレー方式とは、第2図aのフオトカプラ
6に代つてリレー12を第2図bのように用いた
場合で、コイル12aに流れる電流により接点1
2bを閉じ、信号の伝達を行い、絶縁出力UT
を取りだすのである。この場合は、応答速度が遅
く機械接点のため信頼性が低い。 Next, the relay method is a case where a relay 12 is used as shown in FIG. 2b in place of the photocoupler 6 in FIG. 2a, and the current flowing through the coil 12a causes the contact to
2b is closed, the signal is transmitted, and the isolated output UT
We take it out. In this case, the response speed is slow and the reliability is low because it is a mechanical contact.
最後にトランス方式は第3図に示すように、接
点7の開閉をトランス13を介して伝達するもの
である。接点7の開閉のような直流的な変化はト
ランスにより伝送できないので、トランスの一次
巻線が入力信号に応じて短絡又は開放されるよう
にして二次巻線に取り込むパルスを印加すること
により二次巻線に一次巻線の短絡又は開放状態に
応じた出力パルスを取り出すようにしたものであ
る。これは先に特開昭55−110398号として本出願
人により提案され、実用化されている具体的な回
路である。 Finally, the transformer method transmits the opening and closing of the contact 7 via a transformer 13, as shown in FIG. Since direct current changes such as opening and closing of the contact 7 cannot be transmitted by a transformer, the primary winding of the transformer is short-circuited or opened according to the input signal, and a pulse is applied to the secondary winding. An output pulse corresponding to the short-circuit or open state of the primary winding is output to the secondary winding. This is a specific circuit that was previously proposed by the applicant in Japanese Patent Application Laid-Open No. 110398/1983 and has been put into practical use.
図では、トランス13の一次側にトランジスタ
Tr、ツエナーダイオードZ、抵抗R1,R2を附加
して用いている。又二次側には取り込みパルス
RDがナンドゲート16をへてトランス13の二
次巻線13bの一端aに与えられ、同巻線13b
の他端bはフリツプフロツプ11をへてUT出
力がとりだされる。又フリツプフロツプ11の
CK端子にクロツクが入れられる。その他電源
Vccがインピーダンス14,15をへてb点、a
点に加えられる。 In the figure, a transistor is installed on the primary side of the transformer 13.
A Tr, a Zener diode Z, and resistors R 1 and R 2 are additionally used. Also, on the secondary side, the intake pulse
RD is applied to one end a of the secondary winding 13b of the transformer 13 through the NAND gate 16, and the same winding 13b
The other end b passes through a flip-flop 11 and the UT output is taken out. Also, flip-flop 11
A clock can be connected to the CK terminal. Other power supplies
Vcc passes through impedances 14 and 15 to point b, a
added to the point.
ここで接点7が閉成すると、電源8より供給さ
れる電流は抵抗R1→ツエナーダイオードZ→ト
ランジスタTrの回路を通つてトランジスタTrの
ベース電流となり、トランジスタTrをオンさせ
る。この状態でトランス13の二次側の点aにナ
ンドゲート16をへて第4図aに示す矩形状の取
り込みパルスRDが印加されるとすると、トラン
ジスタTrが短絡しているので、トランス13の
二次側13bの一端の点bには第4図bに示すパ
ルス信号が現われる。ついで、フリツプフロツプ
11のクロツク端子に第4図cのクロツク信号
CKを加えると、前述のb点の信号が“L”レベ
ルの信号としてラツチされる。 When the contact 7 is closed, the current supplied from the power source 8 passes through the circuit of resistor R 1 →Zener diode Z →transistor Tr, becomes the base current of transistor Tr, and turns on transistor Tr. In this state, if the rectangular take-in pulse RD shown in FIG. A pulse signal shown in FIG. 4b appears at point b at one end of the next side 13b. Then, the clock signal shown in FIG. 4c is applied to the clock terminal of the flip-flop 11.
When CK is added, the signal at point b mentioned above is latched as an "L" level signal.
つぎに接点7が開いていると、トランジスタ
Trはカツトオフ状態となつている。ここでa点
の取込みパルスRDがオフするとトランス13の
一次側13aには第5図aに示すような極性の電
圧が発生し、トランジスタTrには抵抗R2→トラ
ンジスタTrのベース→トランジスタTrのコレク
タと電流iBPが流れ、その電流iBPの増巾された
電流iTPがエミツタ→コレクタに流れ、トランジ
スタTrは導通状態となる。つまり、トランス1
3の一次側13aは短絡状態となるので、トラン
ス13の励磁電流のリセツトに時間がかかり、短
かい時間間隔では取り込みパルスに応答しない。 Next, if contact 7 is open, the transistor
Tr is in a cut-off state. When the take-in pulse RD at point a is turned off, a voltage with the polarity shown in FIG. A current iBP flows through the collector, and a current iTP, which is amplified from the current iBP, flows from the emitter to the collector, and the transistor Tr becomes conductive. In other words, transformer 1
Since the primary side 13a of the transformer 13 is short-circuited, it takes time to reset the excitation current of the transformer 13, and it does not respond to the intake pulse within a short time interval.
又この状態にて取込みパルスがオンすると、第
4図dに示すように瞬時オンとなる信号が出て、
信号の取り込みタイミングがむつかしい。又第5
図aの回路が構成されるのを防ぐため第5図bの
ようにダイオードVDをトランジスタTrのコレク
タ回路に追加すると、第4図eに示すようにダイ
オードVDの順方向電圧降下のためb点の信号が
“L”レベルよりVBEだけ浮き上り、第1図のレ
ジスタ4の入力信号レベルの余裕が少くなりレジ
スタ4の前に十分安定なスレツシユホールドレベ
ルを持つた増巾器が必要となる。 Also, when the take-in pulse is turned on in this state, a signal that turns on instantaneously is output as shown in Figure 4d.
The signal acquisition timing is difficult. Also the fifth
If a diode VD is added to the collector circuit of the transistor Tr as shown in Fig. 5b to prevent the circuit shown in Fig. The signal rises above the "L" level by VBE, and the margin for the input signal level of register 4 in Figure 1 decreases, requiring an amplifier with a sufficiently stable threshold level in front of register 4. .
以上のようにトランス方式ではコンパクトで高
速度であるがノイズマージン的に難があり、回路
に工夫がいる。 As mentioned above, the transformer method is compact and high-speed, but it has a problem with noise margin and requires some ingenuity in the circuit.
この発明は以上の点を考慮して簡単な回路構成
で高速、かつタイミング上も問題のないトランス
方式のデイジタル信号絶縁回路を提供するもので
ある。すなわち、この発明では特に第3図の改良
としてエミツタ接地形のトランジスタスイツチ回
路のエミツタと接地間にツエナーダイオードを挿
入するようにして入力信号のスレツシユホールド
電圧を決定し、かつ二次巻線の取り込みパルスの
影響を防止するようにしたものである。 In consideration of the above points, the present invention provides a transformer type digital signal isolation circuit which has a simple circuit configuration, is high speed, and has no timing problems. That is, in this invention, as an improvement of FIG. 3, the threshold voltage of the input signal is determined by inserting a Zener diode between the emitter and ground of the emitter-grounded transistor switch circuit, and the threshold voltage of the secondary winding is This is designed to prevent the influence of the capture pulse.
従つて回路的にツエナーダイオード挿入以外は
この発明の実施例である第6図は第3図と同様で
支障はない。 Therefore, except for the insertion of the Zener diode, the circuit shown in FIG. 6, which is an embodiment of the present invention, is the same as that of FIG. 3, and there is no problem.
今第6図において、接点7が閉成すると、電源
8より接点7→抵抗R1,R2をへて電流が流れ、
抵抗R2の両端の電圧がツエナー電圧(VZ)とト
ランジスタTrのベースエミツタ電圧VBEの電圧
の和になるとトランジスタTrはオンする。又接
点7が開くと、トランジスタTrはオフとなる。
この回路のスレツシユホールド電圧は
(VBE+VZ)(1+R1/R2)
となり、デイジタル入力回路としては十分安定な
範囲で入力スレツシユホールドレベルを決定でき
る。トランジスタTrがオンしている場合に、第
7図aのとりこみパルスRDがナンドゲート16
をへてトランス13の二次側一端のa点に印加さ
れると、トランス13の二次側の他の点には第7
図bの信号が発生し、フリツプフロツプ11のク
ロツク端子への第7図dのクロツク信号によつて
“L”レベル信号として取り込まれる。 In Fig. 6, when the contact 7 is closed, a current flows from the power supply 8 through the contact 7 and the resistors R 1 and R 2 .
When the voltage across the resistor R 2 becomes the sum of the Zener voltage (V Z ) and the base-emitter voltage V BE of the transistor Tr, the transistor Tr is turned on. Further, when the contact 7 is opened, the transistor Tr is turned off.
The threshold voltage of this circuit is (V BE +V Z ) (1+R 1 /R 2 ), and the input threshold level can be determined within a sufficiently stable range for a digital input circuit. When the transistor Tr is on, the input pulse RD in FIG.
When the voltage is applied to point a at one end of the secondary side of the transformer 13, the seventh voltage is applied to the other point on the secondary side of the transformer 13.
The signal shown in FIG. 7B is generated and taken in as an "L" level signal by the clock signal shown in FIG. 7D to the clock terminal of the flip-flop 11.
又トランジスタTrがオフしている場合に、第
7図aの取り込みパルスRDかゲート16をへて
前述のa点に印加されると、第7図cの信号が発
生し、フリツプフロツプ11のクロツク端子への
第7図dのクロツク信号にて“H”レベルの信号
として取り込まれる。 Further, when the transistor Tr is off, if the take-in pulse RD shown in FIG. 7a is applied to the point a mentioned above through the gate 16, the signal shown in FIG. The clock signal shown in FIG. 7d is taken in as an "H" level signal.
この場合この発明ではツエナーダイオードZが
トランジスタTrのエミツタと接地間に挿入され
ているため、第5図aの等価回路は形成されず、
又第5図bのダイオードVDによる電圧降下もな
く“L”レベル、“H”レベル共に十分安定な入
力信号となり、一般のTTL(transistor
transitor logic)の信号レベルにて使用可能とな
る。 In this case, in this invention, the Zener diode Z is inserted between the emitter of the transistor Tr and the ground, so the equivalent circuit shown in FIG. 5a is not formed.
In addition, there is no voltage drop due to the diode V D shown in Figure 5b, and the input signal is sufficiently stable at both the "L" and "H" levels, making it suitable for general TTL (transistor) input signals.
(transitor logic) signal level.
以上のようにこの発明によれば、入力側トラン
ジスタTrのエミツタと接地間にツエナーダイオ
ードZを入れる構成としたため、外部回路よりの
入力信号レベルのスレツシユホールド電圧の設定
が安定であり、又二次側取り込みパルスオフのタ
イミングの廻り込みを防止することができ、二次
側へ伝達される信号レベルが安定で処理が容易で
ある等の効果が得られる。 As described above, according to the present invention, since the Zener diode Z is inserted between the emitter of the input side transistor Tr and the ground, the setting of the threshold voltage of the input signal level from the external circuit is stable. It is possible to prevent the timing of the next-side intake pulse OFF from being delayed, and effects such as stable signal level transmitted to the secondary side and easy processing can be obtained.
この発明は要するに、一次、二次巻線を備え、
その一次巻線が入力信号に応じて短絡、開放され
る絶縁変圧器を設け、二次巻線に取り込みパルス
を印加することにより、二次巻線に一次巻線の短
絡、開放状態に応じた出力パルスを取り出すデイ
ジタル信号絶縁回路であつて、この一次巻線を短
絡又は開放するためにエミツタ接地間のトランジ
スタスイツチ回路を用い、そのエミツタと接地と
の間にツエナーダイオードを入れることにより、
入力信号のスレツシユホールド電圧を決定し、か
つ二次巻線の取り込みパルスの影響を防止する絶
縁形のデイジタル信号入力回路が得られるもので
ある。 In short, this invention includes a primary winding, a secondary winding,
By installing an isolation transformer whose primary winding is short-circuited or opened according to the input signal, and by applying a capture pulse to the secondary winding, the secondary winding can be short-circuited or opened according to the short-circuit or open state of the primary winding. A digital signal isolation circuit for extracting output pulses, which uses a transistor switch circuit between the emitter and ground to short-circuit or open the primary winding, and inserts a Zener diode between the emitter and ground.
An isolated digital signal input circuit is obtained which determines the threshold voltage of an input signal and prevents the influence of the input pulse of the secondary winding.
第1図は一般のプロセス制御装置のブロツク
図、第2図a,bは従来の異る絶縁回路結線図、
第3図は先に提案されたトランス方式の絶縁回路
結線図、第4図a〜eは第3図における所定位置
の動作説明用波形線図、第5図a,bは第3図に
おける回路説明用結線図、第6図はこの発明に係
るトランス方式の絶縁回路結線図、第7図a〜d
は第6図における所定位置の動作説明用電圧波形
図である。
図で7:接点、8:電源、Tr:トランジスタ
スイツチ、R1,R2:抵抗、Z:ツエナーダイオ
ード、11:フリツプフロツプ、16:ナンドゲ
ート、13:トランス。
Figure 1 is a block diagram of a general process control device, Figures 2a and b are wiring diagrams of different conventional insulation circuits,
Fig. 3 is a wiring diagram of the previously proposed transformer type insulation circuit, Figs. 4 a to e are waveform diagrams for explaining the operation at predetermined positions in Fig. 3, and Figs. 5 a and b are the circuits in Fig. 3. An explanatory wiring diagram, FIG. 6, is a transformer type insulation circuit wiring diagram according to the present invention, and FIGS. 7 a to d.
is a voltage waveform diagram for explaining the operation at a predetermined position in FIG. 6; In the figure, 7: contact, 8: power supply, Tr: transistor switch, R 1 , R 2 : resistor, Z: Zener diode, 11: flip-flop, 16: NAND gate, 13: transformer.
Claims (1)
その一次巻線が入力信号に応じて短絡、開放さ
れ、二次巻線に取込みパルスを印加することによ
り、二次巻線に一次巻線の短絡開放状態に応じた
出力パルスを取りだすデイジタル信号絶縁回路に
おいて、その一次巻線を短絡或は開放するために
エミツタ接地形のトランジスタスイツチ回路を前
記一次巻線に並列接続し、そのエミツタと前記一
次巻線との接続点と接地間にツエナーダイオード
を挿入することを特徴とする絶縁形デイジタル信
号入力回路。1 Equipped with an isolation transformer having primary and secondary windings,
Digital signal isolation in which the primary winding is short-circuited or opened according to the input signal, and by applying a take-in pulse to the secondary winding, an output pulse corresponding to the short-circuit or open state of the primary winding is taken out to the secondary winding. In the circuit, in order to short-circuit or open the primary winding, a transistor switch circuit with a grounded emitter is connected in parallel to the primary winding, and a Zener diode is connected between the connection point of the emitter and the primary winding and the ground. An isolated digital signal input circuit characterized in that a digital signal input circuit is inserted into the circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56070075A JPS57185726A (en) | 1981-05-12 | 1981-05-12 | Isolation type digital signal input circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56070075A JPS57185726A (en) | 1981-05-12 | 1981-05-12 | Isolation type digital signal input circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57185726A JPS57185726A (en) | 1982-11-16 |
| JPS6210447B2 true JPS6210447B2 (en) | 1987-03-06 |
Family
ID=13421055
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56070075A Granted JPS57185726A (en) | 1981-05-12 | 1981-05-12 | Isolation type digital signal input circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57185726A (en) |
-
1981
- 1981-05-12 JP JP56070075A patent/JPS57185726A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57185726A (en) | 1982-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6210447B2 (en) | ||
| JPS5917915B2 (en) | signal isolation circuit | |
| JP2690362B2 (en) | Bidirectional isolated digital signal transmission circuit | |
| JPS5914426U (en) | input circuit | |
| SU1598117A1 (en) | Device for transmitting voltage with galvanic decoupling | |
| JPH10288385A (en) | Data communication device for air conditioner | |
| JPS60132037U (en) | logic circuit | |
| SU1401599A1 (en) | On-off flip-flop | |
| JPS6074340U (en) | Switching signal input circuit | |
| JPS6033644Y2 (en) | repeater | |
| JPS6093922U (en) | Hot wire flow meter deposit burning device | |
| JPS61100019A (en) | Amplifier | |
| JPS5860893U (en) | Protection device for induction heating equipment | |
| JPS60108283U (en) | electric switchgear | |
| JPS6013476U (en) | Contact signal line disconnection detection circuit | |
| JPS605244U (en) | Inrush current suppression circuit | |
| JPS6139908U (en) | Drive circuit for electromagnetic equipment | |
| JPS6121982U (en) | Disconnection detection circuit | |
| JPS59148338U (en) | thermal printer | |
| JPS5815996U (en) | Lighting device for lighting lights | |
| JPS5980830U (en) | semiconductor integrated circuit | |
| JPS59144733U (en) | Power supply circuit for reed relay | |
| JPS6153894B2 (en) | ||
| JPS5824639U (en) | Ventilation fan interlocking device | |
| JPS5851631U (en) | Power supply circuit for terminal equipment in multiplex transmission system |