Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS6210457B2 - - Google Patents
[go: Go Back, main page]

JPS6210457B2 - - Google Patents

Info

Publication number
JPS6210457B2
JPS6210457B2 JP55111227A JP11122780A JPS6210457B2 JP S6210457 B2 JPS6210457 B2 JP S6210457B2 JP 55111227 A JP55111227 A JP 55111227A JP 11122780 A JP11122780 A JP 11122780A JP S6210457 B2 JPS6210457 B2 JP S6210457B2
Authority
JP
Japan
Prior art keywords
data
command code
terminal device
signal
identification
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55111227A
Other languages
Japanese (ja)
Other versions
JPS5737951A (en
Inventor
Yoshihiko Murakami
Noboru Murai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP11122780A priority Critical patent/JPS5737951A/en
Publication of JPS5737951A publication Critical patent/JPS5737951A/en
Publication of JPS6210457B2 publication Critical patent/JPS6210457B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045Arrangements at the receiver end
    • H04L1/0052Realisations of complexity reduction techniques, e.g. pipelining or use of look-up tables

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)

Description

【発明の詳細な説明】 本発明は、端末装置が処理装置に結ばれた処理
システムにおける障害発生時の原状復帰を速やか
にする指令誤り検出方式に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a command error detection method that quickly restores the original state when a failure occurs in a processing system in which a terminal device is connected to a processing device.

デイスプレイ端末装置が処理装置に結ばれた処
理システムにおいて、センタ側から端末側へデー
タを書込み中にシステム障害を生じて、書込みが
中断された場合、障害発生前の状態に復帰せしめ
るには複雑な処理手順やその他の対策を必要とす
る。例えば、センタ側からデイスプレイ端末装置
へ表示データを転送(書込み)中に、システム断
を生じたとき、障害が除去されたのち、原状に復
帰せしめるために、センタ側に転送データを蓄え
ておく予備のメモリや、復帰のための処理手順を
必要とする欠点があつた。
In a processing system where a display terminal device is connected to a processing device, if a system failure occurs and the writing is interrupted while data is being written from the center side to the terminal side, it will take a complex process to return to the state before the failure occurred. Requires processing procedures or other measures. For example, if a system failure occurs while transferring (writing) display data from the center side to a display terminal device, the transferred data is stored on the center side in order to restore the original state after the failure is removed. The disadvantage was that it required additional memory and a processing procedure for recovery.

本発明は上記の欠点を解決するためになされた
もので、システム障害発生後の原状復帰を容易と
する指令誤り検出方式の提供を目的としている。
The present invention has been made to solve the above-mentioned drawbacks, and aims to provide a command error detection method that facilitates restoration of the system to its original state after a system failure occurs.

本発明は、表示部と表示メモリとを有する端末
装置が通信路を介して処理装置に接続された処理
システムにおいて、前記処理装置から送出するデ
ータに該データに関する指令コードを付加して送
出する手段と、前記指令コードの前後とデータの
後尾とに、2種類(例えば、A,B)の識別信号
を交互に付加し、前記付加された識別信号と指令
コードとデータとを連続して送出する手段と、前
記処理装置から送られてくる一連の識別信号を記
憶する記憶部と、前記記憶された一連の識別信号
を比較、判別し、異種類の識別信号を検出したと
き制御信号を発する手段と、前記制御信号により
指令コードを読出して前記表示部に表示せしめる
手段とを備え、処理装置から端末装置へデータを
送出するとき、データの前部に指令コードを付加
し、前記指令コードの前後とデータの後尾とに2
種類A,Bの識別信号を交互に付加、例えば奇数
回目の送出の際は識別信号Aを付加し、又偶数回
目の送出の際は識別信号Bを付加して送出し端末
装置で受信された一連の識別信号を判別し、該識
別信号間に異種類の識別信号を検出した場合に前
記記憶部内の指令コードを読出して前記表示部に
表示せしめることを特徴とする指令誤り検出方式
である。
The present invention provides a processing system in which a terminal device having a display unit and a display memory is connected to a processing device via a communication path, and a means for adding a command code related to the data to data sent from the processing device and sending the data. Then, two types of identification signals (for example, A and B) are added alternately before and after the command code and at the end of the data, and the added identification signal, command code, and data are continuously transmitted. means, a storage unit for storing a series of identification signals sent from the processing device, and means for comparing and discriminating the stored series of identification signals and issuing a control signal when a different type of identification signal is detected. and means for reading out a command code according to the control signal and displaying it on the display section, and when sending data from the processing device to the terminal device, the command code is added to the front of the data, and the command code is added before and after the command code. and the tail of the data 2
Types A and B identification signals are added alternately, for example, when the odd-numbered transmission is performed, the identification signal A is added, and when the even-numbered transmission is performed, the identification signal B is added, and the signal is received by the sending terminal device. This command error detection method is characterized in that a series of identification signals are discriminated, and when a different type of identification signal is detected between the identification signals, a command code in the storage section is read out and displayed on the display section.

以下、本発明を図面によつて説明する。第1図
は本発明の一実施例を説明するブロツク図であり
1は端末装置、2は判別回路、3は表示部、4は
キーボード、5は書込回路、6は記憶部、7,8
は読出回路、9はゲート回路、10はOR回路、
11はマルチ制御装置、12はメモリ、13は通
信路、14は検出回路、15,16,17,1
8,19,20,21,22はレジスタ、23は
主記憶装置、24はフアイル装置、25は処理装
置、A1,A2,A3,B1,B2,B3は識別信号、Dは
データ、Kは走査回路、L1,L2,L3は切替回
路、Sは指令コード、a,bは接点、C,dは制
御信号、e,g,iは信号部、fは指令部、hは
データ部、イ,ロ,ハ,ニ,ホは接点である。第
1図におけるレジスタ15,16,18,19,
21,22は図示のように識別信号A1,A2
A3,B1,B2,B3が予めセツトされており、切替
回路L1,L2,L3は最初は接点a側にセツトされ
ているものとする。またレジスタ17には主記憶
装置23内の指令コードS1〜Snが順次読出され
てセツトされ、一方、レジスタ20にはフアイル
装置24内のデータD1〜Dnが読出され(主記憶
装置23を経由し)てセツトされるものとする。
第1図において、レジスタ17には指令コードS1
がセツトされ、またレジスタ20にデータD1
セツトされたのち、走査回路には接点イからホま
で順次、走査して送信を開始する。従つて、識別
信号A1、指令コードS1、識別信号A2、データ
D1、識別信号A3の順序で構成される送信データ
が通信路13へと送出される。検出回路14は最
終の識別信号A3又はB3を検出すると、制御信号
Cを発して切替回路L1、L2,L3を接点b側に切
替える。従つて切替回路L1,L2,L3は1グルー
プの送信データを送出するごとに交互に切替えら
れることになる。前記送出された送信データはマ
ルチ制御装置11のメモリ12に蓄えられたの
ち、再び読出された端末装置1へ送出される。マ
ルチ制御装置11には複数台の端末装置1が接続
されるが、図では1台のみを示してある。
Hereinafter, the present invention will be explained with reference to the drawings. FIG. 1 is a block diagram illustrating one embodiment of the present invention, in which 1 is a terminal device, 2 is a discrimination circuit, 3 is a display section, 4 is a keyboard, 5 is a writing circuit, 6 is a storage section, 7, 8
is a readout circuit, 9 is a gate circuit, 10 is an OR circuit,
11 is a multi-control device, 12 is a memory, 13 is a communication path, 14 is a detection circuit, 15, 16, 17, 1
8, 19, 20, 21, 22 are registers, 23 is a main storage device, 24 is a file device, 25 is a processing device, A 1 , A 2 , A 3 , B 1 , B 2 , B 3 is an identification signal, D is data, K is a scanning circuit, L 1 , L 2 , L 3 is a switching circuit, S is a command code, a, b are contacts, C, d are control signals, e, g, i are signal parts, f is a command The part and h are the data part, and the parts A, B, C, D, and H are contact points. Registers 15, 16, 18, 19 in FIG.
21 and 22 are identification signals A 1 , A 2 , and
It is assumed that A 3 , B 1 , B 2 , and B 3 are set in advance, and that switching circuits L 1 , L 2 , and L 3 are initially set to the contact a side. Further, command codes S 1 -Sn in the main memory 23 are sequentially read out and set in the register 17, while data D 1 -Dn in the file device 24 are read out in the register 20 (main memory 23 is read out and set). (via).
In FIG. 1, the command code S 1 is stored in the register 17.
is set and data D1 is set in the register 20, the scanning circuit sequentially scans contacts A to E and starts transmission. Therefore, identification signal A 1 , command code S 1 , identification signal A 2 , data
Transmission data consisting of D 1 and identification signal A 3 is sent to the communication path 13 in this order. When the detection circuit 14 detects the final identification signal A 3 or B 3 , it issues a control signal C to switch the switching circuits L 1 , L 2 , and L 3 to the contact b side. Therefore, the switching circuits L 1 , L 2 , and L 3 are alternately switched each time one group of transmission data is sent out. The transmitted transmission data is stored in the memory 12 of the multi-control device 11 and then transmitted to the terminal device 1 from which it is read out again. Although a plurality of terminal devices 1 are connected to the multi-control device 11, only one terminal device is shown in the figure.

端末装置1において、前記送られてきた送信デ
ータは書込回路5を経て、記憶部6に格納され
る。記憶部6における信号部eに識別信号A1
指令部fに指令コードS1、信号部gに識別信号
A2、データ部hにデータD1、そして信号部iに
は識別信号A3が、それぞれ格納される。データ
部hのデータD1は読出回路8により読出され、
ゲート回路9、OR回路10を経て表示部10へ
送られ、このためデータD1が表示される。
In the terminal device 1, the transmitted data passes through the write circuit 5 and is stored in the storage section 6. The identification signal A 1 is stored in the signal section e in the storage section 6.
Command code S 1 in command part f, identification signal in signal part g
A 2 , data D 1 is stored in the data section h, and identification signal A 3 is stored in the signal section i. The data D1 of the data section h is read out by the readout circuit 8,
The data is sent to the display section 10 via the gate circuit 9 and the OR circuit 10, so that the data D1 is displayed.

次に処理装置25において、レジスタ17に次
の指令コードS2、そしてレジスタ20にはデータ
D2がセツトされると、走査回路には接点イから
ホまで順次、走査して送信を開始する。従つて今
度は、識別信号B1、指令コードS2、識別信号
B2、データD2、識別信号B3の順に送信データが
通信路13へと送出される。端末装置1において
前記送信データは記憶部6に書込まれて、その内
容が書替えられる。
Next, in the processing device 25, the next command code S 2 is stored in the register 17, and the data is stored in the register 20.
When D2 is set, the scanning circuit sequentially scans contacts A to E and begins transmission. Therefore, this time, the identification signal B 1 , the command code S 2 , and the identification signal
Transmission data is sent out to the communication channel 13 in the order of B 2 , data D 2 , and identification signal B 3 . In the terminal device 1, the transmission data is written into the storage section 6, and its contents are rewritten.

端末装置1における誤り検出を図によつて説明
する。第2図は誤り検出を説明するブロツク図で
あり、A1,A2,A3,B1は識別信号、D1,D2はデ
ータ、S1,S2は指令コード、e,g,iは信号
部、fは指令部、hはデータ部、tは時間、t1
時刻である。第2図aは最初に送信されてきた送
信データを示し、この送信データは端末装置1の
記憶部6に第2図bに示すように格納される。こ
のうちデータ部hのデータD1は既述のように表
示部10に表示される。なお指令コードS1はデー
タD1に関する指令内容を含むものである。次に
処理装置側から第2の送信データ(すなわち
B1,S2,B2,D2,B3)が送出され、この送信中の
時刻t1にシステム障害が発生したとき、第2図C
に示すように送信データは中断される。この場
合、端末装置側の記憶部6の内容は第2図dに示
す通りとなる。第2図C,dにおいて、障害発生
の時刻t1以前では、記憶部6の信号部eはA1から
B1に書替えられ、指令部fはS1からS2に書替えら
れ、また信号部gもA2からB2に書えられてい
る。しかしデータ部hと信号部iは書替えられ
ず、前回のデータD1と識別信号A3とが残されて
いる。
Error detection in the terminal device 1 will be explained using diagrams. FIG. 2 is a block diagram explaining error detection, where A 1 , A 2 , A 3 , B 1 are identification signals, D 1 , D 2 are data, S 1 , S 2 are command codes, e, g, i is a signal part, f is a command part, h is a data part, t is time, and t1 is time. FIG. 2a shows transmission data that is first transmitted, and this transmission data is stored in the storage section 6 of the terminal device 1 as shown in FIG. 2b. Of these, the data D1 of the data section h is displayed on the display section 10 as described above. Note that the command code S1 includes the command content regarding the data D1 . Next, the second transmission data (i.e.
B 1 , S 2 , B 2 , D 2 , B 3 ) is transmitted, and when a system failure occurs at time t 1 during this transmission, as shown in FIG.
Transmission data is interrupted as shown in . In this case, the contents of the storage section 6 on the terminal device side will be as shown in FIG. 2d. In FIGS. 2C and 2d, before time t 1 of failure occurrence, signal section e of storage section 6 changes from A 1 to
The command part f has been rewritten from S 1 to S 2 , and the signal part g has also been rewritten from A 2 to B 2 . However, the data section h and signal section i are not rewritten, and the previous data D1 and identification signal A3 remain.

第1図の端末装置1における判別回路2は送信
データの受信完了又は障害発生時に、信号部e、
g,iをチエツクする機能を有するので、第2図
dの状態では、制御信号dを発する。このためゲ
ート回路9が「開」となり、読出し回路7により
読出された指令コードS2が表示部3に表示され
る。オペレータは、この指令コードS2とデータ
D1との表示を見て、異常を知ると共に、どの時
点までが正確であるかを知り得るので、障害が取
除かれて復帰する時に、キーボード4から所要の
要求信号をセンタ側へ送ることにより、必要なデ
ータの送出を要求できる。また障害発生時の不要
なデータD2が表示されないので、オペレータに
混乱を与える怖れがない。
The determination circuit 2 in the terminal device 1 shown in FIG.
Since it has the function of checking g and i, it issues a control signal d in the state shown in FIG. 2d. Therefore, the gate circuit 9 becomes "open" and the command code S2 read out by the readout circuit 7 is displayed on the display section 3. The operator uses this command code S 2 and data
By looking at the display "D 1" , you can know whether there is an abnormality or not, and you can also know up to which point it is accurate, so you can send the required request signal from the keyboard 4 to the center side when the fault is removed and the system returns to normal. This allows you to request the transmission of necessary data. Furthermore, since unnecessary data D2 is not displayed when a failure occurs, there is no risk of confusing the operator.

以上のように本発明は、障害発生時に、端末装
置側において障害内容を把握できるので、正常復
帰時に速やかなシステム再開が可能となると共に
処理装置側の負担を軽減して、コストの低減化が
計れる利点を有する。
As described above, in the present invention, when a failure occurs, the details of the failure can be ascertained on the terminal device side, so that the system can be quickly restarted when normality is restored, and the burden on the processing device side is reduced, resulting in cost reduction. It has the advantage of being measurable.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例を説明するブロツク
図、第2図は誤り検出を説明するブロツク図であ
り、図中に用いた符号は次の通りである。1は端
末装置、2は判別回路、3は表示部、4はキーボ
ード、5は書込回路、6は記憶部、7,8は読出
回路、9はゲート回路、10はOR回路、11は
マルチ制御装置、12はメモリ、13は通信路、
14は検出回路、15,16,17,18,1
9,20,21,22はレジスタ、23は主記憶
装置、24はフアイル装置、25は処理装置、
A1,A2,A3,B1,B2,B3は識別信号、D,D1
D2はデータ、Kは走査回路、L1,L2,L3は切替
回路、S,S1,S2は指令コード、a,bは接点、
C,dは制御信号、e,g,iは信号部、fは指
令部、hはデータ部、tは時間、t1は時刻、イ,
ロ,ハ,ニ,ホは接点を示す。
FIG. 1 is a block diagram for explaining one embodiment of the present invention, and FIG. 2 is a block diagram for explaining error detection. The symbols used in the figures are as follows. 1 is a terminal device, 2 is a discrimination circuit, 3 is a display unit, 4 is a keyboard, 5 is a write circuit, 6 is a storage unit, 7 and 8 are read circuits, 9 is a gate circuit, 10 is an OR circuit, 11 is a multi a control device, 12 a memory, 13 a communication path,
14 is a detection circuit, 15, 16, 17, 18, 1
9, 20, 21, 22 are registers, 23 is a main storage device, 24 is a file device, 25 is a processing device,
A 1 , A 2 , A 3 , B 1 , B 2 , B 3 are identification signals, D, D 1 ,
D2 is data, K is a scanning circuit, L1 , L2 , L3 are switching circuits, S, S1 , S2 are command codes, a, b are contacts,
C, d are control signals, e, g, i are signal parts, f is command part, h is data part, t is time, t1 is time, i,
B, H, D, and H indicate contact points.

Claims (1)

【特許請求の範囲】[Claims] 1 表示部と表示メモリとを有する端末装置が処
理装置に接続され処理装置から転送されたデータ
を表示部に表示する処理システムにおいて、前記
処理装置から送出するデータに、該データに関す
る指令コードを付加して送出する手段と、前記指
令コードの前後と前記データの後尾とにそれぞれ
複数種類の識別信号を送信毎に付加し一連のデー
タとして送出する手段と、受信された前記一連の
データ内の、識別信号と指令コードとを格納する
記憶部と、前記記憶部内の識別信号を比較・判別
し異種類の識別信号を検出したとき制御信号を発
する手段と、前記制御信号により前記記憶部内の
指令コードを前記表示部に表示せしめる手段とを
備え、前記処理装置から端末装置にデータを送出
するとき該データの前部に前記指令コードを付加
し、前記指令コードの前後と該データの後尾との
それぞれに、送信毎に異る種類の識別信号を付加
して送出せしめ、前記端末装置では、記憶部から
読出した、該識別信号間の不一致の検知により誤
りを検出することを特徴とする誤り検出方式。
1. In a processing system in which a terminal device having a display section and a display memory is connected to a processing device and data transferred from the processing device is displayed on the display section, a command code related to the data is added to the data sent from the processing device. means for adding a plurality of types of identification signals to the front and rear of the command code and the tail of the data for each transmission and transmitting the data as a series of data; a storage section for storing an identification signal and a command code; a means for comparing and discriminating the identification signals in the storage section and emitting a control signal when a different type of identification signal is detected; and a means for generating a command code in the storage section by the control signal. means for displaying on the display section, the command code is added to the front part of the data when the data is sent from the processing device to the terminal device, and the command code is added to the front part of the data and the end part of the data is An error detection method characterized in that the terminal device adds a different type of identification signal for each transmission and sends it out, and the terminal device detects an error by detecting a mismatch between the identification signals read from a storage unit. .
JP11122780A 1980-08-13 1980-08-13 Error detection system Granted JPS5737951A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11122780A JPS5737951A (en) 1980-08-13 1980-08-13 Error detection system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11122780A JPS5737951A (en) 1980-08-13 1980-08-13 Error detection system

Publications (2)

Publication Number Publication Date
JPS5737951A JPS5737951A (en) 1982-03-02
JPS6210457B2 true JPS6210457B2 (en) 1987-03-06

Family

ID=14555761

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11122780A Granted JPS5737951A (en) 1980-08-13 1980-08-13 Error detection system

Country Status (1)

Country Link
JP (1) JPS5737951A (en)

Also Published As

Publication number Publication date
JPS5737951A (en) 1982-03-02

Similar Documents

Publication Publication Date Title
CA1307850C (en) Data integrity checking with fault tolerance
KR100378224B1 (en) Ic card
US3582880A (en) Data error correction by inversion storage
GB2308045A (en) Communication unit switching apparatus
JPS6210457B2 (en)
JP2570995B2 (en) Disk controller
US4327409A (en) Control system for input/output apparatus
JPH0277831A (en) Printer controller
JPH11102325A (en) Memory monitoring system
KR900009196B1 (en) Continuous error occurrence detection device of large amount of digital information
SU658592A1 (en) Apparatus for registering and transmitting information
JPH0784897A (en) Information processing system suitable for data transfer between devices
JPS61815A (en) Faulty area detecting device of sequence circuit
JPS5952861B2 (en) Transfer device switching method for asynchronous processing system
JPH0581140A (en) Data processor
JPH0528052A (en) Method for restoration from abnormality of memory access control
JPS61224044A (en) Error check circuit
JPH0324601A (en) Control method
JPH01116747A (en) Cache lsi
JPS6220047A (en) Storage element
JPH0715497B2 (en) Individual identification method
JPS6220046A (en) Memory element
JPH02188852A (en) Data processor
JPH04182829A (en) Microprogram controller
JPS5854698B2 (en) Fault detection method