JPS6211757B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、高速計算用のMIMD形の並列処理計
算機に関するものである。

従来から、科学技術計算、とくに、偏微分方程
式の数値解を求める計算を高速に処理するため
に、アレイ値マルチプロセツサ計算機が開発され
てきた。その代表的なものがILLIAC−であ
る。それは２次元的配列のアレイプロセツサで、
主として隣接するプロセツサ間だけでバス接続さ
れているので、離れたプロセツサ間でデーター交
換を必要とする場合には、データー転送に手間ど
るという欠点をもつている。また、任意のプロセ
ツサ間でバス接続されるというクロスバータイプ
のものを考えれば、転送によるスループツトの低
下はないが、ハード量が莫大になるとして避けら
れてきた。このように、並列処理計算機を設計し
〓〓〓〓〓
ようとするとき、データー交換の様式が最大の問
題になる。本特許出願人は、先に、昭和54年特許
出願第92927号「並列処理計算機」において、任
意のプロセツサ間で直接データー交換が可能で、
しかもハード量も比較的少くて済む様に、２次元
配列のバツフアメモリー群を設ける様式の並列処
理計算機を発明した。しかし、この様式のまま、
プロセツサ数をあまりに大きくすることは、バツ
フアメモリー群のハード量が著しく増加し、やは
り問題になる。

そこで、プロセツサ数が大きくなつた場合にも
先に発明した機械の利点がそのまま生き、しかも
ハード量が少く、モジユール化が容易になる様に
工夫したのが本発明計算機である。任意のプロセ
ツサ間のデーター交換について言えば、直接には
無理だが、間に別のプロセツサ１台だけを介しさ
えすれば可能になつている。バツフアメモリー数
で言えば、N²台の従プロセツサを用いるとき、
先に発明した計算機ではN⁴ケになるが、本発明
計算機ではN³ケで済む。

本発明の並列処理計算機では、１台の主プロセ
ツサと複数Ｎ台の副プロセツサとN²台の従プロ
セツサからなる階層的構成をとる。主プロセツサ
は主として必要なときにシステム全体の同期をと
ることおよびプログラムやデーターの入出力を担
う。本発明の一態様において、主プロセツサには
チヤネルを通じてＮ台の副プロセツサが直接につ
ながる。副プロセツサは部分的なシステムの同期
をとることとプログラムやデーターの転送を仲介
する。各副プロセツサにはそれぞれ行配置又は列
配置のＮ台の従プロセツサが直接につながり、一
つのサブシステムを構成する。そのサブシステム
の中で、副プロセツサと従プロセツサの間でプロ
グラムやデーターの送受をするために双方側から
アクセスできる共通メモリーを設ける。従プロセ
ツサの間では、番号ｋ＝０、１、………、Ｎ−１
のそれぞれに対して、第ｋ行配置のＮ台の従プロ
セツサと第ｋ列配置のＮ台の従プロセツサが双方
向に或いは一方向に相手側の任意のものへデータ
ー転送ができるようにバツフアメモリーをN²ケ
具えたもの（バツフアメモリー板と表現する）を
Ｎケ設ける。ここで、本発明の好ましい実施態様
においてはバツフアメモリーとしてRAM
（Random Access Memory）或いはFIFO
（First−in−First−out）シリアルメモリーが利
用される。いづれの場合にも双方向にデーターの
書き込み、読み取りができる様にハード構成する
ものと、一方向だけに書き込み読み取りが許され
るようなハード構成のものがありうる。性能から
言えば、一般的にはFIFOよりRAMを用いる方
が、また双方向にデーター転送できる方が優れて
いる。ハード量から言えば逆にRAMよりFIFOを
用いる方が、また一方向にデーター転送するだけ
の方が少くて済む。なお、FIFOを用いるときプ
ロセツサ側にDMAコントローラを設け、データ
ーをDMAチヤネルを介して転送することにすれ
ばデーター転送スピードではRAMを用いる場合
と比べて遜色ない。行配置のAUと列配置のAU
のいづれ側からもアクセスできるRAMにする場
合は、それを単に転送用のバツフアメモリーとし
てだけでなく、作業用メモリーとしても利用でき
るので都合がよい。以下では主として最後の場合
について述べていく。

図面によつて本発明計算機の具体的なバス接続
法を説明する。以下では主プロセツサをMU、副
プロセツサをSU−((ｋ))（ｋ＝０、１、……
…、Ｎ−１；或いは単に((ｋ))）と表わす。ま
た、従プロセツサをAU−((ｊ、ｋ))（ｊ、ｋ＝
０、１、………、Ｎ−１；或いは単に((ｊ、ｋ
))）と表わし、ｋ番目のバツフアメモリー板上の
バツフアメモリーを（ｉ、ｊ）_k（ｉ、ｊ＝０、
１、………、Ｎ−１）と表わす。

第１図では、MUとSU間およびSUとAU間のバ
ス接続の様子が示されている。ここでMMは主プ
ロセツサの主メモリー、CMはSUとAUの共通メ
モリーを示している。各AUの共通メモリーのア
クセスはSUの許可の下で可能になる。各AUから
は、SUへ行くアドレス／データーバスの外に、
２組のバスが出ているが、これらがバツフアメモ
リーへ行くものである。

第２図には、SU−((ｋ))、第ｋ行配置のAU−
((ｊ、ｋ))（ｊ＝０、１、………、Ｎ−１）、第
ｋ列配置のAU−((ｋ、ｉ))（ｉ＝０、１、……
…、Ｎ−１）および第ｋ番目のバツフアメモリー
板（ｉ、ｊ）_k（ｉ、ｊ＝０、１、………、Ｎ−
１）からなるサブシステムのバス接続の模様が示
してある。いづれのｉ、ｊについても、バツフア
メモリー（ｉ、ｊ）_kには２台の従プロセツサ((
〓〓〓〓〓
ｊ、ｋ))と((ｋ、ｉ))だけがアクセスできる様に
なつている。バツフアメモリーのアクセスの競合
は((ｋ))のコントールで避けるものとする。通常
は、すべての行配置プロセツサ((ｊ、ｋ))（ｊ＝
０、１、………、Ｎ−１）が一せいにバツフアメ
モリーをアクセスするときと、すべての列配置プ
ロセツサ((ｋ、ｉ))（ｉ＝０、１、………、Ｎ−
１）が一せいにアクセスするときに分かれる様に
コントロールする。また、必要なときには、各
AUが、それがアクセスしうるバツフアメモリー
の行配列或いは列配列に同一データーをブロード
キヤスト式に送ることも可能にする。第２図にお
いて、各AUから、もう１組のアドレス／データ
ーバスが出ているが、それらはそれぞれ別のバツ
フアメモリー板に行つている。

このバス接続法では、AU間で直接にデーター
交換ができるのは、一つ一つのバツフアメモリー
板（ｉ、ｊ）_k（ｉ、ｊ＝０、１、………、Ｎ−
１）につながる((ｊ、ｋ))（ｊ＝０、１、……
…、Ｎ−１）と((ｋ、ｉ))（ｉ＝０、１、……
…、Ｎ−１）と双方の相手側のものとの間だけで
ある。バツフアメモリーを介してつながる様子を
模式的に ((ｊ、ｋ))−（ｉ、ｊ）_k−((ｋ、ｉ)) と表わす。ルールとしてまとめておけば次の様に
なる。

(i) プロセツサ名の番号対(( 、 ))において同
じ数字ｋが一方のプロセツサでは前に、他方の
プロセツサでは後に現れるという関係にある２
つのプロセツサ間では直接にｋ番目のバツフア
メモリー板を介してデーター送受が可能であ
る。

(ii) そのとき例えば２つのプロセツサ((ｊ、ｋ))
と((ｋ、ｉ))の間の転送で直接に利用されるバ
ツフアメモリーは、いづれのプロセツサ名にお
いてもｋを括弧の直ぐ外に出す様にシフトし、
はみ出したｋを（ 、ｊ）_k或いは（ｉ、 ）_kの
様に下つき添字とし、ブランクとなつたところ
には相手側のプロセツサ名のｋと対になつてい
る数字をいれたもの（ｉ、ｊ）_kを名前とするも
のである。

一方、同一行或いは同一列に並んだプロセツサ
間でも、例えば((ｊ、ｋ))と((ｊ−１、ｋ))の間
でも直接にはデーター交換できない。しかし、任
意の２つのプロセツサ((ｊ、ｋ))と((ｌ、ｍ))の
間でデーターの交換を行うために仲介役として((
ｋ、ｌ))を用いることだけでデーター交換ができ
る。実際((ｊ、ｋ))からデーターを送る場合、ま
ずバツフアメモリー（ｌ、ｊ）_kに書きそれを((
ｋ、ｌ))が読み、つづいて((ｋ、ｌ))が（ｍ、
ｋ）_lに書き、そのあと((ｌ、ｍ))が読めばよい。
模式的に表わせば ((ｊ、ｋ))→（ｌ、ｊ）_k→((ｋ、ｌ)) →（ｍ、ｋ）_l→((ｌ、ｍ)) となる。このように直接に転送が可能である場合
に比べて書き−読み動作が一回多いだけである。
しかもこのことが、AU間の近さ（添字の近さ）
に関係なく、全く一様に行われるのである。

上述のバス接続法の効果を述べるために、この
種の計算機を最も必要とする、空間３次元の偏微
分方程式系を解く場合の利用法、特に計算格子点
と本発明計算機のAUの対応づけを示しておく。
第３図の空間座標（ｘ、ｙ、ｚ）を離散化してで
きる離散化座標（ｘ_i、ｙ_j、ｚ_k）の番号（ｉ、
ｊ、ｋ）の作る整数格子点が集つてできる立方体
をＶと表わしている。そこで、各整数格子点
（ｉ、ｊ、ｋ）を前記ｋ番目のバツフアーメモリ
ー板の各要素（ｉ、ｊ）_kに対応させた場合には、
上述したバツフアーメモリー板と従プロセツサ
AUとのバス接続関係により、立方体Ｖ内の格子
点群と、従プロセツサ群との間に一定の対応関係
が成立する。すなわち、まず立方体Ｖをｉ方向に
垂直な平面に射影してできる正方形OABCを考え
ると、その上にはＶ内の格子点の射影として番号
（ｊ、ｋ）をもつ格子点配列ができる。そのおの
おのにAU−((ｊ、ｋ))を対応させるものとす
る。それを第３図では点Ｐで表わしている。この
プロセツサＰに、この位置に射影されるＶ内の格
子点のすべてにおける計算を担わせるのである。
それらの格子点を第３図では線分αα′で示して
いる。このような計算の分担だけでは、不十分で
あるので、AUが配列されている正方形OABC
が、Ｖをｊ方向或いはｋ方向にも射影してできる
正方形の位置をも占めることが可能で、各AUは
射影方向の線上に乗る格子点における計算も分担
できる様にする。すなわち、第３図で正方形
OABCが破線で示した位置に、しかも図に描かれ
た様な頂点の配置と一致する様な位置をも占めう
〓〓〓〓〓
るとする。そうすると、同じプロセツサＰが、図
の線分ββ′，γγ′上の格子点における計算も担
いうることになる。結局AU群はＶ内の格子点を
三重にカバーすることになる。このようにしてお
くと、偏微分方程式のADI解法にとつては特に都
合よい。まずｉ方向の差分商についてインプリシ
ツト（Implicit）な方程式を解き、次にｊ方向、
最後にｋ方向についてインプリシツトな方程式を
解くのに便利になつている。その際、前の方向に
沿つて解いた結果が、次の方向に沿つて解くとき
に利用されるので一般にはプロセツサ間のデータ
ー転送が必要になる。それが巧妙に行われる様に
バツフアメモリーを設けている。AUとバツフア
メモリーの連結の模様を第４−ａ，ｂ，ｃ図に示
す。正方形OABCは、第３図においてと同様に
AUの２次元配列面を示している。第４−ａ図に
おいて正方形OLMNが一つのバツフアメモリー
板である。それが例えば下からｋ番目のものであ
ると、その上のバツフアメモリーは、正方形
OABC上の、OC辺からｋ番目の行abに位置する
プロセツサ((ｊ、ｋ))（ｊ＝０、１、………、Ｎ
−１）とOA辺からｋ番目の列a′b′に位置するプ
ロセツサ((ｋ、ｉ))（ｉ＝０、１、………、Ｎ−
１）につながる。各プロセツサからｉ方向あるい
はｊ方向に引かれた直線が正方形OLMN上でつ
くる網目の各結節点にバツフアメモリーを対応さ
せ、それには直線でつながる２台のプロセツサが
関与する。バツフアメモリーがRAMであればそ
の２台がアクセスできる様にしておく、FIFOで
あれば、その２台のDMAチヤネルがつながつて
いる様にしておく。こうしたバツフアメモリー板
をｋ＝０、１、………、Ｎ−１に対してＮ組設け
る。そうすると、ADI解法の場合、各プロセツサ
がｉ方向の一次元格子点配列に対して得た結果を
それぞれ対応したバツフアメモリーに書き込め
ば、今度は第４−ａ図の破線位置からｊ方向にみ
て、一次元配列状のバツフアメモリーを読み出せ
ば、それを用いてｊ方向のインプリシツト方程式
が解けることになる。第４−ｂ図には、ｊ方向の
一次元配列データーがｋ方向の一次元配列データ
ーとして読み出せる模様が示されており、第４−
ｃ図には、ｋ方向の一次元配列データーがｉ方向
の一次元配列データーとして読み出せる模様が示
されている。ただし、ここで注目すべきことは、
第４−ａ，ｂ，ｃ図とも、向きは違つていても、
プロセツサAU群とバツフアメモリ群との関係は
全く同一であつて、２次元配列状のAU群と、Ｎ
組のバツフアメモリー板があれば、それによつて
三様に解して利用できることである。このように
みてくると、３次元問題のADI解法を、この機械
で解けば、AUに用いるプロセツサ単独で処理す
る時間を確実に１／N²に短縮することになる。

勿論上記アーキテクチヤは３次元問題のADI解
法の利用に限られるものではなく、その他の解法
でも高い効率で利用できることが後述の参考計算
例にも示される。

ここで、本発明の計算機の並列処理動作の理解
を容易にするため、以下に並列プログラムとその
処理の概要を説明する。この場合、取扱うべき３
次元配列デーは、それらの格子点座標を（Ｉ、
Ｊ、Ｋ）としたとき、（ただし、Ｉ、Ｊ、Ｋ＝
１、２、３………Ｎ−１、Ｎ）、文字Ｕで代表さ
せ、通常はＵ（Ｉ、Ｊ、Ｋ）として表現されるべ
き変数である。本発明においては通常型のＵ
（Ｉ、Ｊ、Ｋ）は主プロセツサのメモリーデータ
に相当するものとし、N²台の従プロセツサAUで
は、一般に次の３種の形で保有することとする。

Ｕ（Ｉ、／Ｊ、Ｋ／）、Ｕ（Ｉ／、Ｊ、／Ｋ）、
Ｕ（／Ｉ、Ｊ／、Ｋ）、すなわち、これらの配列
変数は、前記第３図の格子点配列立方体Ｖにおい
て点（Ｉ＝ｉ＋１、Ｊ＝ｊ＋１、Ｋ＝ｋ＋１）
を、２次元従プロセツサ配列OABCの三つの機能
的対面方向の各々で処理するデータであることを
意味する。したがつて、１番目のＵ（Ｉ、／Ｊ、
Ｋ／）とは、第３図において、ｉ方向に立方体Ｖ
を眺める位置の機能的プロセツサ配列OABC１内
の従プロセツサ((ｊ、ｋ))により取り扱われる変
数であり、この場合は当該プロセツサからの視線
上でのＩに関する一次元配列を処理するものであ
る。また、Ｕ（Ｉ／、Ｊ、／Ｋ）とはｊ方向にＶ
を眺める位置の機能的プロセツサ配列OABC２内
の従プロセツサ((ｋ、ｉ))により取り扱われる変
数であり、この場合は当該プロセツサからの視線
上でのＪに関する一次元配列を処理するものであ
る。また、Ｕ（／Ｉ、Ｊ／、Ｋ）とはｋ方向にＶ
を眺める位置の機能的プロセツサ配列３内の従プ
ロセツサ((ｉ、ｊ))により取扱われる変数であ
り、この場合は当該プロセツサからの視線上での
〓〓〓〓〓
Ｋに関する一次元配列を処理するものである。

以上の前提において、並列演算は、立方体Ｖを
３側面から眺める三つの機能的プロセツサ配列
１，２及び３により実行されることになる。その
場合、たとえば次のような並列プログラムが完全
に実行される。

PDO10 Ｊ＝１、Ｎ、Ｋ＝１、Ｎ DO20 Ｉ＝１、Ｎ 20U（Ｉ／、Ｊ、／Ｋ） ＝Ｆ（Ｕ（Ｉ−１、／Ｊ、Ｋ／）、 Ｕ（Ｉ、／Ｊ、Ｋ／）、Ｕ（Ｉ＋１、／Ｊ、
Ｋ／）） 10 CONTINUE ここで、PDOはPARALLEL DO文を示し、ラ
ベル番号10までの実行分をインデツクスＪ、Ｋの
動く範囲に相当する従プロセツサの組が並列に処
理することを指示する。インデツクスＩについて
のDO文は指示された従プロセツサが共通に行う
標準的処理である。ラベル番号20の右辺にある関
数Ｆは、何らかの計算であることを表すために書
かれたものであり、これよりも複雑なサブルーチ
ンも存在するであろう。ただし、このPDO文中
に現れる式の右辺の配列変数はすべてＵ（※、／
Ｊ、Ｋ／）の形であることが要求される。これは
明快な並列動作を指示するための制約である。左
辺には別のパターンの配列変数が登場してもよい
が、そのとき、代入の＝操作の中にはバツフアー
メモリーを介したデータ転送が含まれる。

このデータ転送について、第４−ａ〜４−ｃ図
を参図して説照すると、まず第４−ａ図において
実線で示したjk面内のすべての従プロセツサは、
ラベル番号20の式の右辺（／Ｊ、Ｋ／型）の計算
結果（仮に、これをＶ（Ｉ、／Ｊ、Ｋ／）とす
る）が出るたびに、その従プロセツサにつながる
バツフアーメモリー列（図のｉ方向の列）に書き
入れていく。すなわち、((ｊ、ｋ))プロセツサは
ｊ＝Ｊ−１、ｋ＝Ｋ−１であることに留意して、
計算結果、Ｖ（Ｉ、／Ｊ、Ｋ／）をＩ番目のバツ
フアーメモリーに書き入れる。書き込みが済め
ば、同じく第４−ａ図の破線位置から見てすべて
の従プロセツサがそれぞれにつながるバツフアー
メモリーの内容を集めて｛Ｕ（Ｉ／、Ｊ、／
Ｋ）｝を得るのである。したがつて、((ｋ、ｉ))
（ただし、ｋ＝Ｋ−１、ｉ＝Ｉ−１）プロセツサ
がＪ番目のバツフアメモリーから得るものをＵ
（Ｉ／、Ｊ、／Ｋ）とみなすのである。この上
で、第３図においてｊ方向にＶを見る位置で、例
えば次のようなプログラムに移れるわけである。

PDO30 Ｋ＝１、Ｎ、Ｉ＝１、Ｎ D40 Ｊ＝１、Ｎ 40 Ｕ（Ｉ／、Ｊ、／Ｋ） ＝Ｇ（Ｕ（Ｉ／、Ｊ、／Ｋ）） 30 CONTINUE ここで、代入文は転送をともなわないようにな
つており、やはり／、／で囲まれた（循環的に／
Ｋ、Ｉ／と読む）インデツクスに相当する従プロ
セツサの並列動作を指示するものである。

さらに、本発明計算機が３次元格子上の問題を
扱うだけでなく、２次元格子や１次元格子上の問
題を扱つたり、汎用計算機として有効となるため
には、本出願人による昭和54年特許願第92927号
でなされている様に、１次元配列状のプロセツサ
群と平面的バツフアメモリー群に見直せることが
必要になる。このとき、任意の２台のプロセツサ
間でデーター転送できるだけのバツフアメモリー
群は設けてないので、この計算機では利用にあた
つては一工夫必要になる。しかし、先に述べた様
に、２台のプロセツサ間では、もう１つ別のプロ
セツサを仲介させれば必ずデーター転送できるこ
とに注意すれば、効果的な転送方式が採用でき
る。実際、そのために、第５図の左側および下側
の枠外に示されている様に、ｊ方向およびｉ方向
に異なる順番で二様に配置すると考える。各プロ
セツサからｉ方向およびｊ方向に引いた直線によ
り網目ができるが、その結節点にバツフアメモリ
ーがすべて対応する様にはなつていない。実際に
配置されているのは、第５図で太線の正方形で囲
まれた結節点集合のうち、右上から左下にわたる
対角線上に位置する正方形内の結節点に対してだ
けである。従つて他の結節点につながる２つのプ
ロセツサ間では直接にデーター交換ができない。
しかし、第５図の太線正方形内に示されたプロセ
ツサを仲介すればデーター交換が可能になる。な
お、プロセツサの任意の対に対してデーター転送
様式が一様になる様に、上述の対角線上の太線正
方形内の結節点につながるプロセツサ間でも太線
内に示されたプロセツサを介する様にしておく。
そこで、例えばｊ方向の一次元配列位置にある状
〓〓〓〓〓
態で各プロセツサがそれぞれｉ方向の一次元配列
格子点上のデーターを保持しているとき、プロセ
ツサ群がｉ方向の一次元配列位置からみて、ｊ方
向の一次元配列格子点上のデーターとして受けと
る場合に、それが一せいの並列動作で行われる模
様を第６図に示す。それを詳しく順を追つて述べ
ると次の様になる。

(i) プロセツサ((ｊ、ｋ))はN²ケの一次配列格
子点上のデーターをＮケづつまとめたものをＮ
ケのバツフアメモリー（ｏ、ｊ）_k，………，
（ｌ、ｊ）_k，………，（Ｎ−１、ｊ）_kに書き込
む。

(ii) プロセツサ((ｋ、ｌ))はＮケのバツフアメモ
リー（ｌ、ｏ）_k，………，（ｌ、ｊ）_k，……
…，（１、Ｎ−１）_kからそれぞれ第ｍ番目をと
つてＮケのデーターの組として読み出し、バツ
フアメモリー（ｍ、ｋ）_lに書き込む。（ｍ＝
０、１、………、Ｎ−１） (iii) プロセツサ((ｌ、ｍ))はバツフアメモリー
（ｍ、ｏ）_l，………，（ｍ、ｋ）_l，………，（ｍ、
Ｎ−１）_lからＮケづつのデーターを読み出す。

これでわかる様に、N²×N²の結節点にバツフ
アメモリーをおいて任意のプロセツサ間で直接デ
ーター交換できる場合に比べて、途中に介在する
プロセツサがＮケのバツフアメモリーからデータ
ーを読み出し、編集しなおして再びＮケのバツフ
アメモリーに書き込むという(ii)のステツプだけ余
分に時間がかかるが、これは大した時間にはなら
ない。このことにより、この計算機が２次元、一
次元格子上の問題も高能率で処理し、さらに汎用
計算機としても十分な利用範囲をもつことがわか
る。

実施例 本発明の効果を確認するために、実施例を掲げ
る。本発明の目的が、最高級の高速素子を用い、
その上に、並列処理によつて、いままでにない高
速性能を達成するところにあることは勿論である
が、実施例としては、手近な市販品を用いて試作
したものをあげ、その上での効果について述べ
る。

採用機種例には16ビツト並列処理で、浮動小数
点演算命令をもつTOSBACシリーズ７のスーパ
ーミニコンおよびLSIミニコンをあげる。プロセ
ツサ構成はMU1台、SU16台、AU256台とする。
MUとして同シリーズ７／40を用い、SUおよび
AUとして同シリーズ７／10（micro7）を用い
る。なお、MUの主記憶装置はNMOS素子でサイ
クルタイムが0.36μｓ／２バイト、最大容量が
512Kバイトである。MUとSUの間はセレクタチ
ヤネルとDMA装置によるDMAバスで接続する。
転送速度は1Mバイト／秒である。各SUの主記憶
装置はCMOS48Kバイト、EPROM16Kバイト
で、サイクルタイムがそれぞれ1.4μｓ、1.1μ
ｓ／２バイトである。CMOSメモリー分のうち
16Kバイトを、そのSUにつながる16台のAUとの
共通メモリーとして利用する。AUの主記憶装置
はCMOS16Kバイト、EPROM16Kバイトであ
る。AUのアドレス空間の残り32Kバイトのうち
半分がSUの共通メモリー用、あと半分がバツフ
アメモリーをアクセスするためのものである。
AUが行う単精度浮動小数点演算速度をあげてお
く。

LE（レジスター←（メモリー）） 15〜38.3μｓ STE（メモリ←（レジスター）） 11.25μｓ AE（レジスター←（レジスター）＋（メモリー））
38.3〜58.1μｓ SE（レジスター←（レジスター）−（メモリー））
40.13〜60μｓ ME（レジスター←（レジスター）＊（メモリ
ー）） 13.1〜85.9μｓ DE（レジスター←（レジスター）／（メモリ
ー）） 15.4〜80.6μｓ バツフアメモリーとして、256×８ビツトの
MOSスタテイツクRAM F3539（アクセスタイム
650μｓ）を２ケ１組にして4096組設ける。各バ
ツフアメモリーは256半語分の容量をもつ。バツ
フアメモリーの実装では、16組を４×４の形にし
て１ボード上にのせる。そして４×４ボードを１
セツトにして16セツト用意する。メモリーボード
に送られるべき信号およびバスラインを第７図に
示す。これは、ｋ番目のセツトの最も左上にあた
るボード上の最も左上にあたるバツフアメモリー
（ｏ、Ｆ）_kに入りこむコントロール信号およびア
ドレス／データーバスラインを示している。第７
図で、左側からくるラインと下側からくるライン
は、各時点において、いづれかが選ばれて入る様
にコントロールされている。バツフアメモリーに
はコントロール信号として、チツプセレクト
〓〓〓〓〓
₁、アウトプツトイネーブル、入出力選択
Ｒ／が入る。（１）_４はAUのポート１のビ
ツト４の出力であり、横に並ぶバツフアメモリー
をすべて同時に選択するための信号である。同じ
く（１）_０は縦に並ぶバツフアメモリーをすべ
て同時に選択するものである。

第８図には、AUプロセツサ間で、上記信号バ
スラインの競合を避ける論理およびSUの共通メ
モリーへのアクセス方法が示されている。ここに
は、SU−((ｋ))と、それによつてコントロール
されるAU−((ｊ、ｋ))（ｊ＝０、１、………、
Ｆ）とAU−((ｋ、ｉ))（ｉ＝０、１、………、
Ｆ）に関係するものが描いてある。典型的な利用
例において順序動作を追うことで、コントロール
の方法を明らかにする。

(i) ((ｊ、ｋ))（ｊ＝０、１、………、Ｆ）は、
それぞれ、すべてのバツフアメモリー（ｉ、
ｊ）（ｉ＝０、１、………、Ｆ）に書き込みを
終ると、ポートビツト（１）_６で終了信号を
発する。そのとき各((ｊ、ｋ))は横方向へ行く
ラインを閉じる。すべての((ｊ、ｋ))（ｊ＝
０、１、………、Ｆ）が書き込みを終了すれ
ば、それが((ｋ))の（１）_７に受けつけられ
る。

(ii) ((ｋ))は（Ｐ１）_７をクリアーして（１）
_６から受け付け完了合図を発する。それは((
ｊ、ｋ))の（１）_７に入る。確認後、((ｊ、
ｋ))は（Ｐ１）_７をクリアする。((ｋ、ｉ))
（ｉ＝０、１、………、Ｆ）の（１）_１にも
同じ完了合図が入る。確認後、((ｋ、ｉ))は
（Ｐ１）_２をLOWにして縦方向のラインを開
く。

(iii) ((ｋ、ｉ))（ｉ＝０、１、………、Ｆ）は、
それぞれ、すべてのバツフアメモリー（ｉ、
ｊ）_k（ｊ＝０、１、………、Ｆ）に書き込みを
終ると、（１）_２から終了信号を発する。そ
のとき各((ｋ、ｉ))は縦方向へ行くラインを閉
じる。すべての((ｋ、ｉ))（ｉ＝０、１、……
…、Ｆ）が書き込みを終了すれば、それが((ｋ
))の（１）_３に受けつけられる。

(iv) ((ｋ))は、（Ｐ１）_３をクリアーして、（
１）_２から受け付け完了合図を発する。それは
((ｋ、ｉ))の（１）_３に入る。確認後((ｋ、
ｉ))は（Ｐ１）_３をクリアする。((ｊ、ｋ))
（ｊ＝０、１、………、Ｆ）の（１）_５にも
同じ完了合図が入る。確認後、((ｊ、ｋ))は
（Ｐ１）_６を（ロー）にして横方向のラインを
開く。そして(i)に戻ることになる。あるいは、
データーをマスターの方へ転送するときには (v) ((ｋ))が（Ｐ０）_4〜0に数値‘ij’をおくこ
とで((ｊ、ｋ))のラインが共通メモリーの方へ
も開かれる。((ｊ、ｋ))は（０）_７に開かれ
た合図を受けとり、転送を開始する。それが終
れば（０）_６に終了合図を出し、((ｋ))はそ
の合図を（０）_７に受け付ける。

参考計算例 以下では具体的な計算例について、計算時間を
評価することにより、本発明計算機の有効性を確
認する。ある計算法をこの機械のプロセツサAU
群によつて並列処理させたときの計算時間と、同
じ計算法を単独AUで処理させたときの計算時間
を比較する。前者を並列処理時間Pt、後者を単独
処理時間Stと名付ける。計算時間は、プログラム
をたどつて算出された理論値である。浮動小数点
演算等で、厳密に評価できない値もあるが、それ
らは計算時間巾の中央値で代表させることにし
た。また、単独AUの計算を想定するとき、仮想
的に主記憶は必要なだけの容量をもつていると考
える。比較の指標として 時間比 ｒ＝Ｓｔ／Ｐｔ あるいは、N²台（256台）のAUを用いた場合
に、そのことを考慮して 効率 Rp＝ｒ／Ｎ^２ を用いる。ｒは並列計算によりｒ倍のスピードア
ツプになつたことを意味する。N²台のAUで計算
するのだから、最も理想的な場合にはｒ＝N²で
あるが通常はｒ≦N²であり、どれだけの効率か
をみるのにｒ／Ｎ^２＝Rpがふさわしい指標である。

まず、具体的な利用法を説明するために記号と
言葉を用意しておく。諸データー（単精度浮動小
数点数）のバツフアメモリー内に占める位置が何
番目であるかを示すために記号（ｍ＝・）を用い
る。また、空間格子に対してバツフアメモリー板
をどう対応させているかという利用状態を示すた
めに、第４−ａ，ｂ，ｃ図に示された配置をそれ
〓〓〓〓〓
ぞれａ配置、ｂ配置、ｃ配置と呼ぶ。いづれの配
置においても、各プロセツサから辺NM、OLに
平行な方向でみたときのＮケのバツフアメモリー
の一次元配列を行メモリーと呼び、辺ON、LM
に平行な方向でみたときの一次元配列を列メモリ
ーと呼ぶ。

(1) ３次元熱伝導問題 領域Ｇ：ｏ＜ｘ、ｙ、ｚ＜１における熱伝導
問題 ｕ＝ｕ（ｘ、ｙ、ｚ、ｔ）、ｔ＞０ αｕ／αｔ＝△ｕ（△＝∂^２／∂ｘ^２＋∂^２／∂ｙ^２
＋∂^２／∂ｚ^２）、 ｕ（ｘ、ｙ、ｚ、ｔ）＝ｇ（ｘ、ｙ、ｚ、ｔ）、
（ｘ、ｙ、ｚ）εΓ ｕ（ｘ、ｙ、ｚ、ｏ）＝ｆ（ｘ、ｙ、ｚ） の差分解法を考える。ここでｕが未知関数で、
Γは領域Ｇの境界である。ｇおよびｆは与えら
れた関数である。いま、領域Ｇを平面 ｘ＝ｘ_i＝ih、ｙ＝ｙ_j＝jh、ｚ＝ｚ_k＝kh、 ｉ、ｊ、ｋ＝０、１、………、Ｎ＋１（（Ｎ
＋１）ｈ＝１） で区切つてできる立方体の目でおおう、これら
の平面の交点（ｘ_i、ｙ_j、ｚ_k）が計算点（格子
点）になる。計算点上で定義される近似関数を
Ｕ＝Ｕ_i、_j、_k＝Ｕ（ｘ_i、ｙ_j、ｚ_k）と表わす。
また、時間のきざみ巾をτとし、時刻ｔ＝ｎτ
における関数値を上つき添数τＵⁿと表わす。
いま、熱伝導方程式を次のDouglas−Rachford
のインプリシツト差分スキームで置き換える。

（１＋τ／ｈ^２△_１）Ｕ^n+1*＝〔１＋τ／ｈ^２（△_２
＋△_３ ）〕Ｕⁿ (1) （１＋τ／ｈ^２△_２）Ｕ^n+1**＝Ｕ^n+1*−τ／ｈ^２△₂
Uⁿ (2) （１＋τ／ｈ^２△_３）Ｕ^n+1*＝Ｕ^n+1**−τ／ｈ^２△₃
Uⁿ (3) これは、ＵⁿからＵⁿ⁺¹を決めるための方程式
であるが途中で、値Ｕ^n+1*、Ｕ^n+1**を介在
させている。ここで△_i（ｉ＝１、２、３）は
差分作用素で △₁U_i、_j、_k＝Ｕ_i+1、_j、_k−2U_i、_j、_k＋Ｕ_i-1、
_ｊ、_ｋ △₂U_i、_j、_k＝Ｕ_i、_j+1、_k−2U_i、_j、_k＋Ｕ_i、_j-
１、_ｋ △₃U_i、_j、_k＝Ｕ_i、_j、_k+1−2U_i、_j、_k＋Ｕ_i、_j、
_ｋ−１ を意味する。このスキームは(1)→(2)→(3)の順に
解くことで１ステツプを完了するものである
が、その特徴は、(1)、(2)、(3)のいづれの方程式
も解くべき連立方程式の係数行列が完全にブロ
ツク化されている点である。詳しく言えば、方
程式(1)では各（ｊ、ｋ）毎に独立に、Ｎケの未
知数Ｕ^ｎ＋１＊ _ｉ、_ｊ、_ｋ（ｉ＝１、２、………、Ｎ）
に関
する方程式を解けばよい。方程式(2)では各
（ｋ、ｉ）毎に独立に、Ｎケの未知数Ｕ^{ｎ＋１＊＊} _ｉ、
_ｊ、_ｋ
（ｊ＝１、２、………、Ｎ）に関する方程式を
解けばよい。方程式(3)でも各（ｉ、ｊ）毎に独
立に、Ｎケの未知数Ｕ^ｎ＋１ _ｉ、_ｊ、_ｋ（ｋ＝１、２、
…
……、Ｎ）に関する方程式を解けばよい。そし
てそれらの方程式は、係数行列がいづれも簡単
な形の３重対角行列であり、いわゆるダブルス
イープ法によつてＯ（Ｎ）の計算量で解けるも
のである。

本発明計算機は、上のようなスキームによる
計算にはうつてつけである。実際、簡単のため
に、領域内部にあつて一方向に並ぶ格子点の数
Ｎと、２次元配列プロセツサの一方向に並ぶプ
ロセツサの台数Ｎが一致しているものとすると
き、上述の各番号対（ｊ、ｋ）連立方程式(1)を
解くことをプロセツサ((ｊ−１、ｋ−１))に担
わせる。そうすると、N²ケの独立した問題が
全く並列して処理される。方程式(2)(3)を解く場
合も同様である。具体的手順は次の様になる。

(i) まず、各格子点にｃ配置のバツフアメモリ
ーを対応させた状態で、Ｕⁿ（ｍ＝０）、 τ／ｈ^２△₂Uⁿ（ｍ＝１）、τ／ｈ^２△₃Uⁿ（ｍ＝２
） がストアされ、ｂ配置のバツフアメモリーを
対応させた状態で τ／ｈ^２△₃Uⁿ（ｍ＝３） がストアされているとする。

(ii) 各プロセツサはｃ配置の列メモリー（ｍ＝
０、１、２）からＵⁿ、 τ／ｈ^２△₂Uⁿ、τ／ｈ^２△₃Uⁿ 〓〓〓〓〓
の値を得る。そうすると方程式(1)の右辺が決
めるので、それを解く。そのとき得られるＵ
^n+1*と τ／ｈ^２△₂Uⁿ の値をａ配置の行メモリー（ｍ＝４、５）に
ストアする。

(iii) ａ配置の列メモリーからＵ^n+1*と τ／ｈ^２△₂Uⁿ を得て、方程式(2)を解く。その解Ｕ^n+1*を
ｂ配置の行メモリー（ｍ＝６）にストアす
る。

(iv) ｂ配置のメモリーからＵ^n+1**（ｍ＝
６）と τ／ｈ^２△₃Uⁿ（ｍ＝３） を得て、方程式(3)を解く。そのとき得られる
Ｕⁿ⁺¹をｂ配置の列メモリー（ｍ＝６）とｃ
配置の行メモリー（ｍ＝０）にストアする。
そしてｂ配置の列メモリー（ｍ＝６）からＵ
ⁿ⁺¹を読み、 τ／ｈ^２△₂Uⁿ⁺¹ を計算し、行メモリー（ｍ＝３）にストアす
る。また、ｂ配置の列メモリー（ｍ＝６、
３）からＵⁿ⁺¹、 τ／ｈ^２△₂Uⁿ⁺¹ を得て、ｃ配置の行メモリー（ｍ＝０、１）
にストアする。ｃ配置の行メモリー（ｍ＝
０）からＵⁿ⁺¹を読み、 τ／ｈ^２△₃Uⁿ⁺¹ を求め、行メモリー（ｍ＝２）にストアす
る。

そして(i)に戻ることになる。

この並列処理時間は、具体的な計算時間を評
価するまでもなく、単独のAUで処理する場合
に比べて、丁度N²分の１になる。すなわち、
100％の効率を示す。実際に、単独AUで処理
する手順を、余分なものを加えることなく完全
に並列化できているからである。

(2) (1)と同じ問題を単純なイキスプリシツト
（explicit）差分解法によつて解くことを考え
る。すなわち、差分スキーム Ｕⁿ⁺¹＝Ｕⁿ＋τ／ｈ^２（△₁Uⁿ＋△₂Uⁿ＋△₃Uⁿ） を用いるのである。この方法を本発明計算機で
実現するには次の様にすればよい。

(i) ａ配置のバツフアメモリー（ｍ＝０）にＵ
ⁿがストアされているとする。

(ii) ａ配置の行メモリー（ｍ＝０）からＵⁿを
読み、△₁Uⁿを計算して行メモリー（ｍ＝
１）にストアする。

(iii) ａ配置の列メモリー（ｍ＝０）からＵⁿを
読み、△₂Uⁿを計算して列メモリー（ｍ＝
２）にストアする。

(iv) ａ配置の行メモリー（ｍ＝０）からＵⁿ読
み、ｃ配置の列メモリー（ｍ＝３）にストア
する。ｃ配置の行メモリー（ｍ＝３）からＵ
ⁿを読み△₃Uⁿを計算し、ｃ配置の行メモリー
（ｍ＝４）にストアする。

(v) ｃ配置の列メモリー（ｍ＝４）から△₃Uⁿ
を読み、さらに、ａ配置の行メモリー（ｍ＝
０、１、２）からＵⁿ、△₁Uⁿ、△₂Uⁿを読
み、Ｕⁿ⁺¹を決める。それをａ配置の行メモ
リー（ｍ＝０）にストアする。

そして(i)に戻る。

このとき Rp＝（１＋ＬＥ＋ＳＴＥ／７ＬＥ＋４ＭＥ＋６ＡＥ＋３ＳＥ＋７ＳＴＥ）^-1＝0.96 となる。ただし、ここでLEやAEとあるのは、
浮動小数点演算１回あたりの計算時間を表わ
し、実施例の冒頭にあげた命令時間の中央値を
とつている。以下でもこのことは同様である。

これまでの２例は、３次元格子点上の問題を
扱つたもので、３次元格子点の一つ一つにバツ
フアメモリーを対応させる形の利用になり、本
発明計算機に直接的に適合した問題であつた。
それだけに極めて高い効率が確認された。

以下では、AU群を一次元配列とみなす方が
都合よい問題例を扱う。この場合、AU群を第
５図の左側枠外の縦列と下側枠外の横列の二様
に配置する。これらをそれぞれ、プロセツサの
Ａ配置、Ｂ配置と呼ぶ。先に述べた様に、各プ
〓〓〓〓〓
ロセツサからｉ方向およびｊ方向に引いた直線
によつてできる網目の結節点のそれぞれのバツ
フアメモリーに対応させるわけにはいかないの
で、バツフアメモリーおよび私メモリーの中に
結節点に対応する専用メモリーを用意すると便
利である。その場合に各プロセツサはｉ方向の
１次元配列結節点N²ケとｊ方向の１次元配列
結節点N²ケ分の専用メモリーを確保する。そ
れらをあらためて行メモリー、列メモリーと名
付ける。また結節点毎に一定深さの容量を持た
せる。該データーが何番目の深さ位置を占める
かを示すのに、再び記号（ｍ＝・）を用いる。

(3) ２次元熱伝導問題 領域Ｇ：ｏ＜ｘ、ｙ＜１における熱伝導問題 ｕ＝ｕ（ｘ、ｙ、ｔ）、ｔ＞０ ∂ｕ／∂ｔ＝△ｕ（△＝∂^２／∂ｘ^２＋∂^２／∂ｙ^２
） ｕ（ｘ、ｙ、ｔ）＝ｇ（ｘ、ｙ、ｔ）、（ｘ、
ｙ）εΓ ｕ（ｘ、ｙ、ｏ）＝ｆ（ｘ、ｙ） の差分解法を考える。ｕ、ｆ、ｇ、Γ等は(1)の
場合と同様の意味をもつ。計算の網目も前と同
様にして導入するが、前よりもずつと細かな網
の目で考えられる： ｘ＝ｘ_i＝ih、ｙ＝ｙ_j＝jh ｉ、ｊ＝０、１、………、N²＋１、（N²＋１）
ｈ＝１ その他の記号についても前のものを流用す
る。

いま、ADI差分解法を採用する。すなわち、
熱伝導方程式を次の差方スキームで置き換える
ものである。

（１＋τ／２ｈ^２△_１）Ｕ^n+1*＝（１＋τ／２ｈ^２△_２
）Ｕⁿ(1) （１＋τ／２ｈ^２△_２）Ｕⁿ⁺¹＝2U^n+1*−（１＋τ／２
ｈ^２△_２） Ｕⁿ (2) ここでもＵⁿから(1)式を解き、Ｕ^n+1*を決
め、次に(2)式を解いて、Ｕⁿ⁺¹を決めることで
１ステツプが完了する。さて、プロセツサAU
は二様の配置をとるものとし、Ａ配置で下から
ｊ番目のプロセツサは丁度直線ｙ＝ｙ_jの格子
点での計算を担い、またＢ配置で左からｉ番目
のプロセツサは直線ｘ＝ｘ_i上の格子点での計
算を担うものとする。従つて、一つのプロセツ
サは対になつた二つの方向の座標線上の格子点
での計算を担うことになる。(1)、(2)を解く手順
は次の様になる。

(i) まず （１＋τ／２ｈ^２△_２）Ｕⁿ の値が各プロセツサーの列メモリー（ｍ＝
０）にストアされているとする。

(ii) 第６図の矢印の反対方向に沿つて列メモリ
ーを行メモリー（ｍ＝０）に移しかえる。例
えばプロセツサ((ｌ、ｍ))は自らの列メモリ
ーをＮケづつに区分けし、その区分けされた
ものを一組づつバツフアメモリー（ｍ、ｏ）
_l，………，（ｍ、ｋ）_l，………，（ｍ、Ｎ−
１）_lにストアする。次にプロセツサ((ｋ、ｌ
))は、バツフアメモリー（ｏ、ｋ）_l，……
…，（ｍ、ｋ）_l，………，（Ｎ−１、ｋ）_lにス
トアされているものを行方向メモリーのブロ
ツクに編集しなおし、バツフアメモリー
（ｌ、ｏ）_k，………，（ｌ、Ｎ−１）_kにストア
する。最後に、プロセツサ((ｊ、ｋ))はバツ
フアメモリー（ｏ、ｊ）_k，………，（Ｎ−
１、ｊ）_kにあるデーターブロツクを集めて行
メモリーにストアする。

(iii) 方程式(1)を解き、解Ｕ^n+1*を行メモリー
（ｍ＝１）にストアする。それから再び第６
図の様式に従つて行メモリー（ｍ＝１）を列
メモリー（ｍ＝１）に移しかえる。

(iv) 列メモリー（ｍ＝０、１）を読んで、方程
式(2)を解く。その解Ｕⁿ⁺¹を列メモリー（ｍ
＝２）にストアする。そして （１＋τ／２ｈ^２△_２）Ｕⁿ⁺¹ を計算し、列メモリー（ｍ＝０）にストアす
る。

そして(i)に戻る。

この計算にかかる時間を評価すると Rp＝（１＋６（ＬＥ＋ＳＴＥ）／１０ＬＥ＋８ＭＥ＋８ＡＥ＋４ＤＥ＋ＳＥ＋１０ＳＴＥ）^-1＝0.86 となる。括弧の中の分子が並列処理のための転
送のために余分にかかる時間を示している。そ
〓〓〓〓〓
のために効率は0.86になるが、それでも十分高
い値を維持している。

(4) (3)と同じ問題を単純なイキスプリシツト差分
解法によつて解くことを考える。すなわち差分
スキーム Ｕⁿ⁺¹＝Ｕⁿ＋τ／２ｈ^２（△₁Uⁿ＋△₂Uⁿ） を用いる。具体的手順は次の通りである。

(i) Ｕⁿが行メモリー（ｍ＝０）にストアされ
ているとする。

(ii) 第６図の様式に従つて行メモリー（ｍ＝
０）を列メモリー（ｍ＝０）にうつす。

(iii) 列メモリー（ｍ＝０）を読んで、△₂Uⁿを
計算し、結果を第６図の様式（逆向き）に従
つて行メモリー（ｍ＝１）にうつす。

(iv) 行メモリー（ｍ＝０、ｍ＝１）を読んで、
Ｕⁿ⁺¹を決め、それを行メモリー（ｍ＝０）
にストアする。

そして(i)に戻る。

この場合には Rp＝（１＋６（ＬＥ＋ＳＴＥ）／４ＬＥ＋３ＭＥ＋４ＡＥ＋２ＳＥ＋４ＳＴＥ）^-1＝0.72 となる。

(5) N²×N²行列ＡとＢの乗算 Ａの各行ベクトルａ｜^(p)は、順番に、Ａ配置
プロセツサの行メモリーにストアされていて、
Ｂの各列ベクトルｂ｜^(q)は順番にＢ配置プロセ
ツサの列メモリーにストアされているとする。

乗算を次の様に行う。まずｂ｜^(o)をすべての
プロセツサに転送し、それを受けたプロセツサ
は一せいに内積ａ｜^(r)ｂ｜^(o)を計算する。引き続
き、ｂ｜(1)、………、ｂ｜^(N〓⁾に対して同様な操
作を繰り返していく。ただし、各行ベクトル、
列ベクトルの長さはN²語（＝256語）だが、各
バツフアメモリーは1/2N²全語しかないので、
ａ｜^(p)ｂ｜^(q)の計算を（ａ｜^(p)）前半・ｂ｜^(q)前半
＋（ａ｜^(p)）後半・（ｂ｜^(q)）後半の形で行う必要が
ある。具体的な手順は次の通りである。

(i) プロセツサ((ｌ、ｍ))は自らの保有してい
るベクトルｂ｜前半をバツフアメモリー（ｍ、
ｋ）_l（ｋ＝０、………、Ｎ−１）のすべてに
それぞれストアする。((ｋ、ｌ))（ｋ＝０、
１、………、Ｎ−１）は対応するバツフアメ
モリー（ｍ、ｋ）_lの内容をそのままバツフア
メモリー（ｌ、ｊ）_k（ｊ＝０、１、………、
Ｎ−１）のすべてにそれぞれストアする。

(ii) どのプロセツサ((ｊ、ｋ))も対応した
（ｌ、ｊ）_kからｂ｜前半を読みとり、内積計算
ａ｜前半・ｂ｜前半を行う。

(iii) 同様にａ｜後半・ｂ｜後半も計算し、先に得
た
前半部分を加える。

以上のことをｌ、ｍ＝０、１、………、Ｎ−
１に対して繰り返えす。

この場合には Rp＝（１＋２（ＬＥ＋ＳＴＥ）／ＬＥ＋ＭＥ＋ＡＥ＋
ＳＴＥ）^-1＝0.64 になる。この場合には、各プロセツサの実質計
算部分（上式括弧内の分母の量に相当）が単純
で短かな計算であるため、並列処理のための余
分な転送時間（同分子の量）がかなりの割合を
占めてしまう。それでも計算スピードは0.64N²
倍にはなつている。

最後に考えた(3)、(4)、(5)のような場合には、本
出願人による昭和54年特許出願第92927号の「並
列計算機」の方が、効率は高いが、そのハード量
が大変であるから、実用性の意味では、本出願の
機械の方が優れている。

総じて、本発明計算機が従来の並列処理計算機
に比して極めて高い効率となることが判明した。

【図面の簡単な説明】

第１図は、本発明並列処理計算のMU−SU間
SU−AU間結合を示す構成図、第２図はAUとバ
ツフアメモリーのバス接続を示す図、第３図は２
次元配列プロセツサが３次元格子点をどのように
分担するかを示す図、第４図はプロセツサAU間
のデーター交換のためにバツフアメモリー板をど
のように利用するかを説明するための図、空間３
方向に対応させ、３様の利用形態をａ，ｂ，ｃ図
で示す。第５図は１次元配列したときのAU列の
２様の配置とデーター交換時の仲介プロセツサを
示す図、第６図は１次元配列にしたAU列におい
てプロセツサ間のデーター転送様式を示す図、第
７図はバツフアメモリー板に入り込むコントロー
ル信号とバスラインを明示する回路図、第８図は
バツフアメモリー、共通メモリーのアクセス競合
を避ける論理を示す回路図 〓〓〓〓〓
MU……主プロツサ、SU……副プロセツサ、
AU……従プロセツサ、MM……主メモリー、CM
……共通メモリー。 〓〓〓〓〓

Claims (1)

1. 【特許請求の範囲】 １ １台の主プロセツサを含むホストシステム
   部、および複数N²台の従プロセツサのＮ行Ｎ列
   ２次元配列からなる階層的アーキテクチヤをとる
   並列処理計算機において、 (イ) 前記ホストシステム部には前記N²台の従プ
   ロセツサの各々がつながり (ロ) 前記従プロセツサの間では、番号ｋ＝０、
   １、………、Ｎ−１のそれぞれについて、第ｋ
   行配列のＮ台の従プロセツサと第ｋ列配列のＮ
   台の従プロセツサが、相互に相手側の任意のも
   のとバツフアーメモリー配列を介してつながる
   ことを特徴とする並列処理計算機。 ２ １台の主プロセツサを含むホストシステム
   部、および複数N²台の従プロセツサの２次元配
   列からなる階層的アーキテクチヤをとる並列処理
   計算機において (イ) 前記ホストシステム部は、各々前記主プロセ
   ツサに直結された複数Ｎ台の副プロセツサを有
   し、 (ロ) 前記副プロセツサの各々には、行配置又は列
   配置におけるＮ台づつの前記従プロセツサが直
   結し、 (ハ) 前記Ｎ台の副プロセツサにそれぞれ対応する
   Ｎ行Ｎ列のバツフアーメモリーをＮ組設け、前
   記２次元配列された従プロセツサのうち第ｋ行
   （ｋ＝０、１、………、Ｎ−２、Ｎ−１）中の
   ｊ番目（ｊ＝０、１、………、Ｎ−１）のもの
   ((ｊ、ｋ))と、第ｋ列中のｉ番目（ｉ＝０、
   １、………、Ｎ−１）のもの((ｋ、ｉ))との間
   に、前記Ｎ組のバツフアメモリー配列中の第ｋ
   組における（ｉ、ｊ）要素に対応するバツフア
   メモリー（ｉ、ｊ）_kを介在させたことにより、
   任意の従プロセツサ((ｊ、ｋ))及び((ｋ、ｉ))
   間の双方向又は一方向のデータ転送を可能にし
   たことを特徴とする並列処理計算機。