JPS6217870B2 - - Google Patents
Info
- Publication number
- JPS6217870B2 JPS6217870B2 JP55095188A JP9518880A JPS6217870B2 JP S6217870 B2 JPS6217870 B2 JP S6217870B2 JP 55095188 A JP55095188 A JP 55095188A JP 9518880 A JP9518880 A JP 9518880A JP S6217870 B2 JPS6217870 B2 JP S6217870B2
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- silicon film
- film
- semiconductor device
- edge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
Description
【発明の詳細な説明】
この発明は、配線の断線を防ぐようにした半導体
装置に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a semiconductor device that prevents disconnection of wiring.
従来この種の装置として比較的厚い酸化シリコ
ン膜上に形成された二層多結晶シリコン膜構造を
例として第1図に示すものがあつた。第1図aは
平面図、第1図bは第1図aの点線A―A′にお
ける断面図である。 A conventional device of this type has a two-layer polycrystalline silicon film structure formed on a relatively thick silicon oxide film, as shown in FIG. FIG. 1a is a plan view, and FIG. 1b is a sectional view taken along the dotted line AA' in FIG. 1a.
この第1図a、第1図bの両図において、1は
シリコン基板上に形成された批較的厚い酸化シリ
コン膜、2は比較的厚い酸化シリコン膜1上に形
成された多結晶シリコン膜(以下第1多結晶シリ
コン膜と記述する)、3は二層多結晶シリコン膜
間を絶縁する比較的薄い酸化シリコン膜、4は比
較的厚い酸化シリコン膜1および比較的薄い酸化
シリコン膜3上に形成された多結晶シリコン膜
(以下第2多結晶シリコン膜と記述する)であ
る。 In both FIGS. 1a and 1b, 1 is a relatively thick silicon oxide film formed on a silicon substrate, and 2 is a polycrystalline silicon film formed on a relatively thick silicon oxide film 1. (hereinafter referred to as a first polycrystalline silicon film), 3 is a relatively thin silicon oxide film that insulates between the two layers of polycrystalline silicon films, and 4 is a relatively thick silicon oxide film 1 and a relatively thin silicon oxide film 3. This is a polycrystalline silicon film (hereinafter referred to as a second polycrystalline silicon film) formed in the second polycrystalline silicon film.
ただし、第1図bは第1多結晶シリコン膜2を
形成した後、この第1多結晶シリコン膜2をマス
クにして比較的厚い酸化シリコン膜1を一部腐食
除去し、しかる後比較的薄い酸化シリコン膜3お
よび第2多結晶シリコン膜4を形成した場合を例
として示す。 However, in FIG. 1b, after forming the first polycrystalline silicon film 2, the relatively thick silicon oxide film 1 is partially etched away using the first polycrystalline silicon film 2 as a mask, and then the relatively thick silicon oxide film 1 is removed by corrosion. An example will be shown in which a silicon oxide film 3 and a second polycrystalline silicon film 4 are formed.
このように形成された二層多結晶シリコン膜構
造では、第2多結晶シリコン膜4を形成する前に
は、第1多結晶シリコン膜2の縁にそつて酸化シ
リコン膜3に空洞5ができている。 In the two-layer polycrystalline silicon film structure formed in this way, a cavity 5 is formed in the silicon oxide film 3 along the edge of the first polycrystalline silicon film 2 before forming the second polycrystalline silicon film 4. ing.
従つて、第2多結晶シリコン膜4を形成する場
合において、この第2多結晶シリコン膜4が第1
図aに示すように第1多結晶シリコン膜2の縁か
ら鋭角に折曲げた状態に形成されるようにする
と、第2多結晶シリコン膜4を腐食除去する液ま
たはガスが第1図aに示す鋭角部6の部分に澱
み、これにより鋭角部6に対応する第2多結晶シ
リコン膜4の部分が大きくサイドエツチングされ
第1図bに示すように空洞7が発生し、この空洞
7が大きくなると第2多結晶シリコン膜4が断線
する問題点がある。 Therefore, when forming the second polycrystalline silicon film 4, this second polycrystalline silicon film 4 is
If the first polycrystalline silicon film 2 is bent at an acute angle from the edge as shown in FIG. As a result, the portion of the second polycrystalline silicon film 4 corresponding to the acute angle portion 6 is largely side-etched, and a cavity 7 is generated as shown in FIG. 1b. Then, there is a problem that the second polycrystalline silicon film 4 is disconnected.
この発明は、上記のような従来のものの問題点
を解決するためになされたもので、第2多結晶シ
リコン膜4を第1多結晶シリコン膜2の縁から所
望間隔離した部分から鋭角状の曲げを生じさせる
ことにより、第2多結晶シリコン膜4の断線を防
ぐことのできる半導体装置を提供することを目的
とする。 This invention was made in order to solve the problems of the conventional ones as described above, and the second polycrystalline silicon film 4 is separated from the edge of the first polycrystalline silicon film 2 by an acute angle. It is an object of the present invention to provide a semiconductor device that can prevent disconnection of the second polycrystalline silicon film 4 by causing bending.
以下、この発明の半導体装置の実施例を図につ
いて説明する。第2図はその一実施例の構成を示
す平面図であり、この第2図において、2は第1
多結晶シリコン膜、4は第2多結晶シリコン膜で
ある。 Embodiments of the semiconductor device of the present invention will be described below with reference to the drawings. FIG. 2 is a plan view showing the configuration of one embodiment, and in this FIG.
The polycrystalline silicon film 4 is a second polycrystalline silicon film.
第2図に示すように、第1多結晶シリコン膜2
上に酸化シリコン膜3を介してほぼ直交状態に形
成される第2多結晶シリコン膜4を、第1多結晶
シリコン膜2の縁からマスク合わせずれの余裕分
l(l:μ以上)だけ直角に延長し、この余裕分
lから第2多結晶シリコン膜4を第1多結晶シリ
コン膜2から鋭角状に曲げる。 As shown in FIG. 2, the first polycrystalline silicon film 2
A second polycrystalline silicon film 4 formed on the top with a silicon oxide film 3 interposed therebetween in a substantially orthogonal state is perpendicular to the edge of the first polycrystalline silicon film 2 by an allowance l (l: more than μ) for mask alignment. The second polycrystalline silicon film 4 is bent at an acute angle from the first polycrystalline silicon film 2 using this margin l.
このような形状にすると、第1多結晶シリコン
膜2の縁部と対応する第2多結晶シリコン膜4の
部分に第1図aに示す如き鋭角部6がなくなり、
これに伴いエツチング時の液又はガスの澱みがな
くなつて第1多結晶シリコン膜2の縁での第2多
結晶シリコン膜4の断線を防ぐことができる。 With this shape, the portion of the second polycrystalline silicon film 4 corresponding to the edge of the first polycrystalline silicon film 2 will not have an acute angle portion 6 as shown in FIG.
Accordingly, stagnation of liquid or gas during etching is eliminated, and breakage of the second polycrystalline silicon film 4 at the edge of the first polycrystalline silicon film 2 can be prevented.
従つて、第1図bに示すように、第2多結晶シ
リコン膜4を形成する前に第1多結晶シリコン膜
2の縁に内側に入り込んだ空洞5がある場合、ま
たは、第2多結晶シリコン膜4の腐食除去におい
て製造上長い時間を必要とする場合特に有効であ
る。 Therefore, as shown in FIG. 1b, if there is a cavity 5 that penetrates inside the edge of the first polycrystalline silicon film 2 before forming the second polycrystalline silicon film 4, or if the second polycrystalline silicon film 4 is This is particularly effective when the corrosion removal of the silicon film 4 requires a long manufacturing time.
上記実施例では、二層多結晶シリコン膜構造の
場合について説明したがアルミなどの配線の場合
でも同様である。 In the above embodiment, the case of a two-layer polycrystalline silicon film structure was explained, but the same applies to the case of wiring made of aluminum or the like.
また、二層の配線でなくとも、第1図bの示す
内側に入り込んだ空洞5が形成されているような
段差の場合でも同様である。 Furthermore, the same applies to the case where a step is formed, which does not require a two-layer wiring, but in which a cavity 5 extending inside as shown in FIG. 1B is formed.
以上のように、この発明の半導体装置によれ
ば、第2多結晶シリコン膜を第2多結晶シリコン
膜の縁部から、所定のマスク合わせずれの余裕分
を延長した後、第2多結晶シリコン膜を第1多結
晶シリコン膜に対し鋭角に曲げるようにしたの
で、マスクをふやすことなく配線の断線を防ぐこ
とができるという効果がある。 As described above, according to the semiconductor device of the present invention, after extending the second polycrystalline silicon film from the edge of the second polycrystalline silicon film by a predetermined margin of mask misalignment, the second polycrystalline silicon film is Since the film is bent at an acute angle with respect to the first polycrystalline silicon film, there is an effect that disconnection of wiring can be prevented without increasing the number of masks.
第1図aは従来の半導体装置を示す平面図、第
1図bは第1図aの点線A―A′線に沿つて切断
して示す断面図、第2図はこの発明の半導体装置
の一実施例の平面図である。
1…比較的厚い酸化シリコン膜、2…多結晶シ
リコン膜、3…比較的薄い酸化シリコン膜、4…
多結晶シリコン膜、5…内側に入り込んだ空洞、
6…鋭角部。なお、図中同一符号は同一又は相当
部分を示す。
FIG. 1a is a plan view showing a conventional semiconductor device, FIG. 1b is a sectional view taken along the dotted line A-A' in FIG. FIG. 2 is a plan view of one embodiment. 1... Relatively thick silicon oxide film, 2... Polycrystalline silicon film, 3... Relatively thin silicon oxide film, 4...
Polycrystalline silicon film, 5... Cavity penetrated inside,
6...Acute angle part. Note that the same reference numerals in the figures indicate the same or equivalent parts.
Claims (1)
装置において、上記下層の多結晶シリコン膜にク
ロスするよう形成される上記上層の多結晶シリコ
ン膜を、上記下層の多結晶シリコン膜の縁から所
定のマスク合わせずれの余裕分だけ直角延長し、
この延長端から上層の多結晶シリコン膜を下層の
多結晶シリコン膜に対し鋭角に曲げたことを特徴
とする半導体装置。 2 所定のマスク合わせずれの余裕分を1μ以上
としたこと特徴とする特許請求の範囲第1項記載
の半導体装置。[Scope of Claims] 1. In a semiconductor device having two layers of polycrystalline silicon films, upper and lower, the upper polycrystalline silicon film formed to cross the lower polycrystalline silicon film is Extend at right angles from the edge of the membrane by a certain amount of mask misalignment,
A semiconductor device characterized in that the upper polycrystalline silicon film is bent at an acute angle from the extended end with respect to the lower polycrystalline silicon film. 2. The semiconductor device according to claim 1, wherein the margin for the predetermined mask misalignment is 1 μ or more.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9518880A JPS5720451A (en) | 1980-07-11 | 1980-07-11 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9518880A JPS5720451A (en) | 1980-07-11 | 1980-07-11 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5720451A JPS5720451A (en) | 1982-02-02 |
| JPS6217870B2 true JPS6217870B2 (en) | 1987-04-20 |
Family
ID=14130772
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9518880A Granted JPS5720451A (en) | 1980-07-11 | 1980-07-11 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5720451A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02118753U (en) * | 1989-03-09 | 1990-09-25 | ||
| JPH0416183U (en) * | 1990-05-31 | 1992-02-10 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4889684A (en) * | 1972-02-24 | 1973-11-22 | ||
| JPS515959A (en) * | 1974-07-03 | 1976-01-19 | Suwa Seikosha Kk | Handotaisochino seizohoho |
-
1980
- 1980-07-11 JP JP9518880A patent/JPS5720451A/en active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02118753U (en) * | 1989-03-09 | 1990-09-25 | ||
| JPH0416183U (en) * | 1990-05-31 | 1992-02-10 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5720451A (en) | 1982-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6217870B2 (en) | ||
| JPS6343892B2 (en) | ||
| JPS60236266A (en) | Semiconductor device | |
| JPS59132141A (en) | Manufacture of semiconductor device | |
| KR960000699B1 (en) | Semiconductor substrate and manufacturing method thereof | |
| JPS6254427A (en) | Manufacture of semiconductor device | |
| JPS584458B2 (en) | How to use hand tools | |
| JPH0332214B2 (en) | ||
| JPS61264738A (en) | Semiconductor device and manufacture thereof | |
| JPH079933B2 (en) | Method for manufacturing semiconductor device | |
| JPS5913348A (en) | Manufacture of semiconductor device | |
| JPS60785B2 (en) | Manufacturing method of MOS type semiconductor device | |
| JPS5912013B2 (en) | hand warmer | |
| JPH036058A (en) | Semiconductor device | |
| JPH02143452A (en) | Semiconductor device | |
| JPH07106416A (en) | Wiring structure of semiconductor element | |
| JPS63102242A (en) | Manufacture of semiconductor device | |
| JPS58210168A (en) | Etching method for double layer film | |
| JPS6171664A (en) | Manufacture of semiconductor device | |
| JPS61253832A (en) | Semiconductor device | |
| JPS6050060B2 (en) | Manufacturing method of semiconductor device | |
| JPS63293916A (en) | Manufacturing method for semiconductor devices | |
| JPH01144671A (en) | Manufacture of semiconductor memory device | |
| JPS59105348A (en) | Semiconductor device and manufacture thereof | |
| JPS61259528A (en) | Manufacture of semiconductor device |