JPS6218052B2 - - Google Patents

Description

【発明の詳細な説明】 本発明はステイタスランプの表示方法に関す
る。

コンピユータシステムに用いる周辺装置の１つ
にステイタスランプ表示パネルがある。これは一
般に多数のランプから構成されている。ただし、
ランプといつても、例えば数字表示の場合はいわ
ゆる７セグメントの字片からなり、且つ各々に付
されるドツトを入れると総計８セグメントの小ラ
ンプ（発光ダイオード）群からなる。

ところで従来は、コンピユータシステム内のス
テイタス情報レジスタにストアされたステイタス
情報が一旦外部のランプドライバに入力され、こ
こから各ランプへ２芯のケーブルを介して接続さ
れていた。このため、仮りに200個のランプがあ
るとすれば、総計400芯のケーブルをステイタス
ランプ表示パネルまで引きまわさなければならな
かつた。このように膨大なケーブルを処理するこ
とは装置の小形化、信頼性向上、低廉化にとつて
大なる障害となることは明らかである。

従つて本発明の目的は上記の障害を排除可能な
ステイタスランプ表示方法を提案することであ
る。

上記目的に従い本発明は、共通バスを介してス
テイタス情報レジスタよりDMA（Direct
Memory Access）制御によりステイタス情報を
逐次読出してステイタスランプマトリクスのＸ側
入力とし、そのＹ側入力をダイナミツク駆動する
ようにしたことを特徴とするものである。

以下図面に従つて本発明を説明する。

添付図は本発明の方法を実施するための一シス
テム例を示すブロツク図である。本図において右
下の１６がステイタスランプ表示パネルである。
このパネル上には数100にも及ぶランプが配列さ
れている。これらランプのいずれを点灯しいずれ
を消灯すべきかを示す、いわゆるステイタスラン
プ表示情報は、ステイタス情報レジスタ１４に逐
次更新されながらストアされる。従来は、レジス
タ１４の内容がそのまま外部のランプドライバ段
１７に入力され、ここからケーブル束１８を介し
て点灯すべき各ランプに駆動電力が供給されてい
た。然しながらこの方法では、ケーブル束１８が
膨大となり既述の障害を生じさせた。

そこで本発明はこのようなドライバ段１７、ケ
ーブル束１８を完全に排除し、使用すべき信号線
の本数を数10本程度に抑える。そのために、先ず
パネル制御カード１５を新設する。このパネル制
御カード１５内には、本発明の最も特徴的な回路
であるDMA制御回路２０が導入される。ただ
し、DMA制御回路そのものは別段目新しいもの
ではない。このようにすると、ステイタスランプ
表示パネル１６とステイタス情報レジスタ１４と
の接続は既存の共通バス１２を通して行なえるた
め、多数本のケーブルを引きまわす必要がなくな
る。ただし、そのために後述するダイナミツク駆
動が併用されなければならない。なお、共通バス
１２には既存の中央処理装置（CPU）１１、メ
インメモリ（MM）１３等も接続している。

前記ダイナミツク駆動は、いくつかのランプを
高速に且つサイクリツクに点灯するという手法で
あつてこの考え方自体は周知である。然し本発明
はこの考え方を、DMAと関連させて有効利用し
ている。従つてステイタスランプ表示パネル１６
内の各ランプ（発光ダイオードで示す）は、いわ
ゆるステイタスランプマトリクスを構成してお
り、そのＸ側は例えば16本の列ライン１９―Ｘを
介してカード１５に接続し、そのＹ側は例えば16
本の行ライン１９―Ｙを介して同じくカード１５
に接続する。従つて、従来の数100本の信号線は
32（16＋16）本に激減する。

動作は次のとおりである。先ず更新カウンタ３
１が駆動されているものとすると、そのカウンタ
出力は、一方において、レジスタアドレス送出部
３２をインクレメントし、ステイタス情報レジス
タ１４内のレジスタＲ１，Ｒ２…のアドレスRA
１，RA２…を順次送出せしめる。順次出力され
たレジスタアドレスは一旦アドレスレジスタ
（AR）２３内にストアされる。このアドレスレジ
スタ２３の内容は、ステイタス情報レジスタ１４
をアクセスすべく、共通バス１２に入る訳である
が、ここではDMA制御がなされているから、通
常のバス支配権ならびにシーケンス制御部２１お
よびDMA起動ならびにシーケンス制御部２２の
管理のもとに、共通バス１２を占有し、前記アク
セスを実行する。

このことはステイタス情報レジスタ１４からス
テイタス情報をフエツチする場合も同じであり、
所定のDMA制御により共通バス１２を介して該
ステイタス情報をバツフアレジスタ（BFR）２
４に取り込み、そしてさらにランダムアクセスメ
モリ（RAM）３３にストアする。メモリ３３は
前記ステイタス情報をランプ情報に変換する。す
なわち、メモリ３３からの例えば16ビツト出力
を、バツフア３４を介して、列ライン１９―Ｘに
直接入力すれば所望のランプを点灯できる。ただ
し、ランプマトリクス１６もこれに対応して予め
適当に配列しておく。

かくして得られたランプ情報は、更新カウンタ
３１からのカウンタ出力に同期して得られる、ラ
ンプドライバ３５の出力と共働して１行ずつ、対
応するランプを点灯して行く。つまりランプドラ
イバ３５は行ライン１９―Ｙを上から１行ずつ順
次駆動し、これをサイクリツクに行なう。

ランプドライバ３５が例えば図中最上段の行ラ
インを駆動しているものとする。この駆動時間は
150μＳ位である。この150μＳの時間と同時に、
メモリ３３は次段の行ラインに係る行ラインに対
して供給すべきランプ情報をバツフア３４にスト
アする。そして更新カウンタ３１がランプドライ
バ３５に対して前記次段の行ラインを駆動すべき
タイミングを与えたとすると、これと同時に当該
次段の行ラインに係る列ラインのランプ情報を、
該バツフア３４より出力せしめる。同様の操作は
その次の行、列ライン以降についても繰り返しな
される。

本発明の方法はDMA制御を利用するものであ
るから、もし共通バス１２の占有が認められない
と、ステイタスランプの点灯は全く意味がなくな
る。然しこの様な心配は事実上不要である。とい
うのは、共通バス１２を占有できないとしてもそ
の時間は通常数mS位のオーダであり、この間に
誤つたランプ表示がなされたとしても、とても人
間の眼に感知できないからである。

以上説明したように本発明によれば、従来問題
となつていた既述の障害を有効に排除可能とな
る。

【図面の簡単な説明】

添付図は本発明の方法を適用した一システム例
を示すブロツク図である。 図において１２は共通バス、１４はステイタス
情報レジスタ、１５はパネル制御カード、１６は
ステイタスランプ表示パネル、１９―Ｘは列ライ
ン群、１９―Ｙは行ライン群、２０はDMA制御
回路、３１は更新カウンタ、３２はレジスタアド
レス送出部、３３はランダムアクセスメモリ、３
５はランプドライバである。

Claims (1)

1. 【特許請求の範囲】 １ ステイタス情報レジスタと、該ステイタス情
   報レジスタに接続する共通バスと、該ステイタス
   情報レジスタ内のステイタス情報に従つて点灯さ
   れるステイタスランプ群を収納するステイタスラ
   ンプ表示パネルとを含んでなるシステムにおい
   て、 該ステイタスランプ表示パネルは、直交配線さ
   れた行ライン群および列ライン群ならびにその交
   点に接続されるステイタスランプ群からなるラン
   プマトリクスにより構成され、前記行ライン群は
   所定のタイミングで順次１つずつサイクリツクに
   駆動され、一方、前記列ライン群は前記所定のタ
   イミングをもつて前記行ライン群の各々に係る前
   記ステイタスランプ群の点灯の有無に関するラン
   プ情報を前記共通バスを介してDMA（Direct
   Memory Access）制御により前記ステイタス情
   報レジスタより得る事により前記駆動された行ラ
   イン群および前記列ライン群に対応する前記ステ
   イタスランプを点灯するようにしたことを特徴と
   するステイタスランプ表示方法。