Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS6219064B2 - - Google Patents
[go: Go Back, main page]

JPS6219064B2 - - Google Patents

Info

Publication number
JPS6219064B2
JPS6219064B2 JP57065132A JP6513282A JPS6219064B2 JP S6219064 B2 JPS6219064 B2 JP S6219064B2 JP 57065132 A JP57065132 A JP 57065132A JP 6513282 A JP6513282 A JP 6513282A JP S6219064 B2 JPS6219064 B2 JP S6219064B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
resin
semiconductor
epoxy resin
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57065132A
Other languages
English (en)
Other versions
JPS5931045A (ja
Inventor
Ikuo Sasaki
Kazunari Michii
Osamu Nakagawa
Toshinobu Banjo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP57065132A priority Critical patent/JPS5931045A/ja
Publication of JPS5931045A publication Critical patent/JPS5931045A/ja
Publication of JPS6219064B2 publication Critical patent/JPS6219064B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00—Arrangements for protection of devices
    • H10W42/20—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons
    • H10W42/25—Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons against alpha rays, e.g. for outer space applications
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/015—Manufacture or treatment of bond wires
    • H10W72/01515—Forming coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】
この発明は半導体封止用樹脂からのα線照射に
よつてメモリーICにソフトエラーが生じるのを
防止した樹脂封止形半導体装置に関するものであ
る。 近年、半導体メモリーICの高密度化に伴な
い、ダイナミツク・メモリー・セルの蓄積セルサ
イズが縮少し、半導体封止用樹脂から発生するα
線がメモリー中の蓄積データを逆転させるという
ソフトエラー現象が問題となつている。このソフ
トエラー現象の原因となるα線は主に封止樹脂中
の無機成分である二酸化珪素、三酸化アンチモ
ン、カーボンなどに含まれる放射性同位元素であ
るウラン（Ｕ）やナトリウム（Th）の放射線崩
壊により発生することが知られている。 このα線によるソフトエラー現象を防止するた
めに現在とられている手段は、α線が物質の透過
に際して急激にエネルギーを失なつていく性質を
利用して、半導体チツプ上のメモリー領域にα線
遮蔽用に高分子有機材料の被膜を形成する方法で
ある。 以下に従来の具体的な方法を列挙する。 (1) 半導体チツプの表面に高分子有機材料をスピ
ンコートする。この方法ではスピンコート後に
ボンデイング・パツド部分をエツチングする必
要があるし、α線遮蔽に必要な厚みを得られな
いという欠点がある。 (2) 半導体チツプの表面に高分子有機材料のシー
トを貼り付ける。この方法では貼付けの位置精
度が出にくいし、貼り付け時にチツプ表面とシ
ートの間に残るボイドにより耐湿性に問題が起
きるという欠点がある。 (3) 半導体チツプの表面に高分子有機材料をポツ
テイングする。この方法でも半導体チツプの電
極から外部リードに接続するAu線がポツテイ
ングした高分子有機材料によつて被覆され、半
導体封止用樹脂で封止した後に封止樹脂とポツ
テイングした高分子有機材料との熱膨張係数の
違いにより、両者の界面でAu線がせん断によ
り破断するという問題がおきる。 この場合、ポリイミドなどの高分子有機材料
を用いると、スピンコートあるいはポツテング
後に高温、長時間のキユアが必要なため、その
間にパツドのAlとAu線の接合部に脆い金属間
化合物（パープル・プレーグ）が生成するとい
う問題がある。 以上のような高分子有機材料で半導体チツプ表
面を被覆するという方法に対して、封止樹脂中の
α線発生源である無機物質中のウラン（Ｕ）、ト
リウム（Th）の含有量を減少させる試みもなさ
れている。具体的な例としては、無機物質のうち
で、封止樹脂中の含有量が最も多く、主なα線発
生源であると考えられている充填剤に、気相状態
にした珪素化合物から生成された二酸化珪素
（SiO2）の微粉末を用いる方法がある。このよう
にして得られた二酸化珪素（SiO2）はウラン
（Ｕ）、トリウム（Th）の含有量が少なく、半導
体封止樹脂の充填剤とし用いた場合、ソフトエラ
ーの発生が小なく、しかも現状のIC製造工程を
そのまま使えるという利点があるが、二酸化珪素
の製造にコストがかかるため、ICの材料コスト
が高くなるという問題がある。 本発明は以上のような点に鑑みて、半導体チツ
プ表面にポリイミド系の有機材料で厚みが１μｍ
以上の表面保護被膜を形成し、その上にα線発生
源となる放射線同位元素含有量が0.1ppb以下の
充填材を混入させたエポキシ系樹脂をポツテイン
グしさらにそれを通常の半導体封止用樹脂で封止
してなることを特徴とする樹脂封止形半導体を提
供するものであり、これによりα線によるソフト
エラーを防ぎ、信頼性に優れた半導体装置を安価
に製造することが可能となる。 ここで半導体チツプ表面に形成する表面保護被
膜の厚みを１μｍ以上とした理由は、本来この被
膜がダイマウントの際にチツプの吸着によるチツ
プ表面のパツシベーシヨン膜にクラツクが生成す
るのを防ぐことを目的としたものであり、厚みが
１μｍ以下では保護被膜としての役割をはたさな
いためである。 また合成酸化珪素の放射性同位元素の含有量を
0.1ppb以下と限定したのは、それ以上の含有量
の合成酸化珪素を用いても実用上問題にならない
だけのソフトエラー防止効果が得られないためで
ある。 以下本発明を実施例に基づいて説明する。 図は本発明によるα線遮蔽被膜を半導体チツプ
上に形成した半導体装置の断面構造を示すもの
で、１は半導体チツプの表面保護を目的としたポ
リミド系の有機材料からなる表面保護被膜であ
る。２はポツテイングによつて形成されたα線遮
蔽用のエポキシ樹脂である。このエポキシ系樹脂
のポツテイングはリードフレーム３に半導体チツ
プ４をろう材５でダイボンドし、Au線６でワイ
ヤボンドした後に行なわれる。ポツテイング用の
エポキシ系樹脂の成分中、主剤であるエポキシ樹
脂としては、ポツテイングに適した粘度のものを
選択する。また硬化促進剤にはアミン系、酸無水
物系など一般に用いられるもので良い。充填剤と
しては前述のα線発生の少ない気相状態にした珪
素化合物から生成した二酸化珪素（SiO2）を用い
る。ポツテイング用材料に充填剤を添加するの
は、それにより熱膨張係数を小さくし、後に封止
する半導体封止用樹脂の熱膨張係数と合わせるこ
とによりAu線の断線を防止するためであるか
ら、その添加量は後の封止に用いる通常の半導体
封止用樹脂の物性を考慮して決定する。 硬化促進剤、カツプリング剤は耐湿性の面から
検討の上決定する。半導体封止用樹脂に添加され
ている、難燃化のためのアンチモン酸化物、着色
剤としてのカーボンブラツクなどの無機物はα線
の発生源となる可能性があり、この場合特に添加
する必要はない。 以上のようなポツテイング用エポキシ系樹脂を
配合し、硬化反応が進行しない程度の温度で混合
することにより液状のポツテイング材料が得られ
る。これをデイスペンサー等で100〜200℃に加熱
した半導体チツプ上に滴下することにより数分で
硬化させることができる。低温、短時間のためポ
リミド樹脂の場合に問題であつたパープル・プレ
ーグの生成も問題とならない。また本来必要なポ
ストキユアも、後に封止する半導体封止用樹脂と
同時に行なうため、この段階では必要ない。 本発明により作製した64K（Ｄ）RAMのソフ
トエラー発生率を、従来の方法により作製した
64K（Ｄ）RAMのものと比較した結果を下表に
示す。
【表】 以上のように本発明によれば、α線によるソフ
トエラーの防止を簡単かつ安価に行うことがで
き、メモリーIC等の半導体装置の信頼性を高め
ることができる。
【図面の簡単な説明】
図は本発明の一実施例を示す半導体装置の断面
構造図である。 １……半導体チツプ表面保護被膜、２……α線
遮蔽用エポキシ系樹脂、３……ダイスパツド、４
……半導体チツプ、５……ろう材、６……Au
線、７……リード、８……半導体封止用樹脂。

Claims (1)

  1. 【特許請求の範囲】 １ 半導体チツプ、この半導体チツプ表面に形成
    された、ポリイミド系の有機材料からなる厚さ１
    μｍ以上の表面保護被膜、この表面保護被膜の上
    に被着された、放射性同位元素であるウラン、ト
    リウムの含有量が0.1ppb以下の合成酸化珪素粉
    を充填剤として混合されたエポキシ系樹脂膜、お
    よび上記表面保護膜、エポキシ系樹脂膜を被着さ
    れた上記半導体チツプ全体を封止する通常の封止
    用樹脂膜を備えた半導体装置。 ２ 半導体チツプ表面に、ポリイミド系の有機材
    料からなり厚みが１μｍ以上の表面保護被膜を形
    成し、その上に放射性同位元素であるウラン
    （Ｕ）、トリウム（Th）の含有量が0.1ppb以下の
    合成酸化珪素粉を充填剤として混合されたエポキ
    シン系樹脂をポツテイングし、さらにそれを通常
    の半導体封止用樹脂で封止してなることを特徴と
    する樹脂封止形半導体装置の製造方法。 ３ 前記エポキシ系樹脂は硬化剤、硬化促進剤、
    カツプリング剤を含むことを特徴とする特許請求
    の範囲第２項記載の樹脂封止形半導体装置の製造
    方法。
JP57065132A 1982-04-16 1982-04-16 樹脂封止形半導体装置およびその製造方法 Granted JPS5931045A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57065132A JPS5931045A (ja) 1982-04-16 1982-04-16 樹脂封止形半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57065132A JPS5931045A (ja) 1982-04-16 1982-04-16 樹脂封止形半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPS5931045A JPS5931045A (ja) 1984-02-18
JPS6219064B2 true JPS6219064B2 (ja) 1987-04-25

Family

ID=13278036

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57065132A Granted JPS5931045A (ja) 1982-04-16 1982-04-16 樹脂封止形半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPS5931045A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6132448A (ja) * 1984-07-24 1986-02-15 Mitsubishi Electric Corp 樹脂封止型半導体装置
CA2021682C (en) * 1989-07-21 1995-01-03 Yukio Yamaguchi Chip-carrier with alpha ray shield
US5264726A (en) * 1989-07-21 1993-11-23 Nec Corporation Chip-carrier

Also Published As

Publication number Publication date
JPS5931045A (ja) 1984-02-18

Similar Documents

Publication Publication Date Title
US4926238A (en) Semiconductor device and method for producing the same
US5595934A (en) Method for forming oxide protective film on bonding pads of semiconductor chips by UV/O3 treatment
JPH03177450A (ja) 半導体用エポキシ樹脂組成物および半導体装置の製造法
US5391915A (en) Integrated circuit having reduced soft errors and reduced penetration of alkali impurities into the substrate
JPS6219064B2 (ja)
EP0029858A1 (en) Semiconductor device
US6436737B1 (en) Method for reducing soft error rates in semiconductor devices
JPH08330478A (ja) 熱中性子遮蔽体を備えた集積回路
US6747339B1 (en) Integrated circuit having reduced soft errors and reduced penetration of alkali impurities into the substrate
JPH0324785B2 (ja)
JP2008195756A (ja) 半導体封止用樹脂組成物及び半導体装置
JPH05267504A (ja) 樹脂組成物及びこの樹脂組成物で封止又は被覆した半導体装置
JP2576496B2 (ja) 半導体記憶装置
JP3014857B2 (ja) 半導体装置
JPS61111569A (ja) 樹脂封止半導体装置
JPS60178651A (ja) 半導体装置
JPS6077447A (ja) 半導体装置
JPS58124251A (ja) 樹脂封止形半導体装置
JPS6136709B2 (ja)
JPS59178753A (ja) 半導体素子
Ito et al. Solid type cavity fill and under fill materials for new IC packaging applications
JPS5864053A (ja) 半導体装置
JPS61292943A (ja) 樹脂封止型半導体装置用充てん材
JPS6028139Y2 (ja) 半導体装置
JPH06204362A (ja) 半導体装置