Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS6221150B2 - - Google Patents
[go: Go Back, main page]

JPS6221150B2 - - Google Patents

Info

Publication number
JPS6221150B2
JPS6221150B2 JP53149365A JP14936578A JPS6221150B2 JP S6221150 B2 JPS6221150 B2 JP S6221150B2 JP 53149365 A JP53149365 A JP 53149365A JP 14936578 A JP14936578 A JP 14936578A JP S6221150 B2 JPS6221150 B2 JP S6221150B2
Authority
JP
Japan
Prior art keywords
input
register
time
key
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53149365A
Other languages
Japanese (ja)
Other versions
JPS5576461A (en
Inventor
Hidetoshi Kosaka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP14936578A priority Critical patent/JPS5576461A/en
Publication of JPS5576461A publication Critical patent/JPS5576461A/en
Publication of JPS6221150B2 publication Critical patent/JPS6221150B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Electric Clocks (AREA)
  • Calculators And Similar Devices (AREA)
  • Input From Keyboards Or The Like (AREA)

Description

【発明の詳細な説明】 本発明は電子式卓上計算機等の情報処理装置に
係り、特にその時刻を設定する時間情報設定方式
に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an information processing device such as an electronic desktop calculator, and particularly to a time information setting method for setting the time.

従来置数キー、時分秒区切りキー、時間設定開
始キー、時間設定終了キーを用いて時刻を設定す
る時計付電子式小形計算機等に於ては、例えば時
間、分、秒の順序で時間情報を置数情報記憶レジ
スタ(以下置数レジスタとする)に記憶させ、時
間、分、秒全ての置数が終了するまでは時間設定
終了キーの押し下げを無視し、全ての置数が終了
した後の時間設定終了キーの押し下げにより置数
レジスタの内容を時計情報記憶レジスタ(時計レ
ジスタとする)に転送して時刻の設定を実行して
いた。しかし、従来の方式に於ては時差の変更等
のため時計レジスタ内の時間の領域、分の領域の
みの変更を実施する際も時間、分、秒、全ての設
定を改めて行なわねばならず、キー操作が煩雑と
なるだけでなく時刻設定が遅れるという欠点があ
つた。
In conventional small electronic calculators with clocks that use numeric keys, hour/minute/second separator keys, time setting start keys, and time setting end keys to set the time, time information is displayed in the order of hours, minutes, and seconds, for example. is stored in the numeric information storage register (hereinafter referred to as the numeric register), and pressing the time setting end key is ignored until all the digits for hours, minutes, and seconds are finished, and after all the digits are finished, When the time setting end key was pressed, the contents of the numeric register were transferred to the clock information storage register (referred to as the clock register) and the time was set. However, in the conventional method, even when changing only the hour and minute areas in the clock register due to changes in time differences, etc., all settings for hours, minutes, and seconds must be made again. Not only was the key operation complicated, but there was also a delay in setting the time.

本発明の目的は係る点に鑑み時計レジスタ内の
任意の領域を変更しうる時間設定方式を提供する
にある。
In view of the above, an object of the present invention is to provide a time setting method that can change any area within the clock register.

本発明によれば時間情報設定開始キーと、押し
下げの回数によつて以降の置数が時間情報のうち
時間、分、秒何れに対応するかを指定する時分秒
区切りキーと置数キーを用いて時間設定を行なう
時間情報設定方式に於て、現行の時刻を置数情報
記憶レジスタに転送する手段と、時間設定開始キ
ー及び時分秒区切りキーにより制御され置数キー
からの情報を前記置数情報記憶レジスタに入力す
る際に該情報が時間、分、秒何れに対応した情報
であるかを示す置数位置指定手段を有し置数され
ることなく時分秒区切りキーが押し下げられた場
合現行の時刻のうち時分秒区切りキーの押し下げ
の回数に対応した情報を時間設定情報とし、置数
された後に時分秒区切りキーが押し下げられた場
合は置数内容を時間設定情報とする時間情報設定
方式が得られる。
According to the present invention, a time information setting start key, an hour/minute/second separator key and a number key are used to specify whether the subsequent number corresponds to hours, minutes, or seconds in time information depending on the number of times the key is pressed. In the time information setting method in which the time is set by using When inputting to the numeric information storage register, there is a numeric position specifying means that indicates whether the information corresponds to hours, minutes, or seconds, and the hour, minute, and second separator key is pressed without being input. If the current time is set, the information corresponding to the number of times the hour, minute, and second separator key is pressed is set as time setting information, and if the hour, minute, and second separator key is pressed after the number is set, the content of the set number is set as time setting information. A time information setting method is obtained.

次に第1図および第2図を参照して本発明を実
施例に基き詳細に説明する。第1図の説明に先立
ち第2図に示すタイミングパルスについて述べ
る。時間、分、秒が夫々2進化10進数2桁で構成
されることを考慮すれば置数レジスタ、時計レジ
スタ共6桁で構成される。従つて各々のレジスタ
の出力にどの桁の内容が出力されているかを示す
タイミングパルスはT1〜T6迄存在し、タイミン
グパルスT1が論理値1(以下「1」とする)の
時レジスタの出力には1桁目の内容が出力されて
いる。以下T2T3………T6についてもそれぞれ
2、3………6桁目の内容が出力されるのは同様
である。また第2図中TM1,TM2は第1図に於け
るカウンタ3の内容に基き転送タイミング発生装
置4から発生する信号でありカウンタ3の内容が
0の時TM1はタイミングT5が「1」の時「1」
となりTM2はタイミングT5,T6に亘つて「1」
となる。カウンタの内容が1、2となつた時の
夫々に対応したTM1,TM2も図に記載されてい
る。カウンタ3の内容をもとにしたTM1,TM2
発生方法はカウンタ3の内容をデコードし、タイ
ミング信号とのアンドオアでの発生方法等があり
公知の技術で実現可能である。
Next, the present invention will be explained in detail based on an example with reference to FIGS. 1 and 2. Prior to explaining FIG. 1, the timing pulse shown in FIG. 2 will be described. Considering that hours, minutes, and seconds are each made up of two binary coded decimal digits, both the numeric register and the clock register are made up of six digits. Therefore, there are timing pulses from T 1 to T 6 that indicate which digit content is output to the output of each register, and when the timing pulse T 1 has a logical value of 1 (hereinafter referred to as "1"), the register The content of the first digit is output in the output. Similarly, for T 2 T 3 . . . T 6 below, the contents of the 2nd, 3rd, 6th digit are output, respectively. Further, T M1 and T M2 in FIG . 2 are signals generated from the transfer timing generator 4 based on the contents of the counter 3 in FIG. "1" when "1"
Therefore, T M2 is "1" over timings T 5 and T 6 .
becomes. T M1 and T M2 corresponding to when the counter contents become 1 and 2 are also shown in the figure. A method of generating T M1 and T M2 based on the contents of the counter 3 includes a method of decoding the contents of the counter 3 and generating them by AND-OR with a timing signal, which can be realized by known techniques.

第1図を参照して説明を続ける。制御信号発生
装置1は演算制御の進行に供い各種制御信号e〜
jを必要に応じて発生する。置数キー変換装置2
は置数キーの押し下げを数値情報キーに変換す
る。カウンタ3は前述した様に転送タイミング発
生装置4と共にタイミングTM1,TM2を発生する
置数位置指定装置を構成している。5はセツトリ
セツトフリツプフロツプ、6は置数レジスタであ
る。時計レジスタ7であり前述のタイミングT1
に於て秒情報の下位部分が、T2に於て秒情報の
上位部分が、T3に於て分情報の下位部分がT4
於て分情報の上位部分が、T5に於て時間情報の
下位部分が、T6に於て時間情報の上位部分が、
その出力に発生する。カウンタ3は時計レジスタ
の出力を1秒毎にカウントする1秒カウンタであ
りカウントしない時は時計レジスタの内容がその
まま出力に発生する。
The explanation will be continued with reference to FIG. The control signal generator 1 generates various control signals e~ as the arithmetic control progresses.
j is generated as necessary. Number key conversion device 2
converts the press of a numeric key to a numeric information key. As mentioned above, the counter 3 together with the transfer timing generator 4 constitutes a numerical position specifying device that generates the timings T M1 and T M2 . 5 is a reset flip-flop, and 6 is a register. Clock register 7 and the aforementioned timing T 1
The lower part of the seconds information at T 2 , the upper part of the seconds information at T 3 , the lower part of the minutes information at T 4 , the upper part of the minutes information at T 5 . The lower part of the time information is T 6 , and the upper part of the time information is
occurs in its output. Counter 3 is a one-second counter that counts the output of the clock register every second, and when not counting, the contents of the clock register are output as they are.

表示装置9は、フリツプフロツプ5の出力によ
り置数レジスタ、時計レジスタの内容の何れかを
表示する。
The display device 9 displays the contents of either the numeral register or the clock register based on the output of the flip-flop 5.

時間設定に先立ち時間設定開始キーK1が押し
下げられる。このキーK1による信号は信号線a
を介して制御信号発生装置1に入力され信号線g
を「1」にする。この信号gはカウンタ3のクリ
ヤ端子に導入されておりカウンタ3がクリヤされ
内容は0となる。またこの信号は1秒カウンタ8
の出力を一方の入力とするアンドゲート14のも
う一方の入力であり且つこの信号gのインバータ
出力が置数レジスタの帰還用4入力アンドゲート
16の入力となつている。従つて信号gが「1」
の時はアンドゲート16の出力は論理値0(以下
「0」とする)となりアンドゲート14を介し時
計レジスタの内容が置数レジスタに転送される。
この動作終了後制御信号発生装置1は信号線jを
「1」としフリツプフロツプ5がセツトされ、真
出力Qが「1」となる。従つて一方の入力を置数
レジスタの出力とするアンドゲート22のもう一
方の入力がフリツプフロツプ5の真出力Qであ
り、時計レジスタの出力を一方の入力とするアン
ドゲート23のもう一方の入力がフリツプフロツ
プ5の補出力であることを考慮すれば置数レジ
スタの出力がアンドゲート22、オアゲート24
を介して表示装置9に入力され、表示内容は置数
レジスタの内容となる。この後置数キーK2が押
し下げられると置数キーK4の信号は信号線dを
介して制御信号発生装置1の入力される。この時
アンドゲート10の一方の入力となる信号fが
「1」となる。
Prior to time setting, the time setting start key K1 is pressed down. The signal from this key K1 is signal line a
is input to the control signal generator 1 via the signal line g.
Set to "1". This signal g is introduced into the clear terminal of the counter 3, and the counter 3 is cleared and its contents become 0. Also, this signal is 1 second counter 8
The inverter output of this signal g is the other input of the AND gate 14 which has the output of the signal g as one input, and the inverter output of this signal g is the input of the 4-input AND gate 16 for feedback of the register. Therefore, the signal g is "1"
At this time, the output of the AND gate 16 becomes a logical value 0 (hereinafter referred to as "0"), and the contents of the clock register are transferred to the numeric register via the AND gate 14.
After this operation is completed, the control signal generating device 1 sets the signal line j to "1", the flip-flop 5 is set, and the true output Q becomes "1". Therefore, the other input of the AND gate 22 whose one input is the output of the digit register is the true output Q of the flip-flop 5, and the other input of the AND gate 23 whose one input is the output of the clock register. Considering that it is the complementary output of flip-flop 5, the output of the numeric register is AND gate 22 and OR gate 24.
The data is input to the display device 9 via the display device 9, and the displayed content becomes the content of the numeric register. When this numeric value key K2 is pressed down, the signal of the numeric value key K4 is input to the control signal generator 1 via the signal line d. At this time, the signal f which becomes one input of the AND gate 10 becomes "1".

このアンドゲート10の一方の入力は前述した
信号TM1であり、カウンタ3の内容が0であるこ
とからTM1はタイミングT5に於て「1」とな
る。このアンドゲート10の出力は一方の入力を
前記置数キー変換装置2により数値情報に変換さ
れた置数キーの内容とするアンドゲート13の入
力となつている。またこのアンドゲート10のイ
ンバータ出力は前記置数レジスタ帰還用アンドゲ
ート16の入力となつているため、置数キーK4
による数値情報がタイミングT5の時にアンドゲ
ート13を介し置数レジスタに入力される。即ち
時間情報の下位部分が置き換えられたことにな
る。またアンドゲート10の出力は一桁分の遅れ
を有する遅延型フリツプフロツプ11に入力され
ているためフリツプフロツプ11はタイミング
T6に於て「1」となる。このフリツプフロツプ
11の出力は一方の入力を置数レジスタの出力の
遅延型フリツプフロツプ21により一桁分遅れた
内容とするアンドゲート15の入力となつてい
る。またこのフリツプフロツプ11のインバータ
出力は帰還用アンドゲート16に入力されてお
り、タイミングT6に於ては置数レジスタの内容
のうちタイミングT5で、その出力に現れる内容
がアンドゲート15を介して置数レジスタに入力
される。次々に置数キーK4が押し下げられると
置数キーK4に基いた数値情報が置数レジスタの
時間情報に関する部分に入力される。
One input of this AND gate 10 is the aforementioned signal T M1 , and since the content of the counter 3 is 0, T M1 becomes "1" at timing T5 . The output of this AND gate 10 serves as an input to an AND gate 13 whose one input is the content of the numeric key converted into numerical information by the numeric key conversion device 2. Also, since the inverter output of this AND gate 10 is input to the AND gate 16 for numeric register feedback, the numeric key K 4
Numerical information is input to the number register via the AND gate 13 at timing T5 . In other words, the lower part of the time information has been replaced. Furthermore, since the output of the AND gate 10 is input to the delay type flip-flop 11 which has a one-digit delay, the flip-flop 11 is
It becomes "1" at T 6 . The output of this flip-flop 11 is an input to an AND gate 15 whose one input is delayed by one digit by a delay type flip-flop 21 of the output of the register. The inverter output of this flip-flop 11 is input to the feedback AND gate 16, and at timing T6 , the content appearing at the output at timing T5 of the contents of the register is inputted via the AND gate 15. Input to the numeric register. When the numeric key K4 is depressed one after another, numerical information based on the numeric key K4 is input into the time information section of the numeric register.

必要な時間情報が入力された後、時分秒区切り
キーK3が押し下げられると、この時分秒区切り
キーK3の信号は信号線cを介して制御信号発生
装置1に入力される。制御信号発生装置1はカウ
ンタ3の+1端子に入力される信号線hを「1」
とし、カウンタ3の内容を+1する。従つてこの
時分秒区切りキーK3の押し下げの後はTM2はタ
イミングT3に於て「1」となるため時間に関す
る置数と同様に置数された内容は時間情報の分に
関する部分に入力される。然る後に時間設定終了
キーK2が押し下げられると、このキー信号は信
号線bを介して制御信号発生装置1に入力され、
制御信号発生装置1は信号線eを「1」にする。
この信号eは一方の入力を前記TM2とするアンド
ゲート12の入力である。TM2はカウンタの内容
が1であることからタイミングT3〜T6に亘つて
「1」となつておりこれは置数レジスタ6の出力
に時間、分に関する情報が現れる時間に対応して
いる。従つてアンドゲート12の出力は一方の入
力を置数レジスタ6の出力とするアンドゲート1
8のもう一方の入力であり、アンドゲート12の
インバータ出力は時計レジスタ帰還用アンドゲー
ト19に入力されているため、置数レジスタ6の
内容のうち時間分に関する情報が時計レジスタ7
に転送される。この後フリツプフロツプ5のリセ
ツト端子に入力される信号iを「1」しフリツプ
フロツプ5はリセツトされ表示装置9に入力され
るのは時間、分の内容だけ置数キーにより置換さ
れた時計レジスタ7の出力となる。
After the necessary time information is input, when the hour, minute, and second separator key K3 is pressed down, the signal of this hour, minute, and second separator key K3 is input to the control signal generator 1 via the signal line c. The control signal generator 1 sets the signal line h input to the +1 terminal of the counter 3 to "1".
and increments the contents of counter 3 by 1. Therefore, after pressing down the hours, minutes, and seconds separator key K3 , T M2 becomes "1" at timing T3 , so the contents entered are in the minute part of the time information in the same way as the numbers related to the time. is input. After that, when the time setting end key K2 is pressed down, this key signal is input to the control signal generator 1 via the signal line b,
The control signal generator 1 sets the signal line e to "1".
This signal e is an input to an AND gate 12 whose one input is T M2 . Since the content of the counter is 1, T M2 is "1" from timing T 3 to T 6 , and this corresponds to the time when information regarding hours and minutes appears in the output of the numeric register 6. . Therefore, the output of AND gate 12 is AND gate 1 whose one input is the output of register 6.
8, and the inverter output of the AND gate 12 is input to the AND gate 19 for clock register feedback, so information regarding the time portion of the contents of the numeric register 6 is input to the clock register 7.
will be forwarded to. After this, the signal i input to the reset terminal of the flip-flop 5 is set to ``1'', the flip-flop 5 is reset, and the output of the clock register 7, which is replaced by the numeric keys by the contents of hours and minutes, is input to the display device 9. becomes.

また時計レジスタ7の情報のうち分に関する部
分のみ置数キーにより置換するには、時間設定開
始キーK1を押し、時分秒区切りキーK3を押すこ
とによつてカウンタ3を+1した後所要の置数キ
ーを押し時間設定終了キーを押せば実行できる。
To replace only the minute-related part of the information in the clock register 7 using the numeric keys, press the time setting start key K1 , press the hour, minute, and second separator key K3 to increment the counter 3 by 1, and then This can be executed by pressing the numeric key and the time setting end key.

以上の如く本発明によれば時計レジスタ内の任
意の部分の情報を置数キーによつて設定すること
が可能となり、本発明が時間、分、秒の設定の簡
便化にもたらす効果は大である。
As described above, according to the present invention, information in any part of the clock register can be set using the numeric keys, and the present invention has a great effect in simplifying the setting of hours, minutes, and seconds. be.

また本発明の実施例に於て時間設定終了キーを
用いているが、時間設定開始のため時間設定開始
キーが押された後の時間設定開始キーの押し下げ
を時間設定終了キーの押し下げの働きにすること
も可能である。
In addition, in the embodiment of the present invention, a time setting end key is used, but after the time setting start key is pressed to start time setting, pressing the time setting start key is used as a function of pressing the time setting end key. It is also possible to do so.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の実施例を示すブロツク図であ
り、第2図は第1図に示す実施例で用いられるタ
イミング図である。 1……制御信号発生装置、2……置数キー変換
装置、3……カウンタ、4……転送タイミング発
生装置、6……置数レジスタ、7……時計レジス
タ、8……1秒カウンタ、9……表示装置。
FIG. 1 is a block diagram showing an embodiment of the present invention, and FIG. 2 is a timing diagram used in the embodiment shown in FIG. DESCRIPTION OF SYMBOLS 1... Control signal generator, 2... Numerical key conversion device, 3... Counter, 4... Transfer timing generator, 6... Numerical register, 7... Clock register, 8... 1 second counter, 9...Display device.

Claims (1)

【特許請求の範囲】[Claims] 1 時間設定開始を指示する指示手段と、以降の
置数が時間情報のうち時間、分および秒の何れに
対応するかを指定する時分秒区切り指示手段と、
置数手段と、置数情報記憶手段と、時間情報記憶
手段とを含み、時間設定開始が指示されると、時
間情報記憶手段の内容を置数情報記憶手段に転送
し、その後置数されることなく時分秒区切り指示
手段が操作されたときは置数情報記憶手段の対応
する桁の情報を変更せず、置数された後に前記時
分秒区切り指示手段が操作された場合にのみ前記
置数内容を前記置数情報記憶手段の対応する桁に
書込むことによつて任意の桁のみを選択的に変更
することを特徴とする時間情報設定方式。
1. An instruction means for instructing the start of time setting; an hour, minute, and second division instruction means for specifying whether the subsequent numbers correspond to hours, minutes, or seconds in the time information;
It includes a number setting means, a number information storage means, and a time information storage means, and when the start of time setting is instructed, the contents of the time information storage means are transferred to the number information storage means, and the number is then set. If the hour, minute, and second separator indicating means is operated without changing the number, the information in the corresponding digit of the numeric information storage means is not changed, and only when the hour, minute, and second separator indicating means is operated after the number has been set, the above information is changed. A time information setting method characterized in that only an arbitrary digit is selectively changed by writing the contents of the set number into the corresponding digit of the set number information storage means.
JP14936578A 1978-12-01 1978-12-01 Time information setting system Granted JPS5576461A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14936578A JPS5576461A (en) 1978-12-01 1978-12-01 Time information setting system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14936578A JPS5576461A (en) 1978-12-01 1978-12-01 Time information setting system

Publications (2)

Publication Number Publication Date
JPS5576461A JPS5576461A (en) 1980-06-09
JPS6221150B2 true JPS6221150B2 (en) 1987-05-11

Family

ID=15473539

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14936578A Granted JPS5576461A (en) 1978-12-01 1978-12-01 Time information setting system

Country Status (1)

Country Link
JP (1) JPS5576461A (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5920996B2 (en) * 1975-12-27 1984-05-16 セイコーエプソン株式会社 Keisankitsukitokei
JPS6019537B2 (en) * 1976-11-30 1985-05-16 カシオ計算機株式会社 Key input method

Also Published As

Publication number Publication date
JPS5576461A (en) 1980-06-09

Similar Documents

Publication Publication Date Title
US4041295A (en) Electronic timepiece calculator
JPS6122808B2 (en)
US3867619A (en) Desk top electronic computer with digital clock
JPS6221150B2 (en)
US4086654A (en) Electronic timepiece calculator
US4250571A (en) Portable electronic device
US4011559A (en) Universal binary code converter
US4367958A (en) Correction signal generating system for an electronic timepiece
US4217654A (en) Portable electronic device equipped with timekeeping and calculation functions
JPS5920995B2 (en) Keisankitsukitokei
GB1378054A (en) Input number circuit means of an electronic calculator using a multizero input key
SU930312A2 (en) Information input device
JPS5828275Y2 (en) Date information display device
JPS5834484A (en) Digital display time piece
US4192135A (en) Portable electronic device
JPS5920996B2 (en) Keisankitsukitokei
JPS594056B2 (en) Key input control method
JPS6249942B2 (en)
JPS6121681Y2 (en)
JPS591994B2 (en) Adjustment device for electronic clock with keyboard
JPS53135677A (en) Electronic watch
SU881731A1 (en) Binary coded decimal code coder
SU999033A1 (en) Data input device
JPS5927941B2 (en) electronic desk calculator
JPS6137086Y2 (en)