JPS6221266B2 - - Google Patents
Info
- Publication number
- JPS6221266B2 JPS6221266B2 JP55188204A JP18820480A JPS6221266B2 JP S6221266 B2 JPS6221266 B2 JP S6221266B2 JP 55188204 A JP55188204 A JP 55188204A JP 18820480 A JP18820480 A JP 18820480A JP S6221266 B2 JPS6221266 B2 JP S6221266B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- opening
- psg
- silicon nitride
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/069—Manufacture or treatment of conductive parts of the interconnections by forming self-aligned vias or self-aligned contact plugs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/131—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
- H10W74/137—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed the encapsulations being directly on the semiconductor body
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/59—Bond pads specially adapted therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/951—Materials of bond pads
- H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/981—Auxiliary members, e.g. spacers
- H10W72/983—Reinforcing structures, e.g. collars
Landscapes
- Wire Bonding (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置に係り、特に樹脂封止され
た半導体装置の表面構造に関するものである。
た半導体装置の表面構造に関するものである。
半導体装置、特に半導体基板表面に利用してい
るMOS型集積素子の信頼性は、主にその素子表
面状態によつて決まることが多く、素子をケース
に封止する雰囲気をいかに清浄化するかが重要で
ある。その為、セラミツクケースに封止する場
合、雰囲気中の不純物を少くしたり、N2ガス等
により湿度を低く仰えて劣化を防止したりした。
るMOS型集積素子の信頼性は、主にその素子表
面状態によつて決まることが多く、素子をケース
に封止する雰囲気をいかに清浄化するかが重要で
ある。その為、セラミツクケースに封止する場
合、雰囲気中の不純物を少くしたり、N2ガス等
により湿度を低く仰えて劣化を防止したりした。
さらにこれとは逆に素子側からの対策として素
止表面をCVD法によるシリコンオキサイド
(SiO2)で被覆して、不純物の侵入を防ぎ特性の
変動をおさえていた。
止表面をCVD法によるシリコンオキサイド
(SiO2)で被覆して、不純物の侵入を防ぎ特性の
変動をおさえていた。
しかし、このSiO2構造はセラミツクケースの
場合には十分効果があり、保護膜として働くが、
プラスチツクケースの様にケース自身がNa+等の
不純物(一般にエポキシ系樹脂で100ppm)を含
み、さらに素子表面に直接接触している場合は、
SiO2保護膜中をNa+が通過して特性変動が起きる
ことが知られている。
場合には十分効果があり、保護膜として働くが、
プラスチツクケースの様にケース自身がNa+等の
不純物(一般にエポキシ系樹脂で100ppm)を含
み、さらに素子表面に直接接触している場合は、
SiO2保護膜中をNa+が通過して特性変動が起きる
ことが知られている。
この様にプラスチツクケースは長期の信頼性に
問題がある反面、量産性の良さや低価格という大
きな利点を有している為、種々の表面保護膜が検
討され、素子側の対策により、セラミツクケース
と同程度の信頼性をもつプラスチツクケースが研
究、開発されている。
問題がある反面、量産性の良さや低価格という大
きな利点を有している為、種々の表面保護膜が検
討され、素子側の対策により、セラミツクケース
と同程度の信頼性をもつプラスチツクケースが研
究、開発されている。
特に近年、表面保護膜として低濃度リンシリケ
ートガラス(PSG)やシリコンナイトライド
(Si3N4)薄膜が使われ始め、その膜厚や成長温度
を選べばプラスチツク樹脂により封止された場合
でもNa+イオン等の不純物に対して十分な保護膜
となり、さらに125℃という高温下で連続動作さ
せても特性低下することのない信頼性の高いIC
が得られる様になつた。
ートガラス(PSG)やシリコンナイトライド
(Si3N4)薄膜が使われ始め、その膜厚や成長温度
を選べばプラスチツク樹脂により封止された場合
でもNa+イオン等の不純物に対して十分な保護膜
となり、さらに125℃という高温下で連続動作さ
せても特性低下することのない信頼性の高いIC
が得られる様になつた。
同時に、この保護膜は水分に対しても同様な効
果があり、樹脂とリードフレームの境界部に沿つ
て侵入してくる水分に対してもアルミニウム配線
の腐蝕や表面リーク電流の発生を仰えることがで
きる。
果があり、樹脂とリードフレームの境界部に沿つ
て侵入してくる水分に対してもアルミニウム配線
の腐蝕や表面リーク電流の発生を仰えることがで
きる。
しかし、これらの優れた保護膜も金属細線(一
般に30μm程度のAu線)ボンデイング開孔部の
アルミニウム電極に対してはその表面を覆うこと
が本質的に不可能である為、プラスチツク樹脂封
止されたICの信頼性即ち耐湿性はこの部分で決
まつてしまう事が判つた。
般に30μm程度のAu線)ボンデイング開孔部の
アルミニウム電極に対してはその表面を覆うこと
が本質的に不可能である為、プラスチツク樹脂封
止されたICの信頼性即ち耐湿性はこの部分で決
まつてしまう事が判つた。
本発明の目的は、プラスチツク樹脂により封止
されたICの耐湿性の高い素子表面構造を提供す
るものである。
されたICの耐湿性の高い素子表面構造を提供す
るものである。
本発明はプラスチツク樹脂中やリードフレーム
との境界部に沿つて半導体素子表面に侵入した水
分がボンデイング電極下の素子表面絶縁膜中に含
まれるリン加合物と反応してリン酸が形成され、
このリン酸がアルミニウムを腐蝕させることに着
目し、このリン加合物と侵入した水分とを隔離す
れば耐湿性に優れ、素子表面リークのない信頼性
の高いICを製造できることを見出したことに基
いている。
との境界部に沿つて半導体素子表面に侵入した水
分がボンデイング電極下の素子表面絶縁膜中に含
まれるリン加合物と反応してリン酸が形成され、
このリン酸がアルミニウムを腐蝕させることに着
目し、このリン加合物と侵入した水分とを隔離す
れば耐湿性に優れ、素子表面リークのない信頼性
の高いICを製造できることを見出したことに基
いている。
本発明の特徴は、半導体基板の主面上の絶縁膜
すなわち保護膜に開口が形成され、該開口を通し
て該開口下の金属層のボンデイング用電極部に金
属細線がボンデイング接続され、該ボンデイング
用電極部に金属層の配線部が接続される半導体装
置において、前記半導体基板の主面には厚い二酸
化シリコン膜が設けられ、該二酸化シリコン膜上
にリンシリケートガラス膜(PSG膜)が設けら
れ、前記配線部は該リンシリケートガラス膜
(PSG膜)に被着してその上を延在し、前記ボン
デイング用電極部は該リンシリケートガラス膜
(PSG膜)上に形成されたシリコンナイトライド
層に被着して設けられている半導体装置にある。
このようにボンデイング用電極はPSG膜に被着さ
せずその上に設けられたシリコンナイトライド層
に被着しているから上記水分の侵入があつても腐
蝕の事故は発生しない。一方、配線部への水分の
侵入は問題とならないからこの配線部はPSG膜に
直接被着させる。これはシリコンナイトライド層
に被着させるよりもPSG膜に被着させた方が接着
力が大となるからである。又、シリコンナイトラ
イド層を全面に形成しておくと、全体が厚い絶縁
膜構成となり、配線部を半導体基板に接続するよ
うなとき大きな段差により断線の恐れを生じるか
らである。
すなわち保護膜に開口が形成され、該開口を通し
て該開口下の金属層のボンデイング用電極部に金
属細線がボンデイング接続され、該ボンデイング
用電極部に金属層の配線部が接続される半導体装
置において、前記半導体基板の主面には厚い二酸
化シリコン膜が設けられ、該二酸化シリコン膜上
にリンシリケートガラス膜(PSG膜)が設けら
れ、前記配線部は該リンシリケートガラス膜
(PSG膜)に被着してその上を延在し、前記ボン
デイング用電極部は該リンシリケートガラス膜
(PSG膜)上に形成されたシリコンナイトライド
層に被着して設けられている半導体装置にある。
このようにボンデイング用電極はPSG膜に被着さ
せずその上に設けられたシリコンナイトライド層
に被着しているから上記水分の侵入があつても腐
蝕の事故は発生しない。一方、配線部への水分の
侵入は問題とならないからこの配線部はPSG膜に
直接被着させる。これはシリコンナイトライド層
に被着させるよりもPSG膜に被着させた方が接着
力が大となるからである。又、シリコンナイトラ
イド層を全面に形成しておくと、全体が厚い絶縁
膜構成となり、配線部を半導体基板に接続するよ
うなとき大きな段差により断線の恐れを生じるか
らである。
従来では第2図に示すように半導体基板1の表
面に設置された保護膜の低濃度PSG膜やシリコン
ナイトライド膜5は、金属細線ボンデイング部の
みエツチングにより除去され開孔部6が形成され
る。この開孔部6は一般に100μm□程度の大き
さで形成されアルミニウム電極4′が露出してい
る。そして金等の金属細線によりリードフレーム
と接続されるが、この状態でそのまま樹脂により
封止される為、水分は直接アルミニウム電極4′
上まで容易に到達し、さらにアルミニウム金属
4′の粒魂境界部を通つて、その電極下のリンを
含有した絶縁層3に達し、この部分で反応し、リ
ン酸が形成される。その結果、徐々にアルミニウ
ムが腐蝕されついには断線に至つてしまう。それ
故、PSGやシリコンナイトライド膜の様な優れた
保護膜5で半導体素子表面を覆つても実際には、
その耐湿性は金属細線ボンデイング用開孔部6で
決まつてしまい、優れた耐湿性を持つプラスチツ
ク封止されたICは不可能であつた。ところが開
孔部のアルミニウム電極下の構造をリン酸が形成
されない様な耐水性のある絶縁膜を介在させる
と、耐湿性に優れた量産性のあるプラスチツク封
止されたICが得られることが判明した。
面に設置された保護膜の低濃度PSG膜やシリコン
ナイトライド膜5は、金属細線ボンデイング部の
みエツチングにより除去され開孔部6が形成され
る。この開孔部6は一般に100μm□程度の大き
さで形成されアルミニウム電極4′が露出してい
る。そして金等の金属細線によりリードフレーム
と接続されるが、この状態でそのまま樹脂により
封止される為、水分は直接アルミニウム電極4′
上まで容易に到達し、さらにアルミニウム金属
4′の粒魂境界部を通つて、その電極下のリンを
含有した絶縁層3に達し、この部分で反応し、リ
ン酸が形成される。その結果、徐々にアルミニウ
ムが腐蝕されついには断線に至つてしまう。それ
故、PSGやシリコンナイトライド膜の様な優れた
保護膜5で半導体素子表面を覆つても実際には、
その耐湿性は金属細線ボンデイング用開孔部6で
決まつてしまい、優れた耐湿性を持つプラスチツ
ク封止されたICは不可能であつた。ところが開
孔部のアルミニウム電極下の構造をリン酸が形成
されない様な耐水性のある絶縁膜を介在させる
と、耐湿性に優れた量産性のあるプラスチツク封
止されたICが得られることが判明した。
第1図はシリコンナイトライド薄膜により保護
されたNチヤンネルMOS型集積素子について、
従来知られているボンデイング用電極構造と本発
明による構造との耐湿性試験における不良発生率
を調べたものである。
されたNチヤンネルMOS型集積素子について、
従来知られているボンデイング用電極構造と本発
明による構造との耐湿性試験における不良発生率
を調べたものである。
それぞれの構造を持つMOS型集積素子はエポ
キシ樹脂でモールデイングしたプラスチツクパツ
ケージに実装されている。
キシ樹脂でモールデイングしたプラスチツクパツ
ケージに実装されている。
第1図から判る様に本発明による構造を持つ素
子の耐湿性は、125℃のプレツシヤークツカーテ
ストで1000H以上耐え、機能を失なわないのに対
し、従来構造の素子は400H程度からボンデイン
グ用電極部のアルミニウム腐蝕による断線が原因
で不良が出始め、500Hまでにほぼ全滅してしま
う。
子の耐湿性は、125℃のプレツシヤークツカーテ
ストで1000H以上耐え、機能を失なわないのに対
し、従来構造の素子は400H程度からボンデイン
グ用電極部のアルミニウム腐蝕による断線が原因
で不良が出始め、500Hまでにほぼ全滅してしま
う。
以下、図面を参照して本発明の実施例を説明す
る。
る。
第3図は、本発明によるMOS型素子の一実施
例を示す断面図である。P型半導体基板1上に熱
酸化SiO2層2及びPSG層3が形成され、該PSG層
上には配線用アルミニウム電極4が設置されてい
る。さらにその上部には素子表面保護用としてシ
リコンナイトライドやPSGの薄膜5が設けられて
いる。この様な構造を持つ素子の保護膜5の開孔
部すなわちボンデイング電極開孔部(第2図の6
に相当)より水が侵入しアルミニウム電極下8ま
で到達しても、PSG層3とボンデイング電極4′
間に水分の通過し難いシリコンナイトライド層9
を入れることにより耐湿性を向上させている。す
なわち、層9の存在によりリン酸が形成されずア
ルミニウムの腐蝕のない素子が得られる。
例を示す断面図である。P型半導体基板1上に熱
酸化SiO2層2及びPSG層3が形成され、該PSG層
上には配線用アルミニウム電極4が設置されてい
る。さらにその上部には素子表面保護用としてシ
リコンナイトライドやPSGの薄膜5が設けられて
いる。この様な構造を持つ素子の保護膜5の開孔
部すなわちボンデイング電極開孔部(第2図の6
に相当)より水が侵入しアルミニウム電極下8ま
で到達しても、PSG層3とボンデイング電極4′
間に水分の通過し難いシリコンナイトライド層9
を入れることにより耐湿性を向上させている。す
なわち、層9の存在によりリン酸が形成されずア
ルミニウムの腐蝕のない素子が得られる。
以上の様に、本発明による半導体素子はプラス
チツクケースに封止した場合でも、水分によるア
ルミニウム電極の腐蝕のない耐湿性に優れた特徴
を有する。
チツクケースに封止した場合でも、水分によるア
ルミニウム電極の腐蝕のない耐湿性に優れた特徴
を有する。
尚、以上は本発明をMOS型素子に適用した場
合について説明したが、バイポーラ型素子につい
ても、本発明が適用できることは明らかである。
合について説明したが、バイポーラ型素子につい
ても、本発明が適用できることは明らかである。
第1図は従来のシリコンナイトライド薄膜によ
り保護されたMOS型集積素子と本発明の実施例
によるMOS型集積素子の耐湿性試験(プレツシ
ヤークツカーテスト;条件125℃)における不良
発生率を示す特性図。第2図は従来構造のMOS
型集積素子を示す断面図、第3図は本発明の実施
例を示す断面図である。尚図において、 1……P型半導体基板、2……熱酸化SiO2
層、3……PSG層、4……配線用アルミニウム電
極、4′……ボンデイング用アルミニウム電極、
5……表面保護膜(シリコンナイトライド又は
PSG)、6……ボンデイング用電極開孔部、8…
…ボンデイング用アルミニウム電極下部、9……
シリコンナイトライド層。
り保護されたMOS型集積素子と本発明の実施例
によるMOS型集積素子の耐湿性試験(プレツシ
ヤークツカーテスト;条件125℃)における不良
発生率を示す特性図。第2図は従来構造のMOS
型集積素子を示す断面図、第3図は本発明の実施
例を示す断面図である。尚図において、 1……P型半導体基板、2……熱酸化SiO2
層、3……PSG層、4……配線用アルミニウム電
極、4′……ボンデイング用アルミニウム電極、
5……表面保護膜(シリコンナイトライド又は
PSG)、6……ボンデイング用電極開孔部、8…
…ボンデイング用アルミニウム電極下部、9……
シリコンナイトライド層。
Claims (1)
- 1 半導体基板の主面上の絶縁膜に開口が形成さ
れ、該開口を通して該開口下の金属層のボンデイ
ング用電極部に金属細線がボンデイング接続さ
れ、該ボンデイング用電極部に金属層の配線部が
接続される半導体装置において、前記半導体基板
の主面には厚い二酸化シリコン膜が設けられ、該
二酸化シリコン膜上にリンシリケートガラス膜が
設けられ、前記配線部は該リンシリケートガラス
膜に被着してその上を延在し、前記ボンデイング
用電極部は該リンシリケートガラス膜上に形成さ
れたシリコンナイトライド層に被着して設けられ
ていることを特徴とする半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55188204A JPS57113235A (en) | 1980-12-29 | 1980-12-29 | Semiconductor device |
| US06/333,508 US4472730A (en) | 1980-12-29 | 1981-12-22 | Semiconductor device having an improved moisture resistance |
| GB8139049A GB2092376B (en) | 1980-12-29 | 1981-12-30 | Improvements in semiconductor devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55188204A JPS57113235A (en) | 1980-12-29 | 1980-12-29 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57113235A JPS57113235A (en) | 1982-07-14 |
| JPS6221266B2 true JPS6221266B2 (ja) | 1987-05-12 |
Family
ID=16219589
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55188204A Granted JPS57113235A (en) | 1980-12-29 | 1980-12-29 | Semiconductor device |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4472730A (ja) |
| JP (1) | JPS57113235A (ja) |
| GB (1) | GB2092376B (ja) |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0105915A1 (en) * | 1982-04-23 | 1984-04-25 | Western Electric Company, Incorporated | Semiconductor integrated circuit structures having insulated conductors |
| JPS5955037A (ja) * | 1982-09-24 | 1984-03-29 | Hitachi Ltd | 半導体装置 |
| FR2555364B1 (fr) * | 1983-11-18 | 1990-02-02 | Hitachi Ltd | Procede de fabrication de connexions d'un dispositif a circuits integres a semi-conducteurs comportant en particulier un mitset |
| US4622576A (en) * | 1984-10-22 | 1986-11-11 | National Semiconductor Corporation | Conductive non-metallic self-passivating non-corrodable IC bonding pads |
| US4824801A (en) * | 1986-09-09 | 1989-04-25 | Mitsubishi Denki Kabushiki Kaisha | Method of manufacturing aluminum bonding pad with PSG coating |
| KR900007231B1 (ko) * | 1986-09-16 | 1990-10-05 | 가부시키가이샤 도시바 | 반도체집적회로장치 |
| US4922323A (en) * | 1987-04-09 | 1990-05-01 | Microelectronics And Computer Technology Corporation | Hermetically sealed multilayer electrical feedthru |
| JPH0695517B2 (ja) * | 1987-06-25 | 1994-11-24 | 日本電気株式会社 | 半導体装置 |
| US5065222A (en) * | 1987-11-11 | 1991-11-12 | Seiko Instruments Inc. | Semiconductor device having two-layered passivation film |
| US5366921A (en) * | 1987-11-13 | 1994-11-22 | Canon Kabushiki Kaisha | Process for fabricating an electronic circuit apparatus |
| JPH0734449B2 (ja) * | 1987-11-30 | 1995-04-12 | 三菱電機株式会社 | 半導体装置の電極接合部構造 |
| US4998805A (en) * | 1988-02-19 | 1991-03-12 | Eastman Kodak Company | Elimination of field-induced instabilities in electrooptic modulators |
| US5044220A (en) * | 1988-03-10 | 1991-09-03 | Dr. Ing. H.C.F. Porsche Ag | Shifting arrangement for an automatic transmission of a motor vehicle |
| US4903118A (en) * | 1988-03-30 | 1990-02-20 | Director General, Agency Of Industrial Science And Technology | Semiconductor device including a resilient bonding resin |
| US5121187A (en) * | 1988-10-17 | 1992-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Electric device having a leadframe covered with an antioxidation film |
| US5293073A (en) * | 1989-06-27 | 1994-03-08 | Kabushiki Kaisha Toshiba | Electrode structure of a semiconductor device which uses a copper wire as a bonding wire |
| JPH0682704B2 (ja) * | 1989-06-27 | 1994-10-19 | 株式会社東芝 | 半導体装置 |
| JP2550248B2 (ja) * | 1991-10-14 | 1996-11-06 | 株式会社東芝 | 半導体集積回路装置およびその製造方法 |
| FR2691836B1 (fr) * | 1992-05-27 | 1997-04-30 | Ela Medical Sa | Procede de fabrication d'un dispositif a semi-conducteurs comportant au moins une puce et dispositif correspondant. |
| JP3057130B2 (ja) | 1993-02-18 | 2000-06-26 | 三菱電機株式会社 | 樹脂封止型半導体パッケージおよびその製造方法 |
| JP2940432B2 (ja) * | 1995-04-27 | 1999-08-25 | ヤマハ株式会社 | 半導体装置とその製造方法 |
| US5960306A (en) * | 1995-12-15 | 1999-09-28 | Motorola, Inc. | Process for forming a semiconductor device |
| US6396145B1 (en) * | 1998-06-12 | 2002-05-28 | Hitachi, Ltd. | Semiconductor device and method for manufacturing the same technical field |
| US6710446B2 (en) * | 1999-12-30 | 2004-03-23 | Renesas Technology Corporation | Semiconductor device comprising stress relaxation layers and method for manufacturing the same |
| CN100452367C (zh) * | 2004-09-17 | 2009-01-14 | 卡西欧计算机株式会社 | 具有密封膜的芯片尺寸的半导体装置及其制造方法 |
| JP4003780B2 (ja) * | 2004-09-17 | 2007-11-07 | カシオ計算機株式会社 | 半導体装置及びその製造方法 |
| CN102282659B (zh) * | 2009-02-04 | 2013-11-20 | 松下电器产业株式会社 | 半导体基板结构及半导体装置 |
| US9305788B2 (en) * | 2012-10-29 | 2016-04-05 | Sumitomo Electric Device Innovations, Inc. | Method of fabricating semiconductor device |
| US9362191B2 (en) * | 2013-08-29 | 2016-06-07 | Infineon Technologies Austria Ag | Encapsulated semiconductor device |
| CN110190118A (zh) * | 2018-02-22 | 2019-08-30 | 三垦电气株式会社 | 半导体装置和电子设备 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4005455A (en) * | 1974-08-21 | 1977-01-25 | Intel Corporation | Corrosive resistant semiconductor interconnect pad |
| JPS5221782A (en) * | 1975-08-13 | 1977-02-18 | Toshiba Corp | Producing system and unit of semiconductor |
| JPS5232270A (en) * | 1975-09-05 | 1977-03-11 | Hitachi Ltd | Passivation film formaion by sputtering |
| JPS5295171A (en) * | 1976-02-06 | 1977-08-10 | Hitachi Ltd | Electrode for semi-conductor |
| JPS5414672A (en) * | 1977-07-06 | 1979-02-03 | Hitachi Ltd | Bonding electrode structure of semiconductor device |
| JPS54147789A (en) * | 1978-05-11 | 1979-11-19 | Matsushita Electric Ind Co Ltd | Semiconductor divice and its manufacture |
| US4273805A (en) * | 1978-06-19 | 1981-06-16 | Rca Corporation | Passivating composite for a semiconductor device comprising a silicon nitride (Si1 3N4) layer and phosphosilicate glass (PSG) layer |
| JPS558090A (en) * | 1978-07-03 | 1980-01-21 | Nec Corp | Semiconductor device |
| JPS5519850A (en) * | 1978-07-31 | 1980-02-12 | Hitachi Ltd | Semiconductor |
| JPS5527644A (en) * | 1978-08-17 | 1980-02-27 | Nec Corp | Multi-layer wiring type semiconductor device |
-
1980
- 1980-12-29 JP JP55188204A patent/JPS57113235A/ja active Granted
-
1981
- 1981-12-22 US US06/333,508 patent/US4472730A/en not_active Expired - Lifetime
- 1981-12-30 GB GB8139049A patent/GB2092376B/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| GB2092376A (en) | 1982-08-11 |
| GB2092376B (en) | 1985-03-06 |
| JPS57113235A (en) | 1982-07-14 |
| US4472730A (en) | 1984-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6221266B2 (ja) | ||
| US5742094A (en) | Sealed semiconductor chip | |
| KR870000350B1 (ko) | 다측 배선(多重配線)구조를 가진 전자장치(電子裝置) | |
| GB2134709A (en) | Semiconductor device and fabrication method thereof | |
| EP0902468B1 (en) | Resin-sealed semiconductor device and method of manufacturing the device | |
| EP0405501B1 (en) | Semiconductor device | |
| JPS61232646A (ja) | 樹脂封止型半導体集積回路装置 | |
| JPS60167432A (ja) | 半導体装置 | |
| JPH0648696B2 (ja) | 半導体装置 | |
| JPS58166748A (ja) | 半導体装置 | |
| JPS62219541A (ja) | 半導体装置 | |
| JP3401945B2 (ja) | 半導体装置 | |
| JPS615562A (ja) | 半導体装置 | |
| JP2771475B2 (ja) | 半導体装置 | |
| JPS60160627A (ja) | 半導体集積回路装置 | |
| JPH0219625B2 (ja) | ||
| JPH04283950A (ja) | 樹脂封止型半導体装置 | |
| JPS5974651A (ja) | 半導体装置 | |
| JPH0340430A (ja) | 半導体装置 | |
| JPS6055634A (ja) | 半導体集積回路装置 | |
| KR0146066B1 (ko) | 반도체 소자의 패드 보호막 형성방법 | |
| JPH01283855A (ja) | 半導体装置 | |
| JPS5980937A (ja) | 電子部品 | |
| JP2526469Y2 (ja) | 混成集積回路の封止構造 | |
| JPS643340B2 (ja) |