Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS6222200B2 - - Google Patents
[go: Go Back, main page]

JPS6222200B2 - - Google Patents

Info

Publication number
JPS6222200B2
JPS6222200B2 JP53148996A JP14899678A JPS6222200B2 JP S6222200 B2 JPS6222200 B2 JP S6222200B2 JP 53148996 A JP53148996 A JP 53148996A JP 14899678 A JP14899678 A JP 14899678A JP S6222200 B2 JPS6222200 B2 JP S6222200B2
Authority
JP
Japan
Prior art keywords
battery
power source
circuit
turned
support
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53148996A
Other languages
Japanese (ja)
Other versions
JPS5577098A (en
Inventor
Takashi Maehara
Kanji Masuda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP14899678A priority Critical patent/JPS5577098A/en
Publication of JPS5577098A publication Critical patent/JPS5577098A/en
Publication of JPS6222200B2 publication Critical patent/JPS6222200B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Cash Registers Or Receiving Machines (AREA)
  • Power Sources (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は制御プログラム等を格納するメモリを
バツテリーサポートする機能を備えた金銭登録機
に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a cash register having a function of battery supporting a memory that stores control programs and the like.

〔従来の技術および発明が解決しようとする問題点〕[Problems to be solved by conventional technology and invention]

従来、セルフサービス式販売店等の会計機とし
て使用されるPOS(ポイントオブセールス、販売
時点端末情報装置)においては、プログラムは
ROM(リードオンメモリ)に書込まれて実装さ
れる形式がある。しかし、この形式のものは、ユ
ーザのPOS仕様毎にあるいは使様変更がある毎に
ROMを変更しなければならないという欠点があ
る。そこで、POS装置機能の増加等によるメモリ
容量の増大に対処し、価格大なるROMの使用を
避け、また、ユーザにより仕様の多様性(すなわ
ちユーザによつてプログラムが異なる)に対処す
るためにプログラムを揮発性メモリたとえばダイ
ナミツクRAM(ランダムアクセスメモリ)に電
源投入時等処理の開始時点で書込むIPL方式(イ
ニシヤルプログラムロード方式)が提案されてい
る。この方式のものは、電源オフ(瞬断および停
電を含む)によつてRAMの記憶内容が消滅する
のを防止するために電源オフ後にバツテリサポー
トを行う必要がある。しかしながら、ダイナミツ
クRAMはリフレツシユを必要とし、電源を複数
個たとえば+12V、±5Vの3電源を必要とし、負
荷容量が大きい等の理由により、バツテリサポー
トを行つた場合には、バツテリが大容量となり、
その製造コストが高く、また、バツテリサポート
を行つている場合にバツテリが無制限に使用され
て過放電によるバツテリの破損および短寿命化を
招くという問題点がある。
Conventionally, in POS (point of sales, point of sale terminal information device) used as accounting machines in self-service stores, etc., the program is
There is a format that is written and implemented in ROM (read-on memory). However, in this format, it is necessary to adapt to each user's POS specifications or each time there is a change in usage.
The disadvantage is that the ROM must be changed. Therefore, in order to cope with the increase in memory capacity due to the increase in POS device functions, avoid the use of expensive ROM, and cope with the diversity of specifications by users (i.e., programs are different depending on users), An IPL method (initial program load method) has been proposed in which the data is written into a volatile memory, such as a dynamic RAM (random access memory), at the start of processing, such as when the power is turned on. This system requires battery support after the power is turned off to prevent the memory contents of the RAM from disappearing due to power off (including instantaneous interruptions and power outages). However, dynamic RAM requires refreshing, requires multiple power supplies, for example, 3 power supplies of +12V and ±5V, and has a large load capacity.If battery support is provided, the battery will have a large capacity.
There are problems in that the manufacturing cost is high, and when battery support is performed, the battery is used indefinitely, resulting in damage to the battery and shortened lifespan due to overdischarge.

〔問題点を解決するための手段および作用〕[Means and actions for solving problems]

上述の問題点を解決するために本発明は、電源
オフ後にあつても必要最小限のみバツテリサポー
トを行うという構想にもとづき、一定のオペレー
シヨン終了後すなわちクローズオペレーシヨン終
了後は電源オフであつてもバツテリサポートを切
離してバツテリの消耗を少なくし、これにより、
バツテリを小容量化して製造コストを低減し、ま
た、バツテリサポートを行つている場合にはバツ
テリの電圧を監視して過放電を防止するように
し、これにより、バツテリの破損を防止し、か
つ、バツテリの長寿命化をはかることにある。
In order to solve the above-mentioned problems, the present invention is based on the concept of providing battery support only to the minimum necessary level even after the power is turned off, and the present invention is based on the idea that the power is turned off after a certain operation is completed, that is, after a close operation is completed. The battery support is also separated to reduce battery wear and tear.
Reduce the battery capacity to reduce manufacturing costs, and when battery support is provided, monitor the battery voltage to prevent over-discharge, thereby preventing battery damage. The purpose is to extend the life of the battery.

〔実施例〕〔Example〕

以下、図面により本発明の実施例を説明する。
第1図は本発明の一実施例としての金銭登録機の
ブロツク回路図であり、また、第2図は第1図の
装置の動作を説明するための動作流れ図である。
第1図において、リフレツシユ回路11は電源1
2のオン時に動作する。TTL−IC(トランジス
タトランジスタロジツク集積回路)と電源12の
オフ時すなわちバツテリ31のサポート時に動作
する消費電力の少ないCMOS−IC(相補形MOS
集積回路)とを備え、TTL−ICおよびCMOS−
ICの切換はリフレツシユ回路11の図示しない
内部スイツチによつて行われる。すなわち、電源
12のオン時には、インターフエイス回路22が
内部スイツチを動作させてTTL−ICを選択さ
せ、他方、バツテリサポート時には、インターフ
エイス回路22が内部スイツチを動作させて
CMOS−ICを動作させる。また、ダイナミツク
RAM14に必要な複数の電圧たとえばV1=+
12V、V2=+5VおよびV3=−5VはDC/DCコン
バータ13によつて得られる。始めに、電源12
をオンにすると、DC/DCコンバータ13によつ
て3電圧V1,V2およびV3がダイナミツクRAM1
4に供給され、また、電源12を監視する判別回
路21からの信号によつてインターフエイス回路
22はリフレツシユ回路11のTTL−ICを動作
させ、これにより、ダイナミツクRAM14はリ
フレツシユされる。また、同時に、インターフエ
イス回路22の出力信号aは「1」、他方、出力
信号bは「0」となり、この場合、オフ回路23
の他の入力信号はcは「0」であるので、RSフ
リツプフロツプ24はセツトされ、これにより、
リレー回路25が駆動してリレー接点26は閉成
され、バツテリ31は充電される。この場合、発
光ダイオード27はこの装置の動作状態を表示す
る。次に、CPU34によりセンター装置として
のT/C(ターミナルコントローラ:図示せず)
あるいはカセツトテープ(図示せず)等からプロ
グラムをダイナミツクRAM14にロードする。
このIPL動作は、ROM(図示せず)に予めセツ
トされているプログラムによつて行う。売上会計
機として使用されるPOS端末は、一店舗内で複数
個所に配置されるのが通常である。これらのPOS
端末はT/C(ターミナル・コントローラ)と呼
ばれ、より大容量のメモリと多機能を備える上位
の親機に構内回線によつて接続されている。IPL
時において、ダイナミツクRAM14にロードさ
れるべきデータは、T/Cからの場合は上記構内
回線を経由し、またカセツトテープからの場合は
内部バス経由で伝達される。これにより、POSは
通常の運用たとえば金銭登録作業を実行する状態
となる。すなわち、CPU34がRAM14に格納
されたプログラムを実行することにより、オペレ
ータによる金銭登録作業が可能となる。そして、
オペレータ操作により登録された登録情報もま
た、このRAM14に格納されることになる。こ
れらの一連の金銭登録作業が終了し1日分の金銭
登録作業の精算ジヤーナルをCPU34により出
力した、すなわちクローズオペレーシヨン終了後
に電源12はオフにされる。あるいは、電源12
の故障または停電によつて電源12がオフにされ
ることがある。さらには、オペレータが自己の持
ち場、つまり自己担当のPOSから離席する場合、
キー操作等によつて電源12がオフされることも
ある。いずれの場合にあつても、電源12に代え
てバツテリ31から電源が供給され、バツテリサ
ポートを開始する。この場合、電源12を監視す
る判別回路21からの信号によりリフレツシユ回
路11は消費電力の少ないCMOS−ICの動作状
態に切替えられる。また、判別回路21はダイナ
ミツクRAM14の所定のアドレスのフラグ情報
を読出すことによりクローズオペレーシヨン終了
後が否かを判別し、クローズオペレーシヨン終了
後であることが判別された場合には、判別回路2
1からの信号により、インターフエイス回路22
の出力信号aは「0」となり、他方、出力信号b
は「1」となる。従つて、RSフリツプフロツプ
24はリセツトされ、リレー回路25が停止して
リレー接点26が開放され、バツテリサポートは
切離される。このように、電源12がオフになつ
ても、判別回路21によつてクローズオペレーシ
ヨン終了であることが判別された場合には、バツ
テリ31による電源供給は実行されず、バツテリ
サポートは切離される。
Embodiments of the present invention will be described below with reference to the drawings.
FIG. 1 is a block circuit diagram of a cash register as an embodiment of the present invention, and FIG. 2 is an operational flowchart for explaining the operation of the device shown in FIG.
In FIG. 1, the refresh circuit 11 is connected to the power supply 1.
Operates when 2 is on. TTL-IC (Transistor Transistor Logic Integrated Circuit) and CMOS-IC (complementary MOS
integrated circuit), TTL-IC and CMOS-
IC switching is performed by an internal switch (not shown) of the refresh circuit 11. That is, when the power supply 12 is turned on, the interface circuit 22 operates the internal switch to select the TTL-IC, and on the other hand, during battery support, the interface circuit 22 operates the internal switch.
Operate CMOS-IC. Also, dynamic
Multiple voltages required for RAM 14, e.g. V 1 = +
12V, V 2 =+5V and V 3 =-5V are obtained by DC/DC converter 13 . First, power supply 12
When turned on, the DC/DC converter 13 converts the three voltages V 1 , V 2 and V 3 to the dynamic RAM 1.
The interface circuit 22 operates the TTL-IC of the refresh circuit 11 in response to a signal from the discrimination circuit 21 which monitors the power supply 12, and thereby the dynamic RAM 14 is refreshed. At the same time, the output signal a of the interface circuit 22 becomes "1", while the output signal b becomes "0", and in this case, the off circuit 23
Since the other input signal c is "0", the RS flip-flop 24 is set, so that
The relay circuit 25 is driven, the relay contact 26 is closed, and the battery 31 is charged. In this case, the light emitting diode 27 indicates the operating status of the device. Next, the CPU 34 controls the T/C (terminal controller: not shown) as a center device.
Alternatively, a program is loaded into the dynamic RAM 14 from a cassette tape (not shown) or the like.
This IPL operation is performed by a program preset in a ROM (not shown). POS terminals used as sales accounting machines are usually located at multiple locations within a store. These POS
The terminal is called a T/C (terminal controller), and is connected via a private line to a higher-level parent machine equipped with a larger memory capacity and multiple functions. IPL
At times, data to be loaded into the dynamic RAM 14 is transmitted via the local circuit if from the T/C or via the internal bus if from the cassette tape. This puts the POS into a state where it performs normal operations, such as cash registration work. That is, the CPU 34 executes the program stored in the RAM 14, thereby enabling the operator to perform monetary registration work. and,
Registration information registered through operator operations will also be stored in this RAM 14. After these series of cash registration operations are completed and the settlement journal for one day's worth of cash registration operations is output by the CPU 34, that is, after the close operation is completed, the power supply 12 is turned off. Alternatively, the power supply 12
The power supply 12 may be turned off due to a failure or power outage. Furthermore, when an operator leaves his/her own post, that is, his or her own POS,
The power supply 12 may be turned off by key operation or the like. In either case, power is supplied from the battery 31 instead of the power supply 12, and battery support is started. In this case, the refresh circuit 11 is switched to the operating state of a CMOS-IC that consumes less power by a signal from the discrimination circuit 21 that monitors the power supply 12. Further, the determination circuit 21 determines whether or not the close operation has been completed by reading flag information at a predetermined address of the dynamic RAM 14. If it is determined that the close operation has been completed, the determination circuit 21 2
1, the interface circuit 22
The output signal a becomes "0", while the output signal b
becomes "1". Therefore, RS flip-flop 24 is reset, relay circuit 25 is stopped, relay contact 26 is opened, and battery support is disconnected. In this way, even if the power supply 12 is turned off, if the determination circuit 21 determines that the close operation has ended, the battery 31 will not supply power and the battery support will be disconnected. .

次に、上述において、判別回路21がクローズ
オペレーシヨン終了前であると判別した場合を考
察する。クローズオペレーシヨン終了前における
電源12のオフ状態が発生する場合として、オペ
レータのミス操作、停電、あるいは電源部の故障
等がある。このような場合にあつては、判別回路
21の指令信号によりインターフエイス回路22
の出力信号aおよびbは「0」となり、また、オ
ア回路23の他の入力信号も「0」であるので、
RSフリツプフロツプ24はセツト状態を保持
し、これにより、リレー接点26も閉接点を保持
する。従つて、バツテリサポートは継続する。こ
のバツテリサポートの継続中は、バツテリ31の
電圧はバツテリ電圧検出回路32によつて監視さ
れ、該電圧が基準レベル以下になつた場合には、
バツテリ電圧検出回路32の出力信号cは「0」
から「1」に変化する。これにより、RSフリツ
プフロツプ24はリセツトされてリレー接点26
が開放され、バツテリサポートは切離される。な
お、バツテリ電圧検出回路32の演算増幅器33
の基準レベル電圧はDC/DCコンバータ13の出
力電圧の1つたとえばV1を抵抗分割して得られ
る。このように、電源12がオフになり、かつ、
クローズオペレーシヨン終了前である場合には、
バツテリサポートが継続されるが、バツテリ電圧
が基準レベル以下になつた場合には、やはりバツ
テリサポートは切離される。
Next, consider the case in which the determination circuit 21 determines that the close operation has not yet finished. Examples of cases where the power supply 12 is turned off before the end of the close operation include operator error, power outage, and failure of the power supply unit. In such a case, the command signal from the discrimination circuit 21 causes the interface circuit 22 to
The output signals a and b of are "0", and the other input signals of the OR circuit 23 are also "0", so
RS flip-flop 24 remains set, which causes relay contact 26 to remain closed. Therefore, battery support will continue. While this battery support continues, the voltage of the battery 31 is monitored by the battery voltage detection circuit 32, and if the voltage falls below the reference level,
The output signal c of the battery voltage detection circuit 32 is “0”
The value changes from 1 to 1. As a result, the RS flip-flop 24 is reset to the relay contact 26.
is opened and the battery support is disconnected. Note that the operational amplifier 33 of the battery voltage detection circuit 32
The reference level voltage is obtained by resistor-dividing one of the output voltages of the DC/DC converter 13, for example, V1 . In this way, the power supply 12 is turned off, and
If the close operation is not yet completed,
Battery support continues, but if the battery voltage falls below the reference level, battery support is also disconnected.

上述のごとく、判別回路21によつて、3つの
状態、すなわち、電源オン状態、電源オフかつク
ローズオペレーシヨン終了後の状態、および電源
オフかつクローズオペレーシヨン終了前の状態が
判別され、これらの判別状態にもとづいてインタ
ーフエイス回路22が「1、0」、「0、1」およ
び「0、0」の2出力信号aおよびbを送出す
る。
As described above, the determination circuit 21 determines three states, namely, the power-on state, the power-off state and the state after the close operation is completed, and the power-off state and the state before the close operation ends. Based on the state, the interface circuit 22 sends out two output signals a and b of "1,0", "0,1" and "0,0".

なお、上述の実施例においては、ダイナミツク
RAMのバツテリサポート装置を示したが、他の
メモリたとえばスタテイツクRAMのバツテリサ
ポート装置にも適用し得る。ただし、この場合に
は、リフレツシユ回路11は不要となる。
Note that in the above embodiment, the dynamic
Although a battery support device for RAM is shown, the present invention can also be applied to a battery support device for other memories, such as static RAM. However, in this case, the refresh circuit 11 becomes unnecessary.

〔発明の効果〕〔Effect of the invention〕

本発明によれば、電源オフ後にあつても、クロ
ーズオペレーシヨン終了後であることが判別され
た場合には、バツテリサポートを実行しないよう
にすることにより、バツテリの消耗を少なくする
ことができ、従つて、バツテリを小容量化して製
造コストを低減させることができる。特に、POS
においては、精算処理終了によつてメモリに格納
されたプログラムを保持する必要性は少ない。す
なわち、1日の業務終了によつてメモリの内容を
破壊しても何ら差しつかえないからである。つま
り、POS端末においては、毎朝の業務開始前に、
各POS端末へ制御プログラムのIPLが行われ、ま
た、一日の登録情報は、その日のうちに精算処理
されるため、翌日には全く不要のデータとなる。
従つて、本発明のごとく、精算処理後の電源オフ
により、メモリの内容を無効にする方がより能率
的と言える。
According to the present invention, even after the power is turned off, if it is determined that the close operation has ended, battery support is not executed, thereby reducing battery consumption. Therefore, the capacity of the battery can be reduced and manufacturing costs can be reduced. In particular, POS
In this case, there is little need to retain the program stored in the memory upon completion of the payment process. In other words, there is no harm in destroying the contents of the memory at the end of the day's work. In other words, at a POS terminal, before starting work every morning,
The IPL of the control program is performed on each POS terminal, and the registration information for one day is processed on the same day, so the data becomes completely unnecessary the next day.
Therefore, it is more efficient to invalidate the contents of the memory by turning off the power after the payment process, as in the present invention.

また、上述の実施例においては、クローズオペ
レーシヨン終了前であることが判別された場合に
は、バツテリサポートを継続するが、この場合、
バツテリ電圧をチエツクして該バツテリ電圧が基
準レベル以下になつたことを検知したときにバツ
テリサポートを中止することにより、バツテリの
過放電を防止することができ、これにより、バツ
テリの破損を防止することができ、かつ、バツテ
リの寿命を長くすることができ、前述の従来形に
おける問題点の解決に役立つものである。
In addition, in the above embodiment, if it is determined that the close operation is not yet completed, battery support is continued, but in this case,
By checking the battery voltage and stopping battery support when it is detected that the battery voltage has fallen below the reference level, over-discharge of the battery can be prevented, thereby preventing battery damage. In addition, the life of the battery can be extended, which is useful for solving the problems of the conventional type described above.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例としての金銭登録機
のブロツク回路図、第2図は第1図の装置の動作
を説明するための動作流れ図である。 (符号の説明)、11:リフレツシユ回路、1
2:電源、13:DC/DCコンバータ、14:ダ
イナミツクRAM、21:判別回路、22:イン
ターフエイス回路、23:オア回路、24:RS
フリツプフロツプ、25:リレー回路、31:バ
ツテリ、32:バツテリ電圧検出回路、34:
CPU。
FIG. 1 is a block circuit diagram of a cash register as an embodiment of the present invention, and FIG. 2 is an operational flowchart for explaining the operation of the device shown in FIG. (Explanation of symbols), 11: Refresh circuit, 1
2: Power supply, 13: DC/DC converter, 14: Dynamic RAM, 21: Discrimination circuit, 22: Interface circuit, 23: OR circuit, 24: RS
Flip-flop, 25: Relay circuit, 31: Battery, 32: Battery voltage detection circuit, 34:
CPU.

Claims (1)

【特許請求の範囲】 1 処理装置と、前記処理装置が実行する金銭登
録作業のためのプログラムを格納する揮発性メモ
リと、前記処理装置および前記揮発性メモリのた
めの主電源と、前記主電源が断にされた場合に前
記揮発性メモリのバツテリサポートを行うサポー
ト電源とを備えた金銭登録機において、 前記主電源が断状態か否かおよび前記処理装置
による精算処理が終了したか否かを判別する判別
手段と、前記サポート電源による前記揮発性メモ
リのバツテリサポートを停止するスイツチ手段
と、前記判別手段の出力により前記スイツチ手段
を制御する制御手段とを設け。 前記制御手段は、前記主電源が断にされ且つ精
算処理が終了しているときに、前記サポート電源
によるバツテリサポートを停止することを特徴と
する金銭登録機。
[Scope of Claims] 1. A processing device, a volatile memory that stores a program for cash registration work executed by the processing device, a main power source for the processing device and the volatile memory, and a main power source for the processing device and the volatile memory. and a support power source that performs battery support for the volatile memory when the main power source is turned off, the cash register is configured to determine whether or not the main power source is turned off and whether or not the payment processing by the processing device is completed. Discrimination means for determining, switch means for stopping battery support of the volatile memory by the support power supply, and control means for controlling the switch means based on the output of the determination means. The cash register is characterized in that the control means stops battery support by the support power source when the main power source is turned off and payment processing is completed.
JP14899678A 1978-12-04 1978-12-04 Memory support unit Granted JPS5577098A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14899678A JPS5577098A (en) 1978-12-04 1978-12-04 Memory support unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14899678A JPS5577098A (en) 1978-12-04 1978-12-04 Memory support unit

Publications (2)

Publication Number Publication Date
JPS5577098A JPS5577098A (en) 1980-06-10
JPS6222200B2 true JPS6222200B2 (en) 1987-05-16

Family

ID=15465364

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14899678A Granted JPS5577098A (en) 1978-12-04 1978-12-04 Memory support unit

Country Status (1)

Country Link
JP (1) JPS5577098A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61160124A (en) * 1984-12-29 1986-07-19 Hitachi Ltd Memory power supply method
JPS62125958U (en) * 1986-01-28 1987-08-10

Also Published As

Publication number Publication date
JPS5577098A (en) 1980-06-10

Similar Documents

Publication Publication Date Title
TW211606B (en) Power saving control system for computer system with feature of selective initiation of power saving control
KR100278355B1 (en) Computer system and control method of this computer system
KR950033777A (en) Method and apparatus for reducing power consumption in a computer system
US5515539A (en) Apparatus and method for reducing power consumption by peripheral devices after downloading a program therefrom
US4313180A (en) Refresh system for a dynamic memory
JPH04178114A (en) Electronics
JPS6222200B2 (en)
JPS6075902A (en) Electric home appliance
JPS6333184B2 (en)
KR100481847B1 (en) Computer system having power management function
JPS626315A (en) Microcomputer memory backup device
JPH081578B2 (en) Power supply switching control device
JPH0594238A (en) Data protection device for electronic equipment
JP2003016400A (en) Power failure detecting device and card reader equipped with the same power failure detecting device
JPS63266511A (en) Power control method
JPH10225009A (en) Data processing device with secondary battery protection function and program recording medium
JPS62254222A (en) Protecting device against service interruption
JP2786379B2 (en) Power control circuit for battery operation device
JPS6016980Y2 (en) 1 chip integrated circuit device
JPS6271685A (en) printing device
JPS6375913A (en) Power controller for personal computer
JPH08235077A (en) Memory backup circuit
JP2661918B2 (en) Battery driven electronics
JPH022165B2 (en)
JPS6234381Y2 (en)