JPS6223452B2 - - Google Patents
Info
- Publication number
- JPS6223452B2 JPS6223452B2 JP54042209A JP4220979A JPS6223452B2 JP S6223452 B2 JPS6223452 B2 JP S6223452B2 JP 54042209 A JP54042209 A JP 54042209A JP 4220979 A JP4220979 A JP 4220979A JP S6223452 B2 JPS6223452 B2 JP S6223452B2
- Authority
- JP
- Japan
- Prior art keywords
- ion implantation
- ions
- ion
- photoresist film
- implantation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P30/00—Ion implantation into wafers, substrates or parts of devices
- H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Description
【発明の詳細な説明】
本発明は、有機感光膜をイオン注入の遮蔽マス
クとして用い、半導体基板内へ不純物イオンを注
入するにあたり、有機感光膜の硬化の進行により
放出されるガスと注入イオンとの衝突によつて発
生する中性粒子によつてもたらされるイオン注入
量の検出誤差を排除することのできるイオン注入
方法に関する。
クとして用い、半導体基板内へ不純物イオンを注
入するにあたり、有機感光膜の硬化の進行により
放出されるガスと注入イオンとの衝突によつて発
生する中性粒子によつてもたらされるイオン注入
量の検出誤差を排除することのできるイオン注入
方法に関する。
有機感光膜は、これの半導体基板への形成が容
易であるとともに、選択的な窓穿けも容易であ
り、半導体基板内へ不純物イオンを選定するため
の遮蔽マスクとして広く用いられている。しかし
ながら、上記の利点を有する反面、高濃度イオン
注入のための遮蔽マスクとして用いた場合、イオ
ン注入によつて硬化が進み、多量のガスを発生し
た真空室内の真空度を低下させること、さらに、
発生したガスと注入イオンとの衝突により中性粒
子が発生しイオン注入量の制御精度を低下させる
ことなどの不都合を招く。ところで、かかる中性
粒子の発生量については、理化学研究所半導体研
究室、応用物理学会応用電子物性分料会ならびに
日本学術振興会第132電荷ビーム委員会主催で昭
和53年２月14日・15日の両日にわたり開催された
第９回シンポジウム、「イオン注入とサブミクロ
ン加工」の第51頁〜第54頁“イオン注入時の雰囲
気効果”の中ですでに論じられている。すなわち
真空室内に、水素（Ｈ）、ネオン（Ne）、アルゴ
ン（Ar）などのガスを導入し、その真空度とイ
オンビーム電流の減少率から中性粒子の発生量が
推定され、第１図に示す値となつていることが示
されている。
易であるとともに、選択的な窓穿けも容易であ
り、半導体基板内へ不純物イオンを選定するため
の遮蔽マスクとして広く用いられている。しかし
ながら、上記の利点を有する反面、高濃度イオン
注入のための遮蔽マスクとして用いた場合、イオ
ン注入によつて硬化が進み、多量のガスを発生し
た真空室内の真空度を低下させること、さらに、
発生したガスと注入イオンとの衝突により中性粒
子が発生しイオン注入量の制御精度を低下させる
ことなどの不都合を招く。ところで、かかる中性
粒子の発生量については、理化学研究所半導体研
究室、応用物理学会応用電子物性分料会ならびに
日本学術振興会第132電荷ビーム委員会主催で昭
和53年２月14日・15日の両日にわたり開催された
第９回シンポジウム、「イオン注入とサブミクロ
ン加工」の第51頁〜第54頁“イオン注入時の雰囲
気効果”の中ですでに論じられている。すなわち
真空室内に、水素（Ｈ）、ネオン（Ne）、アルゴ
ン（Ar）などのガスを導入し、その真空度とイ
オンビーム電流の減少率から中性粒子の発生量が
推定され、第１図に示す値となつていることが示
されている。
第１図は縦軸にビーム電流の減少率（Beam
Reduction Ratio）を横軸に圧力（Pressure）を
とり示した図であり、導入ガスがArガスの場
合、真空度が15×10-5Torrのときのビーム電流
の減少率は約10％、すなわち、中性粒子の発生率
は約10％と大きな値を示している。したがつて、
イオン注入量の制御精度を数％以下とするために
は真空度を10-6Torr以下の高真空度に保たねば
ならない。この値はイオン注入装置の構造により
多少変化するものの定性的には同様のことが言え
る。
Reduction Ratio）を横軸に圧力（Pressure）を
とり示した図であり、導入ガスがArガスの場
合、真空度が15×10-5Torrのときのビーム電流
の減少率は約10％、すなわち、中性粒子の発生率
は約10％と大きな値を示している。したがつて、
イオン注入量の制御精度を数％以下とするために
は真空度を10-6Torr以下の高真空度に保たねば
ならない。この値はイオン注入装置の構造により
多少変化するものの定性的には同様のことが言え
る。
例えば、シリコン基板上に遮蔽マスクとして商
品名OMR83として市販されているフオトレジス
ト膜を１μｍの厚さに塗布し、露光、現像処理を
施したのち150℃の温度で30分間にわたるポスト
ベーク処理を施すことによつてイオン注入マスク
を形成したシリコン基板に、燐イオン（P+）を
100KeVで注入し、１×1015cm-2の注入量とする
ため、注入レートを１×1012cm-2・sec-1とした場
合、真空室の真空度は３×10-5Torrとなり、注
入に要する時間は約1000秒となつた。また、上記
と同一の注入マスクが形成されたシリコン基板を
準備し、注入レートを２×1011cm-2・sec-1とした
場合の真空室の真空度は５×10-6Torr以下とな
り注入に要する時間は約5000秒程度となつた。
品名OMR83として市販されているフオトレジス
ト膜を１μｍの厚さに塗布し、露光、現像処理を
施したのち150℃の温度で30分間にわたるポスト
ベーク処理を施すことによつてイオン注入マスク
を形成したシリコン基板に、燐イオン（P+）を
100KeVで注入し、１×1015cm-2の注入量とする
ため、注入レートを１×1012cm-2・sec-1とした場
合、真空室の真空度は３×10-5Torrとなり、注
入に要する時間は約1000秒となつた。また、上記
と同一の注入マスクが形成されたシリコン基板を
準備し、注入レートを２×1011cm-2・sec-1とした
場合の真空室の真空度は５×10-6Torr以下とな
り注入に要する時間は約5000秒程度となつた。
この例から明らかなように、注入レートを高め
た場合（１×1012cm-2・sec-1）、注入に要する時
間は短くなるが、真空度が低下するところとな
り、中性粒子の発生率が著るしく高くなる不都合
が生じる。一方、注入レートを低くした場合（２
×1011cm-2・sec-1）、中性粒子の発生率が著るし
く低くなるが、注入に要する時間が長くなり、イ
オン注入コストの高謄を招く。
た場合（１×1012cm-2・sec-1）、注入に要する時
間は短くなるが、真空度が低下するところとな
り、中性粒子の発生率が著るしく高くなる不都合
が生じる。一方、注入レートを低くした場合（２
×1011cm-2・sec-1）、中性粒子の発生率が著るし
く低くなるが、注入に要する時間が長くなり、イ
オン注入コストの高謄を招く。
本発明は、遮蔽マスクとして有機感光膜を使用
した場合、注入イオンによつて有機感光膜の硬化
が進行する現象に起因して生じる不都合を排除す
ることのできるイオン注入方法を提供するもの
で、本発明の方法の特徴は、半導体基板内へ注入
されても導電性決定に関与しないイオンビームに
より有機感光膜を予め硬化させることによりガス
放出の極めて少ない有機感光膜となし、このの
ち、所定の不純物イオンの注入を高い注入レート
で行い、しかも、このときの真空度を高い真空度
に保つところにある。
した場合、注入イオンによつて有機感光膜の硬化
が進行する現象に起因して生じる不都合を排除す
ることのできるイオン注入方法を提供するもの
で、本発明の方法の特徴は、半導体基板内へ注入
されても導電性決定に関与しないイオンビームに
より有機感光膜を予め硬化させることによりガス
放出の極めて少ない有機感光膜となし、このの
ち、所定の不純物イオンの注入を高い注入レート
で行い、しかも、このときの真空度を高い真空度
に保つところにある。
以下に本発明のイオン注入方法を駆使して相補
型MOS半導体集積回路（Ｃ−MOS IC）におけ
るｐチヤンネルMOSトランジスタのｐ型ソース
領域ならびにｐ型ドレイン領域を形成する場合に
ついて、第２図ａ〜ｄを参照して詳しく説明す
る。
型MOS半導体集積回路（Ｃ−MOS IC）におけ
るｐチヤンネルMOSトランジスタのｐ型ソース
領域ならびにｐ型ドレイン領域を形成する場合に
ついて、第２図ａ〜ｄを参照して詳しく説明す
る。
第２図ａで示すようにｎ型シリコン基板１の内
部へｎチヤンネルMOSトランジスタ形成用のｐ
型ウエル２を選択的に作り込むとともに、ｎ型シ
リコン基板１の表面上の所定部分にゲート酸化膜
３と多結晶シリコン層４とからなるゲートと、フ
イールド酸化膜５を形成したのち、フオトレジス
ト（商品名OMR83）を１μｍの厚さに塗布し、
露光ならびに現像処理を施すことによつてイオン
注入窓６および７をもつフオトレジスト膜（遮蔽
マスク）８を形成する。このようにして形成した
フオトレジスト膜８に対して、こののち、150℃
の温度で30分程度の焼き付け処理を施す。
部へｎチヤンネルMOSトランジスタ形成用のｐ
型ウエル２を選択的に作り込むとともに、ｎ型シ
リコン基板１の表面上の所定部分にゲート酸化膜
３と多結晶シリコン層４とからなるゲートと、フ
イールド酸化膜５を形成したのち、フオトレジス
ト（商品名OMR83）を１μｍの厚さに塗布し、
露光ならびに現像処理を施すことによつてイオン
注入窓６および７をもつフオトレジスト膜（遮蔽
マスク）８を形成する。このようにして形成した
フオトレジスト膜８に対して、こののち、150℃
の温度で30分程度の焼き付け処理を施す。
次いで、イオン注入窓６および７の中に露呈す
るｎ型シリコン基板部分へソースならびにドレイ
ン領域形成用のイオン注入を行うべく、シリコン
基板をイオン注入機のターゲツト室内へ配置し、
真空排気する。ところで、本発明の方法では、ソ
ース、ドレイン領域形成用のｐ型不純物イオンた
とえばボロンイオン（B+）の注入に先だつて、フ
オトレジスト膜８を硬化させるためイオン注入を
行う。このイオン注入処理はフオトレジスト膜を
硬化させるためにのみなされるもので、この処理
で注入されるイオンは導電性決定に関与するもの
であつてはならない。かかるイオン注入にあた
り、本発明ではイオンソースガスとして例えば三
弗化ボロン（BF3）を用い、弗素イオン（F+）を加
速エネルギー50KeV、注入レート２×1012cm-2・
sec-1で約200秒（注入量４×1014cm-2）注入する。
るｎ型シリコン基板部分へソースならびにドレイ
ン領域形成用のイオン注入を行うべく、シリコン
基板をイオン注入機のターゲツト室内へ配置し、
真空排気する。ところで、本発明の方法では、ソ
ース、ドレイン領域形成用のｐ型不純物イオンた
とえばボロンイオン（B+）の注入に先だつて、フ
オトレジスト膜８を硬化させるためイオン注入を
行う。このイオン注入処理はフオトレジスト膜を
硬化させるためにのみなされるもので、この処理
で注入されるイオンは導電性決定に関与するもの
であつてはならない。かかるイオン注入にあた
り、本発明ではイオンソースガスとして例えば三
弗化ボロン（BF3）を用い、弗素イオン（F+）を加
速エネルギー50KeV、注入レート２×1012cm-2・
sec-1で約200秒（注入量４×1014cm-2）注入する。
第２図ｂは、上記弗素イオン（F+）の注入段階
を示す図であり、弗素イオン（F+）の注入によつ
てフオトレジスト膜８が硬化する。９はこの処理
によつて形成されたイオン注入層である。
を示す図であり、弗素イオン（F+）の注入によつ
てフオトレジスト膜８が硬化する。９はこの処理
によつて形成されたイオン注入層である。
このようにしてフオトレジスト層８を硬化させ
たのち、次いで、第２図ｃで示すようにボロンイ
オン（B+）の注入を行いイオン注入層１０および
１１を形成する。このとき、注入条件を、加速エ
ネルギー50KeV、注入レート１×1012cm-2・sec-1
とし、注入量１×1015cm-2の注入を行うのに要し
た時間は約1000秒である。なお、このイオン注入
では、注入中の真空度を５×10-6Torr以下に保
つことができ、中性粒子ビームの発生が数パーセ
ント以下に抑えられ正確なイオン注入がなされ
る。
たのち、次いで、第２図ｃで示すようにボロンイ
オン（B+）の注入を行いイオン注入層１０および
１１を形成する。このとき、注入条件を、加速エ
ネルギー50KeV、注入レート１×1012cm-2・sec-1
とし、注入量１×1015cm-2の注入を行うのに要し
た時間は約1000秒である。なお、このイオン注入
では、注入中の真空度を５×10-6Torr以下に保
つことができ、中性粒子ビームの発生が数パーセ
ント以下に抑えられ正確なイオン注入がなされ
る。
かかる本発明の方法では、イオン注入が２度行
われ、第１回目が弗素イオン（F+）、第２回目が
ボロンイオン（B+）であるため、この切り換れが
必要である。弗素イオン（F+）とボロンイオン
（B+）の切り換えは第１回目のイオン注入のため
のイオンソースガスとして三弗化ボロン（BF3）
を用いているため、イオン注入機の質量分析用マ
グネツト電流を変えることにより容易にこれを行
うことができる。
われ、第１回目が弗素イオン（F+）、第２回目が
ボロンイオン（B+）であるため、この切り換れが
必要である。弗素イオン（F+）とボロンイオン
（B+）の切り換えは第１回目のイオン注入のため
のイオンソースガスとして三弗化ボロン（BF3）
を用いているため、イオン注入機の質量分析用マ
グネツト電流を変えることにより容易にこれを行
うことができる。
ところで、本発明の方法では、２回のイオン注
入に要する時間が1200秒となるが、この時間は通
常の方法すなわち、ボロンイオン（B+）のみを注
入する方法の下で、注入レートを２×1011cm-2・
sec-1としたときの所要時間約5000秒の1/4程度で
あり、処理時間の著るしい短縮がはかれている。
入に要する時間が1200秒となるが、この時間は通
常の方法すなわち、ボロンイオン（B+）のみを注
入する方法の下で、注入レートを２×1011cm-2・
sec-1としたときの所要時間約5000秒の1/4程度で
あり、処理時間の著るしい短縮がはかれている。
以上の工程を経てボロンイオン（B+）の注入層
１０と１１が形成されたｎ型シリコン基板上のフ
オトレジスト膜８を、次いで、酸素プラズマ法等
によつて除去することによつて第２図ｄの状態を
得、最後に、注入されたボロンイオン（B+）を活
性化するためのアニールならびに拡散のための加
熱処理を施すことにより、第２図ｅで示すように
ｐ型のソース領域１２とドレイン領域１３が形成
される。
１０と１１が形成されたｎ型シリコン基板上のフ
オトレジスト膜８を、次いで、酸素プラズマ法等
によつて除去することによつて第２図ｄの状態を
得、最後に、注入されたボロンイオン（B+）を活
性化するためのアニールならびに拡散のための加
熱処理を施すことにより、第２図ｅで示すように
ｐ型のソース領域１２とドレイン領域１３が形成
される。
なお、以上例示した本発明の方法によると、ソ
ース領域１２とドレイン領域１３中に弗素イオン
（F+）が２×1014cm-2程度注入されるが、弗素イオ
ン（F+）はシリコン基板中では活性化されず、し
かも、弗素イオン（F+）の注入による注入欠陥は
アニールによつて除去されるため、完成した半導
体装置の諸特性への影響は階無に近い。
ース領域１２とドレイン領域１３中に弗素イオン
（F+）が２×1014cm-2程度注入されるが、弗素イオ
ン（F+）はシリコン基板中では活性化されず、し
かも、弗素イオン（F+）の注入による注入欠陥は
アニールによつて除去されるため、完成した半導
体装置の諸特性への影響は階無に近い。
以上説明してきたところから明らかなように、
本発明のイオン注入方法によればイオン注入の遮
蔽マスクとして有機感光膜を用いた場合にこの膜
から放出されるガスによつて引き起される真空度
の低下あるいは中性粒子の発生などの不都合が排
除され、イオン注入量の制御精度の向上ならびに
イオン注入時間の短縮などの効果が奏される。
本発明のイオン注入方法によればイオン注入の遮
蔽マスクとして有機感光膜を用いた場合にこの膜
から放出されるガスによつて引き起される真空度
の低下あるいは中性粒子の発生などの不都合が排
除され、イオン注入量の制御精度の向上ならびに
イオン注入時間の短縮などの効果が奏される。
なお、以上説明した例では、フオトレジスト膜
を硬化させるためのイオンとして弗素イオン
（F+）を示したが、これにかえてシリコンイオン
（Si+）、塩素イオン（Cl+）、酸素イオン（O+）あ
るいは窒素イオン（N+）など基板に対して不活性
であつて、しかも、微少量では特性に影響を及ぼ
すことのない種類のイオンを使用することができ
る。
を硬化させるためのイオンとして弗素イオン
（F+）を示したが、これにかえてシリコンイオン
（Si+）、塩素イオン（Cl+）、酸素イオン（O+）あ
るいは窒素イオン（N+）など基板に対して不活性
であつて、しかも、微少量では特性に影響を及ぼ
すことのない種類のイオンを使用することができ
る。
第１図はイオン注入時の雰囲気効果を説明する
ための図、第２図ａ〜ｅは本発明のイオン注入方
法によりＣ−MOSICのｐ型ソース領域およびｐ
型ドレイン領域を形成する過程を示す図である。 １……ｎ型シリコン基板、２……ｐ型ウエル、
３……ゲート酸化膜、４……多結シリコン層、５
……フイールド酸化膜、６，７……イオン注入用
の窓、８……フオトレジスト膜、９……フオトレ
ジスト膜硬化用のイオン注入層、１０，１１……
ボロンイオンの注入層、１２……ｐ型ソース領
域、１３……ｐ型ドレイン領域。
ための図、第２図ａ〜ｅは本発明のイオン注入方
法によりＣ−MOSICのｐ型ソース領域およびｐ
型ドレイン領域を形成する過程を示す図である。 １……ｎ型シリコン基板、２……ｐ型ウエル、
３……ゲート酸化膜、４……多結シリコン層、５
……フイールド酸化膜、６，７……イオン注入用
の窓、８……フオトレジスト膜、９……フオトレ
ジスト膜硬化用のイオン注入層、１０，１１……
ボロンイオンの注入層、１２……ｐ型ソース領
域、１３……ｐ型ドレイン領域。
Claims (1)
- １ 半導体基板上にイオン注入遮蔽マスクとなる
有機感光膜を形成し、同有機感光膜に覆われるこ
とのない半導体基板内へ所定導電型の不純物をイ
オン注入するにあたり、同イオン注入に先だつ
て、前記有機感光膜内へ半導体基板の導電型決定
に関与しない不純物イオンを注入して前記有機感
光膜を硬化させ、ガス放出の少ない有機被膜に変
換したのち、同有機感光膜をマスクとして前記半
導体基板内へ前記所定導電型の不純物をイオン注
入することを特徴とするイオン注入方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4220979A JPS55134929A (en) | 1979-04-06 | 1979-04-06 | Ion implantation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4220979A JPS55134929A (en) | 1979-04-06 | 1979-04-06 | Ion implantation |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55134929A JPS55134929A (en) | 1980-10-21 |
| JPS6223452B2 true JPS6223452B2 (ja) | 1987-05-22 |
Family
ID=12629622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4220979A Granted JPS55134929A (en) | 1979-04-06 | 1979-04-06 | Ion implantation |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS55134929A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4821085A (en) * | 1985-05-01 | 1989-04-11 | Texas Instruments Incorporated | VLSI local interconnect structure |
| US6458430B1 (en) * | 1999-12-22 | 2002-10-01 | Axcelis Technologies, Inc. | Pretreatment process for plasma immersion ion implantation |
| JP4627964B2 (ja) * | 2002-10-24 | 2011-02-09 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| CN102315105A (zh) * | 2010-07-08 | 2012-01-11 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制作方法 |
| JP5925745B2 (ja) * | 2013-10-15 | 2016-05-25 | 株式会社タイヨーパッケージ | 包装用箱及びその展開シート |
-
1979
- 1979-04-06 JP JP4220979A patent/JPS55134929A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55134929A (en) | 1980-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4386968A (en) | Method of making semiconductor device structures by means of ion implantation under a partial pressure of oxygen | |
| JPH11317461A (ja) | デュアルゲートｃｍｏｓ素子用の窒素注入された極めて薄いゲート酸化物の形成方法 | |
| US5219773A (en) | Method of making reoxidized nitrided oxide MOSFETs | |
| US4851691A (en) | Method for photoresist pretreatment prior to charged particle beam processing | |
| EP0171111A2 (en) | Process to superpose two positive photoresist layers | |
| JPS5861643A (ja) | 半導体装置の製造方法 | |
| JPS6223452B2 (ja) | ||
| JPH04133325A (ja) | パターン形成方法 | |
| JPS6256653B2 (ja) | ||
| JP2000183068A (ja) | 半導体装置の製造方法 | |
| JP3420080B2 (ja) | 半導体装置の製造装置及びその製造方法 | |
| Galloway | VLSI processing, radiation, and hardening | |
| JPH01303727A (ja) | 不純物ゲッタリング方法 | |
| Downey et al. | Control of BF2 dissociation in high-current ion implantation | |
| JPS6057671A (ja) | 半導体装置の製造方法 | |
| JP3293929B2 (ja) | 半導体装置の製造方法 | |
| JPH02133926A (ja) | 半導体装置の製造方法 | |
| JPS6358824A (ja) | 半導体装置の製造方法 | |
| JPH06151349A (ja) | 半導体装置の製造方法 | |
| JP2744022B2 (ja) | 半導体装置の製造方法 | |
| JP3213461B2 (ja) | 半導体装置の製造方法 | |
| Henderson et al. | Variable development response of resists using electron beam lithography: Methods and applications | |
| JPS6132433A (ja) | 半導体装置の製造方法 | |
| JPS60195928A (ja) | 半導体装置の製造方法 | |
| JPS60226174A (ja) | 金属硅化物の形成方法 |