JPS6224972B2 - - Google Patents

Description

【発明の詳細な説明】 この発明は、デルタ変調されたデジタル信号及
びアナログ信号の何れをも受信するのに適合した
受信機において、デルタ変調されたデジタル信号
の検出器を具えた受信機に関する。

近年ますますデジタル伝送の必要性が増大しつ
つある。このようなデジタル伝送は、入力アナロ
グ信号をデジタル形式に変換するデルタ変調形式
に表わされ、次にこのデジタル形式における信号
は周波数変調され伝送される。この周波数変調さ
れた受信信号は、受信端において周波数復調さ
れ、周波数復調信号は、適宜な方法によつて受信
される。若し、受信信号がデルタ変調された信号
（delta modulated signal：以下デルタ変調信号
とも言う。）であれば、デルタ変調信号は、デジ
タル−アナログ変換器を用いてアナログ信号に変
換される。

これら復調された信号を受信可能な受信機は、
アナログ形式、デジタル形式を問わず公知であ
る。若し、それがデジタル形式の場合には、デジ
タル−アナログ変換器によつてデジタル信号がま
ずアナログ信号に変換され、このアナログ信号
は、音声（オーデイオ）出力装置における出力手
段を駆動するのに利用される。

先行技術によるデルタ変調信号を検出する検出
器は、典型的に、所定のコード信号を検出して到
来するデルタ変調信号の存在を検出する手段を備
えるものである。このような信号検出に際して
は、到来デルタ変調信号はアナログ信号に変換さ
れて受信される。

このような先行技術の検出器は、誤動作を生じ
易く、高レベルの雑音が存在する場合には到来デ
ータの識別が困難になり、高レベルの雑音を有効
なデジタルデータであるかのごとく誤識別するお
それがあつた。このような欠点を除去するため
種々の対策が講じられてきたが、それらの多くは
複雑なフイルタ回路を用いて到来信号から雑音成
分を除去しようとするものであつた。しかしなが
ら、雑音環境下でデルタ変調信号を検出すること
を目的として設計された先行技術の検出器は、い
ずれも十分満足すべきものではなく、従つてより
一層の改良が必要とされてきた。

この発明の目的は、先行技術のデルタ変調信号
用検出器を具えた受信機において見出される上述
のまた他の欠点を克服することにある。

本発明はまた、改良されたデルタ変調信号用検
出器を提供することを目的としている。

更に、本発明の他の目的は、受信機において有
利な方法で独創的なデルタ変調信号用検出器を利
用することである。

本発明の前述の及びその他の目的は、タイミン
グ信号源、カウンタ、デコーダ及びラツチ回路を
備え、雑音環境下においても雑音による到来デル
タ変調信号の誤検出が実質的に除去されるごとく
デルタ変調信号の存在を検出するように改良され
たデルタ変調信号用検出器を提供することによつ
て達成される。さらに詳細に述べれば、検出器に
おいて、タイミング信号源は、所定の時間間隔の
タイミング信号を与えるように使用される。カウ
ンタは、上記タイミング信号に応答して、デルタ
変調信号中の所定時間内のデジタル・ビツトの出
現数（カウント）を示すカウント（計数値）信号
を与えるように使用される。デコーダは、タイミ
ング信号に応答してカウンタからカウント信号を
受信するように使用される。カウント信号が、カ
ウントの所定の高レベル以上或いはカウントの低
レベルの所定数以下のデルタ変調信号のビツト出
現数を示す場合、デコーダは、２値信号のうちの
第１の状態を与え、カウント信号が、所定の高レ
ベル・カウントと低レベル・カウントの間にある
場合、デコーダは、２値信号のうちの第２の状態
を与える。何れかの条件がみたされれば、即ち、
カウント値が所定の高レベルを越えるか或いは所
定の低レベル以下になれば、デコーダは、デルタ
変調信号の正常な受信を示す外部信号（outer
signal）を与えるように使用される。このデコー
ダの出力は、ラツチ回路が到来するデルタ変調信
号の受信を許容するように動作せしめるラツチ信
号として使用される。

本発明の更に他の局面に応じて、前述のデルタ
変調信号検出器は、有利な方法で受信機に使用さ
れることが可能であり、受信機は、それが周波数
復調アナログ信号であるか或いは、周波数復調解
読デジタル信号であるかどうかを受信することを
許容する。

本発明の前述の及び他の特徴は、添付図面に関
連して図示した実施例の下記の詳細な説明から更
に明確に理解されるようになる。

第１図を参照するに、デルタ変調信号を与える
送信機が示されている。かような送信機は、クロ
ツク源１３からの信号クロツク信号に応答してそ
の入力１２に印加される入力可聴（オーデイオ）
信号を変調する通常設計のデルタ変調器１１を具
えている。デルタ変調信号は、スクランブラ１５
に加えられる。スクランブラ１５は、クロツク源
１３からのクロツクに応答してデルタ変調器１１
からデルタ変調されたデジタル信号を受け、変調
器１７にデルタ変調されスクランブルされたデジ
タル信号を出力する。変調器１７の典型的一例
は、キヤリア源１９からのキヤリアを使用して、
スクランブラ１５の出力を周波数変調信号に変調
するものである。周波数変調された信号は、適宜
なアンテナ２１を経由して伝送される。上述のよ
うに、入力可聴（オーデイオ）信号をデルタ変調
されたスクランブラ１５に変調し、さらにFM変
調信号に変調したのちアンテナから送出する技術
は公知である。

上述の送信機は、スクランブラの使用を含むよ
うに示されたが、かような使用は、随意である。
送信信号の安全性が必要な場合には、スクランブ
ラが一般的に使用される。然しながら、多くの応
用例において、情報の安全性が必要でない場合、
スクランブラは使用されない。

第２図は、本発明の受信機を図示するものであ
る。それは、受信アンテナ３１を具え、送信機か
らの周波数変調された信号を受信する。受信され
た信号は、周波数復調器３３を用いた適宜な方法
により周波数復調される。到来信号が、単なる
FM信号であれば、復調器３３による復調に際
し、その出力は、適当な可聴出力手段３５に加え
られる。可聴出力手段は、典型的にはスピーカで
あり、オーデイオ出力を聴取者に提供する。

本発明によれば、受信機は、FM変調されたア
ナログ信号を受信するのみならず、FM変調され
たデルタ変調信号を受信するように配置される。
受信機は、第２図に示すように、コード検出器３
７、クロツク信号源３８、デスクランブラ（解読
器）３９、デルタ変調信号検出器４１、デジタル
−アナログ変換器４３及びスイツチ回路４５，４
７を具え、前記のスイツチ回路は後述するような
検出機能を発揮するように接続される。本発明受
信機における受信機について更に詳細な説明をお
こなう前に、まず本発明のデルタ変調信号検出器
について第３図を参照しつつ説明する。

第３図は、本発明受信機におけるデルタ変調信
号検出器を機能ブロツク図形式に図示したもので
ある。この検出器は、第３図に図示のように、カ
ウンタ５１、デコーダ５３、ラツチ回路５４及び
図示のように効果的に接続されたタイミング回路
５５から構成される。カウンタ５１は、デルタ変
調信号を受信し、デルタ変調信号は、矩形波パル
ス形式になつており、この場合、矩形波遷移列
は、アナログ信号の増分デルタ変化を示す。この
ようなデルタ変調波の一例は、所定の例えばアナ
ログ信号帯域の２倍のサンプリング周波数で変調
がおこなわれるものである。例えば音声信号の場
合には、入力アナログ音声信号をデルタ変調する
際のサンプリング周波数は6KHzの値、すなわち
3KHzの音声帯域幅の２倍の値に設定される。

伝送路を経て受信されるデルタ変調信号は、第
４図に示すように異るエネルギースペクトラム特
性を有する。同図は、デルタ変調信号の周波数分
布に対応するカウント確率を示すものである。音
声信号が存在しない場合は、デルタ変調信号は、
4.5KHz以上のスペクトラム内容である高レベル
のエネルギーを有することが見出された。理論的
には、12KHzのクロツク周波数のもとでスペク
トラムは6KHzに生ずるはずである。しかしなが
ら、現実には、雑音の存在に起因して、波形６０
によつて示されるようにスペクトラムは低域に推
移する。存在する音声信号によりスペクトラム
は、波形６１で示されるように、1.5KHzから
4.5KHzの間に広がる傾向を示した。これに対し
て、雑音レベルが増大した場合、エネルギー・レ
ベルは、3KHz近傍の中心周波数に集中し、他
方、上方及び下方レベルにおけるエネルギーは、
波形６２に示すように減少する傾向にある。受信
されるデルタ変調信号は、或る程度の雑音を含む
傾向にあり、従つて、或るレベルの雑音の存在す
るデルタ変調信号において到来するデジタル・デ
ータの存在を検出することの可能な検出器を具え
ることは重要であり、検出器は雑音と信号とを弁
別することを可能とするに違いない。しかしなが
ら、デルタ変調信号の全スペクトラムの信号帯に
わたつて雑音が分布する関係上、識別は極めて困
難であることが見出されている。先行技術による
試みの多くは雑音を除去するために複雑なフイル
タ回路を設計するというものであつたが、いずれ
についても十分満足すべきものが見出されていな
い。更に他の先行技術によれば、雑音を消去する
ためにアクテイブフイルタを使用するものであつ
た。しかし、それらのフイルタは一般的に低感度
であり、そのうえ検出器のクロツク周波数を変更
するたびにフイルタの変更が必要となる欠点を伴
う。デルタ変調信号の検出感度を高めようとする
ほど、それだけ複雑高価な帯域通過アクテイブフ
イルタを使用しなければならない。

本発明によれば、フイルタの使用に伴う上述の
難点は回避される。これは、統計的な原理に基づ
く意図的機能を与えるように設計された回路網の
使用によつて可能とされる。これは、所定の時間
周期或いはクロツク信号パルス列に応答する間隔
を有するタイミング信号を与えるタイミング信号
手段を利用することによつて達成される。かよう
なタイミング信号は、カウンタ５１に印加され
る。これは、所定の時間周期を有するタイミング
信号をカウンタ５１に印加するタイミング回路５
５の形式で第３図に示される。それに応じて、カ
ウンタ５１は、その入力に加えられたデルタ変調
信号の所定時間間隔内のビツト出現数をカウント
する。カウンタは、所定の時間周期内で矩形波の
パルス列の形式にあるデルタ変調信号の正の転換
（立上り）をカウントするのに適合した通常の設
計のものである。カウンタの出力は、矩形波パル
ス列の転換点の計数値（カウント）即ち、デルタ
変調信号におけるパルスのビツト出現数の形式で
デルタ変調信号の周波数分布を示す。

統計的には、入力デルタ変調信号が音声信号を
含まない場合には、カウント信号は、実質的に転
換点の高レベルのカウント、或る場合には
4.5KHz近傍或いはそれ以上のカウントを示すこ
とが見出された。然し、若し、受信される信号
が、デルタ変調された音声或いは低周波アナログ
信号である場合には、波形６１に示されたよう
に、1.5KHz以下と4.5KHz以上に存在するかなり
のエネルギーを有し、1.5KHzと4.5KHzの間に大
きく分布したものとなる。さらにまた、入力信号
が高レベルの雑音を含むデルタ変調信号であると
きは、カウンタ出力エネルギー・レベルは、波形
６２で示されるように1.5KHzの低域周波数と
4.5KHzの高域周波数の中間の3KHz近傍帯域に見
出される。

受信信号におけるエネルギー・スペクトラムの
これら統計的分布は、本発明によれば、受信機に
おける信号から雑音を弁別するために有効に利用
される。かくして、若し、カウンタ５１からのカ
ウント信号によるエネルギー・レベルが、
4.5KHz或いはそれ以上の所定の高レベル・スペ
クトラム、或いは1.5KHzもしくはそれ以下の所
定の低レベルスペクトラムに存在することが見出
される場合、到来信号は、雑音がないものと見な
され、それが或るレベルの雑音を含んでいたとし
てもデルタ変調デジタル信号として受信される。
他方、若し、雑音レベルが極めて大きく、エネル
ギー・レベル・スペクトラムが完全に上方と下方
の所定のスペクトラム間にある場合には、カウン
ト信号により明示されるように、入力信号は、雑
音であるか或いは雑音を極めて多く含んだデータ
の何れかと見なされ、受信されない。

本発明の前述の原理は、第３図に示される検出
器において具体化される。検出器は、通常の型の
デコーダ（復号器）回路５３を具え、それは、カ
ウンタ５１からのカウンタ出力信号に基いて上述
の論理復号機能を実行し、二値信号のうちの第１
または第２の状態、例えば論理の１または０を与
える。カウンタからのカウント信号が、所定の上
方レベル以上或いは所定の下方レベル以下のエネ
ルギー・レベルの存在を示し、従つて入力信号が
キヤリア信号またはデルタ変調された可聴（オー
デイオ）信号を有するデルタ変調信号の何れかで
ある場合には、論理の１が与えられる。入力信号
が極度に雑音を含むことを示すカウンタ信号に応
答してデコーダは、反対の二値信号、すなわち論
理０を出力する。この状態は、所定の上方レベル
周波数と所定の下方レベル周波数との間の中間帯
域にある入力デルタ変調信号のエネルギーレベル
によつて示される。

ラツチ回路５４は、通常の設計のものであり、
次の機能を実行する。入力信号がスクランブルさ
れたデルタ変調デジタル信号であることを示すよ
うに設計された送信機により適宜なコードが送出
される。このようなコードが検出されると、コー
ド信号がＡで表示される入力においてラツチ回路
５４に加えられる。このようなコード信号は、上
記コード検出の有無に依存して論理１または０の
形式である。そこで、ラツチ回路５４は、検出信
号及びＢと表示したデコーダ５３の出力からの二
値１或いは０の形式の信号に対するコードに応答
して論理機能を実行する。ラツチ回路は、第５図
の真理値表に示される方法で動作する論理回路素
子として動作せしめられるように設計される。

まず、信号が存在しないときには、コード検出
信号のステータス（status）Ａ及びデコーダの出
力Ｂは、ステータスステート（status state）Ｉ
に示されるように論理０を表わす。これは、デコ
ーダが入来するいかなるデルタ変調デジタル信号
をまだ受信していない状態である。この段階にお
いて、ラツチ回路の出力Ｃは、デルタ変調信号検
出器がデルタ変調デジタル信号を検出していない
ことを示す論理の０となる。入力する信号が極め
て雑音を含むかどうかに依存して、デコーダ５３
は、ラツチ回路５４の入力Ｂに対して入力デルタ
変調デジタル信号を論理０或いは論理１の形式で
示す。この時点でコード信号が検出されたとすれ
ば、これは、論理１としてラツチ回路の入力Ａに
与えられる。しかし、雑音内容は、所定の上方レ
ベルと所定の下方レベル或いはある他の機能不全
により限定される所定帯域を示すカウントによつ
て表わされるように、入来する信号において高い
ものと考えれば、これは、デコーダがラツチ回路
５４の入力Ｂに論理０を与えることを継続せしめ
るであろう。ラツチ回路５４は、論理０出力を与
えることを継続し、それは、入力デルタ変調信号
が高雑音レベルのためにまだ受け入れられないこ
とを示す。このステータスステートは、ステータ
スステートで表わされる。

入力信号は、雑音でよごされていないもしくは
雑音レベルを有し、統計的特性により決定される
程重大ではないデルタ変調信号であると考えよ
う。すなわち入力信号が4.5KHz以上もしくは
1.5KHz以下にエネルギースペクトラムを有し、
デコーダは、雑音の不当な干渉なしにデルタ変調
信号の適当な受信を示す論理１を与え、この論理
１信号は、ラツチ回路５４の入力Ｂに印加される
ものと考えよう。次に、ラツチ回路５４は、その
出力を論理１に変更する。これは、第５図のステ
ータスステートに図示される。

入力するデルタ変調信号が、連続的に受信され
ている時、たとえデコーダの出力は、信号が雑音
の高レベルを受け入れていることを示す論理０に
なるとしても、コード検出器からのコード検出信
号がデルタ変調信号の受信を示す限り、ステータ
ス・ステートに示すようにラツチ回路の出力を
論理１にとどまることを許容することは有利なこ
とである。このことは、一旦デルタ変調信号の受
信が開始されると、デルタ変調信号の受信を継続
するため、デルタ変調コード検出器において造り
付け（built−in）の範囲（latitude）を可能にす
る。しかし、ステータス・ステートＶに示すよう
に、コード検出信号が、論理１の２値信号状態を
論理０に変更した形式にて入力信号のデルタ変調
信号の終了を示すとすれば、ラツチ信号は、その
出力を論理０に変更する。これは、入力するデル
タ変調信号の終了を表わす。

上述したデルタ変調信号用検出器は、送信側で
スクランブルされ従つて受信側では第２図に示す
ようなデスクランブルが必要なデルタ変調信号を
受信するように設計された受信機において使用さ
れることは一層好適である。第３図に示され、前
述されたようなデルタ変調信号検出器の使用は、
スクランブルのプロセスを受けないデルタ変調信
号の検出にも全く同様に使用されることは、注目
すべきことである。これは、単純に、第１図、第
２図に示されるスクランブラ１５とデスクランブ
ラ３９が省略されたことを意味する。第３図に例
示したデルタ変調信号検出器の使用は、第２図に
示した受信器において検出器４１の形式で示され
る。

本発明のデルタ変調信号検出器は、次の説明か
ら明らかなようにアナログ信号は勿論のことデル
タ変調デジタル信号を検出するように設計された
受信機において使用可能である。第２図に図示さ
れたように、入力する信号は、周波数変調された
アナログ信号形式であり、アンテナ３１は、かよ
うな信号を受信し、復調器３３により復調された
周波数となるものと考える。この場合、復調器３
３の出力は、アナログ信号形式であるからそのま
ま可聴（オーデイオ）出力手段に加えられること
ができる。これに対して、入力信号は、スクラン
ブルされたデルタ変調デジタル信号形式であるも
のと仮定する。これは、アンテナ３１、復調器３
３を経て受信され、周波数復調される。復調器３
３の出力は、この場合、スクランブルされたデル
タ変調信号となる。かような信号は、オーデイオ
出力手段に適用するように準備されていないこと
は自明である。本発明によれば、復調器３３の出
力がデジタル信号形式であるかアナログ信号形式
であるかどうかを検出する手段が備えられる。こ
れは、復調器３３の出力がデジタル信号の形式で
あることを検出するコード検出器３７によつて達
成される。復調器の出力のデジタル性質の受信に
際してコード検出器３７は、２種類の出力を与え
るであろう。その一つは、論理１の形式であつ
て、それをラツチ回路５４の入力Ａに印加し、他
の一つは、論理０である出力形式であり、それを
スイツチ４７の入力に印加する。

つまり、コード検出器は、デルタ変調信号を検
出すると論理１の２値信号をラツチ回路５４の入
力Ａに与え、また反対の即ち論理０をスイツチ４
７に与える。スイツチ４７は、オーデイオ出力３
５と復調器３３の間に配置され、コード検出器３
７の出力によつて制御を受ける。復調器の出力
が、アナログ可聴信号であることをコード検出器
の出力が示せば、コード検出器の出力は、０及び
１となり、端子Ａ及びに印加される。が１に
なるとスイツチ４７は閉の状態を保持する。スイ
ツチ４７の閉状態においては復調器の出力からオ
ーデイオ出力手段３５までオーデイオ信号が伝送
されよう。

復調器３３の出力がデルタ変調信号であること
をコード検出器３７を検出すると、出力は、論
理０に変化し、他方の出力即ちＡは論理１に変化
する。が論理０になると、スイツチ４７が開
く。これは、スイツチ４７を経て復調器３３から
可聴（オーデイオ）出力３５に至るパスが開放す
る。すなわち、復調器の出力を直接には可聴出力
３５に印加することは可能ではない。第２図に示
すとおり、コード検出器３７は共通のクロツク源
３８によつて駆動される。復調器３３の出力がス
クランブルされたデルタ変調信号であれば、これ
はデスクランブラ３９においてそれをデスクラン
ブルし、デスクランブルされた変調信号を検出器
４１に与える。デスクランブラの出力はデルタ変
調信号形式であり、換言すれば、デスクランブラ
３９の出力は、デルタ変調を受けたアナログ信号
形式である。第２図に示すように、デスクランブ
ラ３９は、共通のクロツク源３８によつて駆動さ
れそのデスクランブリング（解読）機能を果す。
検出器４１として本発明のデルタ変調信号検出器
は、第３図に参照して説明したように利用される
ことが望ましい。この場合には、デスクランブラ
３９の出力は、カウンタ５１に印加され、カウン
タ５１は、タイミング回路５５を介して共通のク
ロツク源３８によつて駆動される。カウンタ５１
は、デスクランブラ３９の出力中に見出される転
換点（transition）或いはパルスの出現数の計数
機能を与える。次に、デコーダ４１は、このパル
スカウントを解読してその出力に論理０もしくは
１を出力する。さて、コード検出器及びコード検
出信号に応答してラツチ回路５４が動作し、その
出力を与える。すでに第３図を参照しつつ詳述し
たように、ラツチ回路５４は、ステータスステー
トＩ，，，及びＶに示すように、２個の入
力シーケンスＡ，Ｂの変化に応答して論理０また
は１の何れかをその出力に与えるであろう。繰返
し説明すれば、コード検出器の出力Ａは、最初は
論理０であり、デルタ変調信号が未だ到来してい
ないことを示す。次いで、コード検出器３７はデ
ルタ変調信号の存在を検出し、論理１形式にある
ことを示す検出器４１のデコーダ５３に論理の１
を与えた後、入力信号の検出は、許容周波数範囲
にあるエネルギースペクトラムすなわち4.5KHz
の所定の高周波数以上或いは、1.5KHzの所定の
低周波数以下のエネルギー・スペクトラムを有す
ることになり、検出器４１は、ステータス・ステ
ートに示されるようにその出力を論理１に変更
する。

これは、検出器４１の論理出力が通路４２を経
由してスイツチ４５に論理１を印加せしめる。ス
イツチ４５は、論理信号１に応答して通路を閉じ
るような通常の構成を有している。この結果、デ
ジタル−アナログ変換器４３から可聴（オーデイ
オ）出力３５へ至る通路を与える。これが形成さ
れると、デスクランブラ３９の出力は、デジタル
−アナログ変換器４３を介して印加され、スイツ
チ４５を経由して可聴（オーデイオ）出力３５に
伝送される。スイツチ４５が閉の状態を保つかぎ
り、すなわち検出器４１の出力が論理１を保つか
ぎり、スイツチ４５は、デジタル−アナログ変換
器の出力に対して通路を提供することを継続し、
従つて、それは、可聴出力３５へ印加されること
ができる。

以上、本発明のデルタ変調信号検出器が、説明
された。また、FM変調されたアナログ信号或い
は別に、デルタ変調デジタル信号の検出を許容す
る受信機においてかような検出器の使用は、極め
て有利な方法で本発明の検出器を利用するもので
ある。本発明のデルタ変調信号検出器により、受
信機は勿論、コード検出器の実質的な簡易さは、
複雑な波回路がもはや必要としないというよう
なやり方で可能化される。さらに、本発明のデル
タ変調信号検出器は、本質的に共通クロツクとコ
ード検出器に基づいているので、従つて、それ
は、デルタ変調信号を発生するのに利用されるい
かなる所定のクロツク周波数にも調整できる。

本発明のデルタ変調コード検出器は、中継器、
或いは無線機における適当なコード検出器として
機能するように利用されることが望ましい。これ
は、中継器或いは無線機の入力に検出器の出力を
供給させることによつて達成される。これが得ら
れるのは、本発明のデルタ変調信号検出器は信号
が正しく復号された時だけ検出器が最初に到来信
号の存在の検出を許容する特性を有するからであ
る。コード検出器ないしはスケルチ回路によつて
リセツトされるラツチ出力は、正しく復号されな
いいかなる通信をも抑圧（スケルチアウト）する
目的に使用できる。換言すれば、デコーダ５３
が、その論理出力を論理０から論理１に変化させ
ない限り、即ちこれによつて到来したデルタ変調
コード信号が正しく受信されたことを示さない限
り、検出器４１は、その出力に論理１を与えな
い。換言すれば、検出器４１は、論理０を出し続
け、これは、次にそのスイツチに論理０が与えら
れるようにするであろう。論理０信号がスイツチ
に与えられるかぎり、これは、受信機がその出力
端３５にオーデイオ出力を与えるのを妨げるであ
ろう。

本発明のデルタ変調信号検出器は、比較的雑音
環境下でもデルタ変調信号を検出できるので、到
来デルタ変調信号の受信は、改善され、復号化し
ない信号を抑圧（スケルチアウト）することを可
能とする。これは、魅力あるデコーダ（復号器）
の多重符号化及び共用チヤンネルの符号化／専用
化システム応用を可能とする。さらに、本発明の
デルタ変調信号検出器は、能動或いは受動フイル
タに依存する先行技術のデルタ変調信号検出器を
利用して可能な以上にデルタ変調信号を検出する
識別時間を短縮する。

以上詳細に説明した本発明の精神と範囲を逸脱
することなく、当業技術者によつて、本発明に対
して種々の変形、変更をおこなうことができるこ
とは勿論である。

【図面の簡単な説明】

第１図は、デルタ変調信号を与える先行技術の
送信機を図示したものである。第２図は、本発明
のデルタ変調信号検出器の独創的な使用態様を図
示した受信機のブロツク図である。第３図は、本
発明のデルタ変調信号検出器をブロツク図形式に
図示したものである。第４図は、オーデイオ帯域
におけるデルタ変調信号の周波数分布に対応する
カウント（計数値）の確率曲線を示す。第５図
は、本発明のデルタ変調信号の動作を理解するの
に有益な真理値表を示す。第２図において、３１
はアンテナ、３３は復調器、３７はコード検出
器、３８はクロツク源、４１はデルタ変調信号検
出器、４３はデジタル−アナログ変換器。

Claims (1)

1. 【特許請求の範囲】 １ スクランブルされた或いはスクランブルされ
   ない入力デジタル・データ信号を受信する受信機
   にして、入力デジタル・データの最高周波数の
   略々２倍の速度でクロツク・パルス列を与えるク
   ロツク信号源を具え、 クロツク・パルス及び入力データが、スクラン
   ブルされているかスクランブルされないデータで
   あるかどうかに関しデータの特性を決定する入力
   デジタル・データに応答し、スクランブルされな
   い信号検出信号及びスクランブルされた検出信号
   を与えるコード検出器、 スクランブルされない信号の検出信号に応答
   し、入力するデジタル・データを出力利用手段に
   通過せしめる第１スイツチ手段、 クロツク・パルスに応答し、入力デジタル・デ
   ータをデスクランブリングするデスクランブラ、 クロツク・パルス及びスクランブルされた信号
   検出信号に応答し、デスクランブルされたデータ
   検出信号を与える検出器、 デスクランブルされたデジタル・データ検出信
   号に応答し、デスクランブルされたデジタル・デ
   ータをデスクランブラから出力利用手段に通過せ
   しめる第２スイツチ手段、 を具えるデルタ変調信号受信機。 ２ 前記検出器は、デルタ変調デスクランブル
   （解読）デジタル・データ信号を含み、 クロツク信号源に応答し、所定の時間間隔を有
   するタイミング信号を与えるタイミング回路、 タイミング信号に応答し、タイミング間隔の間
   デルタ変調解読信号のデジタル・ビツト発生数を
   計数し、所定の時間周期の間デルタ変調解読信号
   のデジタル・ビツト発生数のカウント信号を与え
   るカウント信号を発生するカウンタ、タイミング
   信号に応答し、カウンタからのカウント信号を受
   信し、カウント信号が、所定の高レベルのカウン
   ト以上或いは所定の低カウント数以下にデルタ変
   調信号のビツト発生数を示す場合、第１状態の２
   値信号を与え、カウント信号が所定の高レベル・
   カウントと低レベル・カウントとの間に入るデジ
   タル・ビツト発生数を示す場合、第２状態の２値
   信号を与えるデコーダ、及び デコーダの出力及びスクランブルされたデジタ
   ル・データの存在を検出するコード検出器の出力
   に応答し、検出器出力及びスクランブルされたデ
   ータの存在を示すコード検出器出力からの第１状
   態の２値信号の存在において出力信号を与えるラ
   ツチ回路、より構成されることを特徴とする前記
   特許請求の範囲第１項記載のデルタ変調信号受信
   機。 ３ 前記検出器は、所定の時間間隔を有するタイ
   ミング信号を与えるタイミング回路、 タイミング信号に応答し、所定の時間間隔内の
   デルタ変調信号のデジタル・ビツト出現数を計数
   し、所定の時間間隔内でデジタル・ビツト出現数
   のカウントを与えるカウント信号を発生するカウ
   ンタ、及び タイミング信号に応答し、カウンタからのカウ
   ント信号を受信し、カウント信号が、所定の高レ
   ベルのカウント以上或いは雑音存在の欠除又は認
   容できるレベルを示す所定の低レベルの低カウン
   ト以下のデルタ変調信号のビツト発生数を示す場
   合、第１状態の２値信号を与え、カウント信号
   が、所定の高レベル・カウントと雑音存在の認容
   できないレベルを示す低レベル・カウントの範囲
   内のデジタル・ビツト出現数を示す場合、第２状
   態の２値信号を与えるデコーダ、から構成される
   ことを特徴とする前記特許請求の範囲第１項記載
   のデルタ変調信号受信機。 ４ 前記検出器は、更にデコーダの出力及び所定
   のコード信号の検出を示すコード検出信号に応答
   するラツチ回路を具え、前記ラツチ回路は、デコ
   ーダ及びコード検出信号からの第１状態の２値信
   号に応答する出力信号を与えることを特徴とする
   前記特許請求の範囲第３項記載のデルタ変調信号
   受信機。