JPS6225269B2 - - Google Patents
Info
- Publication number
- JPS6225269B2 JPS6225269B2 JP54062992A JP6299279A JPS6225269B2 JP S6225269 B2 JPS6225269 B2 JP S6225269B2 JP 54062992 A JP54062992 A JP 54062992A JP 6299279 A JP6299279 A JP 6299279A JP S6225269 B2 JPS6225269 B2 JP S6225269B2
- Authority
- JP
- Japan
- Prior art keywords
- base
- collector
- region
- contact
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
- H10D84/611—Combinations of BJTs and one or more of diodes, resistors or capacitors
- H10D84/613—Combinations of vertical BJTs and one or more of diodes, resistors or capacitors
- H10D84/617—Combinations of vertical BJTs and only diodes
Landscapes
- Bipolar Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【発明の詳細な説明】
本発明はシヨツトキ障壁ダイオード（以下SBD
と記す）で飽和を抑制しているトランジスタを用
いたバイポーラ型半導体集積回路に関するもので
ある。
と記す）で飽和を抑制しているトランジスタを用
いたバイポーラ型半導体集積回路に関するもので
ある。
一般に論理回路を構成する集積回路は、その入
力インピーダンスが高いほど、１つの出力端子に
たくさんの入力端子をつなげるので使用に際して
都合がよい。入力インピーダンスを表わすパラメ
ータの１つに高レベル入力電流（以下ＩIHと記
す）がある。これは、入力電圧が高レベル時に入
力端子から流れ込む電流値で、小さいほどよい。
力インピーダンスが高いほど、１つの出力端子に
たくさんの入力端子をつなげるので使用に際して
都合がよい。入力インピーダンスを表わすパラメ
ータの１つに高レベル入力電流（以下ＩIHと記
す）がある。これは、入力電圧が高レベル時に入
力端子から流れ込む電流値で、小さいほどよい。
SBDを用いているトランジスタ・トランジスタ
論理回路（以下SBD―TTLと記す）では入力ト
ランジスタのベースとコレクタ間にSBDをつなぐ
事によりＩIHを小さく抑えている。
論理回路（以下SBD―TTLと記す）では入力ト
ランジスタのベースとコレクタ間にSBDをつなぐ
事によりＩIHを小さく抑えている。
トランジスタ・トランジスタ論理回路では、そ
の入力トランジスタは入力信号数に応じた数のエ
ミツタを持つが、エミツタ電極相互間や、それと
ベース電極間に何本かの信号線を通したり、エミ
ツタ電極に接続する信号線をそのまま通過させた
りするために、エミツタ及びベース電極を直線状
に並べ、全体としてほそ長い形状にするのが配線
構成上都合よい。SBD―TTLの場合も同様で、
ほそ長い形状にする場合が多いが、こうすると、
ベース電極から遠い部分ではSBDの直列抵抗（Ｒ
D）が高くなりＩIHが増加する。この事情を図で
説明する。
の入力トランジスタは入力信号数に応じた数のエ
ミツタを持つが、エミツタ電極相互間や、それと
ベース電極間に何本かの信号線を通したり、エミ
ツタ電極に接続する信号線をそのまま通過させた
りするために、エミツタ及びベース電極を直線状
に並べ、全体としてほそ長い形状にするのが配線
構成上都合よい。SBD―TTLの場合も同様で、
ほそ長い形状にする場合が多いが、こうすると、
ベース電極から遠い部分ではSBDの直列抵抗（Ｒ
D）が高くなりＩIHが増加する。この事情を図で
説明する。
第１図は半導体基板上に通常のプロセスで作ら
れた例で、エミツタが２つある場合である。第２
図にその断面図を示す。図中の数字は第１図、第
２図とも共通で、半導体基板１には電気的に分離
されたコレクタ領域２、ベース領域３、コレク
タ・コンタクト層４、コレクタ・コンタクト電極
５、ベース電極６、酸化膜７、エミツタ領域１１
〜１２、エミツタ電極２１〜２２、通過する信号
線３１〜３３が設けられている。ベース電極６は
ベース領域上ではオーム接触し、コレクタ領域上
ではシヨツトキ障壁を形成している。第２図に
は、あわせてトランジスタの各部の寄生抵抗も示
してある（R1〜R7）。第３図には、１つのエミツ
タに注目した時の等価回路を示してある。同図の
Ｅ点が入力信号線につながり、Ｂ点は片方を最高
電位に接続した抵抗（Rg）に、Ｃ点は次段のト
ランジスタのベースにつながる。Ｄはベース電極
のSBDを表わす。
れた例で、エミツタが２つある場合である。第２
図にその断面図を示す。図中の数字は第１図、第
２図とも共通で、半導体基板１には電気的に分離
されたコレクタ領域２、ベース領域３、コレク
タ・コンタクト層４、コレクタ・コンタクト電極
５、ベース電極６、酸化膜７、エミツタ領域１１
〜１２、エミツタ電極２１〜２２、通過する信号
線３１〜３３が設けられている。ベース電極６は
ベース領域上ではオーム接触し、コレクタ領域上
ではシヨツトキ障壁を形成している。第２図に
は、あわせてトランジスタの各部の寄生抵抗も示
してある（R1〜R7）。第３図には、１つのエミツ
タに注目した時の等価回路を示してある。同図の
Ｅ点が入力信号線につながり、Ｂ点は片方を最高
電位に接続した抵抗（Rg）に、Ｃ点は次段のト
ランジスタのベースにつながる。Ｄはベース電極
のSBDを表わす。
このトランジスタＱがエミツタ１１に対応する
ものとすれば第３図の各抵抗値は次のようにな
る。
ものとすれば第３図の各抵抗値は次のようにな
る。
ＲD＝R1＋R2 ＲB≒０ ＲC＝R6
ＲO＝R3＋R4＋R5 ……(1)
Ｑがエミツタ１２に対応するものとし、エミツ
タ１１の入力信号も高レベルとすれば、 ＲD＝R1＋R2＋R3 ＲB＝R7 ＲC＝R6 ＲO＝R4＋R5 ……(2) となる。
タ１１の入力信号も高レベルとすれば、 ＲD＝R1＋R2＋R3 ＲB＝R7 ＲC＝R6 ＲO＝R4＋R5 ……(2) となる。
Ｂ点より電流Igが流れ、Ｃ点にぬけるとき、大
部分の電流はＤ及びＲDを流れ、Ｑのベース・コ
レクタ接合には、ＤとＲDの電圧の和とほぼ等し
い順方向電圧がかかる（ＲB，ＲCに流れる電流は
十分少さいのでこれによる電圧降下は無視でき
る）。この順バイアスにより、コレクタ側からベ
ースに少数担体が注入され、それがエミツタに達
する事によりＩIHが流れる。
部分の電流はＤ及びＲDを流れ、Ｑのベース・コ
レクタ接合には、ＤとＲDの電圧の和とほぼ等し
い順方向電圧がかかる（ＲB，ＲCに流れる電流は
十分少さいのでこれによる電圧降下は無視でき
る）。この順バイアスにより、コレクタ側からベ
ースに少数担体が注入され、それがエミツタに達
する事によりＩIHが流れる。
Ｑが理想トランジスタで、IgがＩIHに比べ十分
少さいとみなせる場合にはＩIHは次式で表わせ
る。
少さいとみなせる場合にはＩIHは次式で表わせ
る。
ＩIH＝ＩIH0×exp｛ＲDIg×ｑ／kT｝ ……(3)
ここでＩIH0はＲB＝ＲC＝ＲD＝０のときのＩIH
である。IgはＢ点に流入する電流で、Ｂ点と最高
電位の間につながる抵抗（Rg）によつて定ま
る。ｑは電子の電荷、ｋはボルツマン定数、Ｔは
絶対温度である。
である。IgはＢ点に流入する電流で、Ｂ点と最高
電位の間につながる抵抗（Rg）によつて定ま
る。ｑは電子の電荷、ｋはボルツマン定数、Ｔは
絶対温度である。
(1)，(2)式から分るように、エミツタがベース電
極から離れているとＲDが高くなり、(3)式から、
ＩIHが増加するのが分る。現実的な例として、
R3＝60Ω、Ig＝1.2mAとすれば、ベース電極から
離れた側のＩIHは、ベース電極に近い側のＩIHに
比べ17倍にもなる。
極から離れているとＲDが高くなり、(3)式から、
ＩIHが増加するのが分る。現実的な例として、
R3＝60Ω、Ig＝1.2mAとすれば、ベース電極から
離れた側のＩIHは、ベース電極に近い側のＩIHに
比べ17倍にもなる。
本発明の目的はベース電極から離れているエミ
ツタのＩIHを、配線の構成に支障なく、小さく抑
える事にある。
ツタのＩIHを、配線の構成に支障なく、小さく抑
える事にある。
本発明では、エミツタに関してベース電極の反
対側にも、もう１つのベース補助電極を設ける。
このベース補助電極は、正規のベース電極と同様
にベース領域とコレクタ領域にまたがつており、
ベース領域上ではオーム接触し、コレクタ側では
シヨツトキ障壁を形成している。
対側にも、もう１つのベース補助電極を設ける。
このベース補助電極は、正規のベース電極と同様
にベース領域とコレクタ領域にまたがつており、
ベース領域上ではオーム接触し、コレクタ側では
シヨツトキ障壁を形成している。
本発明では、このベース補助電極が、正規ベー
ス電極とも、他のどことも接続せず弧立している
事を特徴とする。ベース補助電極から一切の配線
が出ないので、これを設けても、他の配線の構成
に影響しない。
ス電極とも、他のどことも接続せず弧立している
事を特徴とする。ベース補助電極から一切の配線
が出ないので、これを設けても、他の配線の構成
に影響しない。
次に弧立したベース補助電極を設ける事によつ
てＩIHが小さくできる事を図を以つて説明する。
てＩIHが小さくできる事を図を以つて説明する。
第４図に本発明による入力用トランジスタ（エ
ミツタは２つ）の例を示す。第５図はその断面図
で、両図中の数字は第１図、第２図の場合と同じ
内容を示すが、新たに８のベース補助電極および
寄生抵抗R8，R9が加わる。８のベース補助電極
は、ベース領域上ではオーム接触し、コレクタ領
域ではシヨツトキ障壁を形成している。第６図に
はエミツタ１２に対応するトランジスタに注目し
た場合の等価回路を示す。D1は従来のSBD、D2
はベース補助電極のSBDを示す。各部の抵抗値
は、 ＲD1＝R1＋R2＋R3 ＲD2＝R9 ＲB＝R7 ＲC＝R6 ＲS＝R8 ＲO＝R4＋R5｝ (4) となる。この等価回路から分るようにIgはD1と
D2に分流するため、第１にD1に流れる電流が減
少するのでＢ点Ｈ点間の電圧が下り、第２にD2
を流れる電流ＩD2はＲBを流れるので、Ｇ点Ｈ点
間の電圧はさらにＲB×ＩD2だけ低くなる。しか
し、現実的にはＲB≫ＲD1であるからＩD2はIgに
比べ十分小さいので、上述の第２の効果が支配的
となる。すなわち、トランジスタＱのベース・コ
レクタ接合の順方向バイアスはベース補助電極が
無い場合に比べＲB×ＩD2だけ小さくなり、その
分だけＩIHを小さくする。
ミツタは２つ）の例を示す。第５図はその断面図
で、両図中の数字は第１図、第２図の場合と同じ
内容を示すが、新たに８のベース補助電極および
寄生抵抗R8，R9が加わる。８のベース補助電極
は、ベース領域上ではオーム接触し、コレクタ領
域ではシヨツトキ障壁を形成している。第６図に
はエミツタ１２に対応するトランジスタに注目し
た場合の等価回路を示す。D1は従来のSBD、D2
はベース補助電極のSBDを示す。各部の抵抗値
は、 ＲD1＝R1＋R2＋R3 ＲD2＝R9 ＲB＝R7 ＲC＝R6 ＲS＝R8 ＲO＝R4＋R5｝ (4) となる。この等価回路から分るようにIgはD1と
D2に分流するため、第１にD1に流れる電流が減
少するのでＢ点Ｈ点間の電圧が下り、第２にD2
を流れる電流ＩD2はＲBを流れるので、Ｇ点Ｈ点
間の電圧はさらにＲB×ＩD2だけ低くなる。しか
し、現実的にはＲB≫ＲD1であるからＩD2はIgに
比べ十分小さいので、上述の第２の効果が支配的
となる。すなわち、トランジスタＱのベース・コ
レクタ接合の順方向バイアスはベース補助電極が
無い場合に比べＲB×ＩD2だけ小さくなり、その
分だけＩIHを小さくする。
Ｑが理想トランジスタであり、ＲB≫ＲD1の場
合には ＩIH＝I′IH0 exp〔｛ＲD1×Ig −（ＲB＋ＲD1）I2｝×ｑ／kT〕 …(5) となる。I′IH0はＲB≫ＲD1の関係を保つたままＲD
１＝０となつた場合のＩIHで、D2への分流I2は、
次式を満すような値である。
合には ＩIH＝I′IH0 exp〔｛ＲD1×Ig −（ＲB＋ＲD1）I2｝×ｑ／kT〕 …(5) となる。I′IH0はＲB≫ＲD1の関係を保つたままＲD
１＝０となつた場合のＩIHで、D2への分流I2は、
次式を満すような値である。
ＶD1（Ig−I2）＋（ＲD1＋ＲS）（Ig−I2）
＝ＶD2（I2）＋（ＲB＋ＲD2）I2 …(6)
ここでＶD1（Ig−I2）は電流がIg−I2のときのD1
の電圧、ＶD2（I2）は、電流がI2のときのD2の電圧
である。
の電圧、ＶD2（I2）は、電流がI2のときのD2の電圧
である。
(5)式から、ベース補助電極が無い場合（I2＝
０）に比べ、有る場合にはＩIHは、 １／exp｛（ＲB＋ＲD1）I2×ｑ／kT｝ ……(7) 倍になる事が分る。試算のために、現実的な値と
してIg＝1.2mA ＲD1＝130Ω，ＲS＝10Ω，ＲB＝
1400Ω，ＲD2＝240Ω，D1とD2の逆方向飽和電流
を４×10-11Aと１×10-11Aとすれば(6)式よりI2＝
107μＡとなり(7)式より、ベース補助電極が無い
場合に比べ約700分の１へと激減することにな
る。この例では、D2の面積をD1の４分の１にし
てあるが、このようにベース補助電極は小さくて
も効果が大きい。
０）に比べ、有る場合にはＩIHは、 １／exp｛（ＲB＋ＲD1）I2×ｑ／kT｝ ……(7) 倍になる事が分る。試算のために、現実的な値と
してIg＝1.2mA ＲD1＝130Ω，ＲS＝10Ω，ＲB＝
1400Ω，ＲD2＝240Ω，D1とD2の逆方向飽和電流
を４×10-11Aと１×10-11Aとすれば(6)式よりI2＝
107μＡとなり(7)式より、ベース補助電極が無い
場合に比べ約700分の１へと激減することにな
る。この例では、D2の面積をD1の４分の１にし
てあるが、このようにベース補助電極は小さくて
も効果が大きい。
これまでエミツタが２つの場合について説明し
てきたが、３つ以上の場合には、両端だけにエミ
ツタがある場合のＩIHが共に一定値より小さくな
るようにしてあれば、その間に入れたエミツタの
ＩIHはその一定値より小さくなる。
てきたが、３つ以上の場合には、両端だけにエミ
ツタがある場合のＩIHが共に一定値より小さくな
るようにしてあれば、その間に入れたエミツタの
ＩIHはその一定値より小さくなる。
以上の説明は、複数入力のすべてが高レベルに
なつている場合についてのものであるが、いくつ
かが低レベルになつた場合にも同様な効果が得ら
れる。
なつている場合についてのものであるが、いくつ
かが低レベルになつた場合にも同様な効果が得ら
れる。
次に本発明の具体例を示す。第１図に示す従来
のものと、第４図のベース補助電極のついたパタ
ーンの両方を含むSBD―TTLを通常の半導体集
積回路プロセスで作成した。ベース補助電極のな
い従来のもののＩIHは室温で６μＡ〜20μＡであ
つたのに対しベース補助電極をつけたもののＩIH
は0.02μＡ〜0.06μＡで大幅に改善された。（各
部寄生抵抗値は、現実的な数値例として示した値
に近いはずであるが、ＩIHの減少比が(7)式のよう
に700分の１にならず約300分の１に留まつている
のは、トランジスタの特性のうち特にベース・コ
レクタ接合部の特性が理想トランジスタと異なつ
ているためと思われる。） 本発明には以上説明したように、エミツタに関
してベース電極の反対側に弧立したベース補助電
極を設ける事により、配線の構成に影響すること
なく、高レベル入力電流ＩIHを大幅に減少できる
という効果がある。
のものと、第４図のベース補助電極のついたパタ
ーンの両方を含むSBD―TTLを通常の半導体集
積回路プロセスで作成した。ベース補助電極のな
い従来のもののＩIHは室温で６μＡ〜20μＡであ
つたのに対しベース補助電極をつけたもののＩIH
は0.02μＡ〜0.06μＡで大幅に改善された。（各
部寄生抵抗値は、現実的な数値例として示した値
に近いはずであるが、ＩIHの減少比が(7)式のよう
に700分の１にならず約300分の１に留まつている
のは、トランジスタの特性のうち特にベース・コ
レクタ接合部の特性が理想トランジスタと異なつ
ているためと思われる。） 本発明には以上説明したように、エミツタに関
してベース電極の反対側に弧立したベース補助電
極を設ける事により、配線の構成に影響すること
なく、高レベル入力電流ＩIHを大幅に減少できる
という効果がある。
第１図は従来の２エミツタ・トランジスタを示
す平面図、第２図はその断面図、第３図はその等
価回路である。第４図は本発明の２エミツタ・ト
ランジスタを示す平面図、第５図はその断面図、
第６図はその等価回路である。 １……半導体基板、２……コレクタ領域、３…
…ベース領域、４……コレクタコンタクト層、６
……ベース電極。
す平面図、第２図はその断面図、第３図はその等
価回路である。第４図は本発明の２エミツタ・ト
ランジスタを示す平面図、第５図はその断面図、
第６図はその等価回路である。 １……半導体基板、２……コレクタ領域、３…
…ベース領域、４……コレクタコンタクト層、６
……ベース電極。
Claims (1)
- １ コレクタ領域上に該コレクタ領域と接続する
第１および第２のコレクタコンタクトが離間して
設けられ、ベース領域に該ベース領域と接続する
第１および第２のベースコンタクトが離間して設
けられ、該第１のベースコンタクトと第１のコレ
クタコンタクトは互いに近接しかつ絶縁膜の同一
の開口によつて露出されたベースおよびコレクタ
領域に、コレクタ領域とはシヨツトキ障壁を形成
し、ベース領域とはオーム接触する金属を被着す
ることによつて形成され、前記第２のベースコン
タクトと該第１のコレクタコンタクトも同様に互
いに近接しかつ絶縁膜の同一の開口によつて露出
されたベースおよびコレクタ領域に前記金属を被
着することによつて形成され、前記第２のベース
コンタクトおよび第２のコレクタコンタクトは孤
立していることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6299279A JPS55154760A (en) | 1979-05-22 | 1979-05-22 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6299279A JPS55154760A (en) | 1979-05-22 | 1979-05-22 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55154760A JPS55154760A (en) | 1980-12-02 |
| JPS6225269B2 true JPS6225269B2 (ja) | 1987-06-02 |
Family
ID=13216366
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6299279A Granted JPS55154760A (en) | 1979-05-22 | 1979-05-22 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS55154760A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6762094B2 (en) * | 2002-09-27 | 2004-07-13 | Hewlett-Packard Development Company, L.P. | Nanometer-scale semiconductor devices and method of making |
-
1979
- 1979-05-22 JP JP6299279A patent/JPS55154760A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55154760A (en) | 1980-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63136712A (ja) | 差動比較回路 | |
| JPS6225269B2 (ja) | ||
| US4051443A (en) | Differential amplifier | |
| JP3145455B2 (ja) | 半導体集積回路装置 | |
| US4160986A (en) | Bipolar transistors having fixed gain characteristics | |
| US4814852A (en) | Controlled voltage drop diode | |
| JPH0355875A (ja) | 電流検出付集積回路 | |
| JPH0418459B2 (ja) | ||
| JPS586310B2 (ja) | ハンドウタイソウチ | |
| JPS6128257B2 (ja) | ||
| JP2778076B2 (ja) | トランジスタのコレクタ抵杭の測定方法 | |
| JPS5855454Y2 (ja) | 定電流回路 | |
| JPS5810860A (ja) | 半導体集積回路 | |
| JP2705301B2 (ja) | 定電流回路 | |
| JPS6062149A (ja) | 半導体装置 | |
| JPH0381325B2 (ja) | ||
| JP2996551B2 (ja) | カレントミラー回路装置 | |
| JPH0117170B2 (ja) | ||
| JPS58159366A (ja) | カレントミラ−回路 | |
| JPS6294974A (ja) | 半導体集積回路装置 | |
| JPS6384157A (ja) | 半導体装置 | |
| JPS58211395A (ja) | バイポ−ラ型ｒａｍ | |
| JPS639410B2 (ja) | ||
| JPH05315869A (ja) | 半導体集積回路装置 | |
| JPH06204372A (ja) | 電力用トランジスタ |