JPS6227155B2 - - Google Patents
Info
- Publication number
- JPS6227155B2 JPS6227155B2 JP54109125A JP10912579A JPS6227155B2 JP S6227155 B2 JPS6227155 B2 JP S6227155B2 JP 54109125 A JP54109125 A JP 54109125A JP 10912579 A JP10912579 A JP 10912579A JP S6227155 B2 JPS6227155 B2 JP S6227155B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- film
- photoresist
- dry etching
- aluminum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- ing And Chemical Polishing (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
- Drying Of Semiconductors (AREA)
Description
【発明の詳細な説明】
この発明はドライエツチング技術に関し、主と
してプラズマエツチによるＡ配線加工を対象と
する。
してプラズマエツチによるＡ配線加工を対象と
する。
LSI，IC等の半導体装置の高集積化に伴ない、
プラズマ放電を利用したドライエツチング技術が
配線の微細加工の主要な手段となりつつある。ド
ライエツチは一般にホトレジスト（感光性耐食
材）で形成したマスクを通して行なう。被エツチ
ング材がＡ（アルミニウム）の場合、ホトレジ
ストＡのエツチング速度比（エツチング選択比
とも呼ぶ）は１：２〜３倍である。微細加工を行
なうためには、ホトレジストの膜厚を薄くする必
要があり、被エツチング材が例えば、LSIの内線
配線を行うためのAlである場合Al配線膜も薄く
しなければならない。しかし、配線材料は許容電
流密度及び配線抵抗の限界からある厚さ以上は薄
くできない。又LSIにおいては第１図に示すよう
に基板表面に例えばフイールド絶縁部として酸化
膜等を形成するためにできた凹凸２があり、その
段差部上に第１のAl配線３、層間絶縁膜４、第
２のAl配線５等を積層してホトレジスト６によ
り第２のAl配線の一部をエツチしようとする場
合、上記段差部で被エツチング材（第２のAl配
線）が薄くなり、またホトレジストの膜厚が薄く
なつて同図Ａに示すようにエツチングが深部に進
行し、この部分で断線するという事態を生じるこ
とがある。また、この対策として、ホトレジスト
のの粘度をあげ、ホトレジストの膜厚を厚くした
場合、上記段差部での膜厚が厚くなり、段差部で
の配線シヨートを引き起すおそれもある。
プラズマ放電を利用したドライエツチング技術が
配線の微細加工の主要な手段となりつつある。ド
ライエツチは一般にホトレジスト（感光性耐食
材）で形成したマスクを通して行なう。被エツチ
ング材がＡ（アルミニウム）の場合、ホトレジ
ストＡのエツチング速度比（エツチング選択比
とも呼ぶ）は１：２〜３倍である。微細加工を行
なうためには、ホトレジストの膜厚を薄くする必
要があり、被エツチング材が例えば、LSIの内線
配線を行うためのAlである場合Al配線膜も薄く
しなければならない。しかし、配線材料は許容電
流密度及び配線抵抗の限界からある厚さ以上は薄
くできない。又LSIにおいては第１図に示すよう
に基板表面に例えばフイールド絶縁部として酸化
膜等を形成するためにできた凹凸２があり、その
段差部上に第１のAl配線３、層間絶縁膜４、第
２のAl配線５等を積層してホトレジスト６によ
り第２のAl配線の一部をエツチしようとする場
合、上記段差部で被エツチング材（第２のAl配
線）が薄くなり、またホトレジストの膜厚が薄く
なつて同図Ａに示すようにエツチングが深部に進
行し、この部分で断線するという事態を生じるこ
とがある。また、この対策として、ホトレジスト
のの粘度をあげ、ホトレジストの膜厚を厚くした
場合、上記段差部での膜厚が厚くなり、段差部で
の配線シヨートを引き起すおそれもある。
本発明は上記した問題点を解決するためになさ
れたものであり、その一つの目的はドライエツチ
ングによる微細加工であり、他の目的は薄いホト
マスクによる微細Al配線加工の実現にある。
れたものであり、その一つの目的はドライエツチ
ングによる微細加工であり、他の目的は薄いホト
マスクによる微細Al配線加工の実現にある。
上記目的を達成するために、本発明のアルミニ
ウムのドライエツチング法によれば、アルミニウ
ム層の表面にシリコン窒化膜を形成し、このシリ
コン窒化膜にその上に形成した感光耐食材マスク
を通してエツチンングにより開孔し、しかる後、
上記感光耐食材マスクと上記シリコン窒化膜をマ
スクとして、上記アルミニウムのドライエツチを
行なうことを特徴とする。
ウムのドライエツチング法によれば、アルミニウ
ム層の表面にシリコン窒化膜を形成し、このシリ
コン窒化膜にその上に形成した感光耐食材マスク
を通してエツチンングにより開孔し、しかる後、
上記感光耐食材マスクと上記シリコン窒化膜をマ
スクとして、上記アルミニウムのドライエツチを
行なうことを特徴とする。
第２図ａ〜ｃは本発明をAl配線のドライエツ
チに適用した場合の実施例の趣要プロセスを示
す。
チに適用した場合の実施例の趣要プロセスを示
す。
(a) 同図において、１はSi基板、２は段差部、３
は第１層Al配線、４は層間絶縁膜、例えば
CVD（気相化学反応堆積）によるPSG（リ
ン・シリケート・ガラス）膜、５は被エツチ材
となる第２層Al配線である。この第２層Al配
線５の表面にプラズマSi3N4膜７を膜厚1500Å
程度に形成し、その上にホトレジストを塗布し
て周知の露光現象処理によりホトマスク６を形
成する。
は第１層Al配線、４は層間絶縁膜、例えば
CVD（気相化学反応堆積）によるPSG（リ
ン・シリケート・ガラス）膜、５は被エツチ材
となる第２層Al配線である。この第２層Al配
線５の表面にプラズマSi3N4膜７を膜厚1500Å
程度に形成し、その上にホトレジストを塗布し
て周知の露光現象処理によりホトマスク６を形
成する。
(b) 上記ホトマスクをマスクとしてSi3N4膜７を
エツチ（ドライエツチ又はウエツトエツチ）し
開孔する (c) 上記ホトマスク及び開孔したホトマスクをマ
スクとしてAl膜５をドライエツチして所要の
Al配線のパターンを得る。この後、ホトマス
クを溶解除去し、Si3N4膜は表面保護膜として
残存させてよい。
エツチ（ドライエツチ又はウエツトエツチ）し
開孔する (c) 上記ホトマスク及び開孔したホトマスクをマ
スクとしてAl膜５をドライエツチして所要の
Al配線のパターンを得る。この後、ホトマス
クを溶解除去し、Si3N4膜は表面保護膜として
残存させてよい。
上記実施例で述べた構成によれば下記理由で前
記目的が達成できる。
記目的が達成できる。
Si3N4とAlとの選択比は１：７〜10程度であ
り、又Si3N4とホトレジストの選択比は１：３〜
５程度である。したがつて薄いホトレジ膜をマス
クとして薄いSi3N4膜をドライエツチングにより
開孔し、しかるのちに、ホトレジストとSi3N4膜
をマスクとして、Alをドライエツチングするこ
とにより、従来法に比してホトレジストの厚さを
1/2程度にせしめることが可能となり、微細パタ
ーンの加工が容易となつた。例えば従来、膜厚２
μｍのホトレジストを使用し、Al配線の膜厚2.5
μｍ、Al配線の幅９μｍ、配線間隔（エツチ
幅）４μｍ程度が限界であつたが、本発明方法に
よれば7000Åのホトレジストを使用し、Al配線
の膜厚2.5μｍ、Al配線幅６μｍ、配線間隔２μ
ｍ程度の微細加工が容易にできるようになつた。
り、又Si3N4とホトレジストの選択比は１：３〜
５程度である。したがつて薄いホトレジ膜をマス
クとして薄いSi3N4膜をドライエツチングにより
開孔し、しかるのちに、ホトレジストとSi3N4膜
をマスクとして、Alをドライエツチングするこ
とにより、従来法に比してホトレジストの厚さを
1/2程度にせしめることが可能となり、微細パタ
ーンの加工が容易となつた。例えば従来、膜厚２
μｍのホトレジストを使用し、Al配線の膜厚2.5
μｍ、Al配線の幅９μｍ、配線間隔（エツチ
幅）４μｍ程度が限界であつたが、本発明方法に
よれば7000Åのホトレジストを使用し、Al配線
の膜厚2.5μｍ、Al配線幅６μｍ、配線間隔２μ
ｍ程度の微細加工が容易にできるようになつた。
第１図は従来のドライエツチの形態を示す半導
体装置の断面図、第２図ａ〜ｃは本発明によるド
ライエツチのプロセスの各工程を示す半導体装置
の各断面図である。 １……Si基板、２……段差部（酸化膜）、３…
…第１層Al配線、４……層間絶縁膜、５……第
２層Al配線、６……ホトレジストマスク、７…
…Si3N4膜。
体装置の断面図、第２図ａ〜ｃは本発明によるド
ライエツチのプロセスの各工程を示す半導体装置
の各断面図である。 １……Si基板、２……段差部（酸化膜）、３…
…第１層Al配線、４……層間絶縁膜、５……第
２層Al配線、６……ホトレジストマスク、７…
…Si3N4膜。
Claims (1)
- 【特許請求の範囲】 １ アルミニウム層の表面にシリコン窒化膜を形
成し、このシリコン窒化膜にその上に形成した感
光耐食材マスクを通してエツチングにより開孔
し、しかる後、上記感光耐食材マスクと上記シリ
コン窒化膜をマスクとして、上記アルミニウムの
ドライエツチを行なうことを特徴とするアルミニ
ウムのドライエツチ法。 ２ 前記シリコン窒化膜はドライエツチの後でア
ルミニウムの表面保護膜として残しておくことを
特徴とする特許請求の範囲第１項記載のアルミニ
ウムのドライエツチ法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10912579A JPS5635774A (en) | 1979-08-29 | 1979-08-29 | Dry etching method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10912579A JPS5635774A (en) | 1979-08-29 | 1979-08-29 | Dry etching method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5635774A JPS5635774A (en) | 1981-04-08 |
| JPS6227155B2 true JPS6227155B2 (ja) | 1987-06-12 |
Family
ID=14502188
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10912579A Granted JPS5635774A (en) | 1979-08-29 | 1979-08-29 | Dry etching method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5635774A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0522899A (ja) * | 1991-07-10 | 1993-01-29 | Akiko Uchiumi | 自動車のタイヤの回転により電気を作る方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6031909B2 (ja) * | 1977-08-17 | 1985-07-25 | 株式会社日立製作所 | エツチング加工法 |
-
1979
- 1979-08-29 JP JP10912579A patent/JPS5635774A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0522899A (ja) * | 1991-07-10 | 1993-01-29 | Akiko Uchiumi | 自動車のタイヤの回転により電気を作る方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5635774A (en) | 1981-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63304644A (ja) | ヴアイア・ホール形成方法 | |
| KR970007114B1 (ko) | 반도체 소자 제조 방법 | |
| JPH0225024A (ja) | 半導体装置の製造方法 | |
| JPS6227155B2 (ja) | ||
| KR100230405B1 (ko) | 반도체장치의 다층 배선 형성방법 | |
| JPS5933833A (ja) | 半導体装置の製造方法 | |
| JPS6342412B2 (ja) | ||
| JPH08306780A (ja) | 半導体装置の製造方法 | |
| US20020039837A1 (en) | Method of manufacturing a semiconductor device | |
| JPS6035825B2 (ja) | 半導体装置の製造方法 | |
| KR950009293B1 (ko) | 식각선택비가 향상된 단층레지스트 패턴 형성방법 | |
| JP2937537B2 (ja) | パターン形成方法 | |
| JPS6211783B2 (ja) | ||
| JP2770653B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH0669169A (ja) | 半導体装置の製造方法 | |
| JPS6193629A (ja) | 半導体装置の製造方法 | |
| JPH058856B2 (ja) | ||
| JPS59175124A (ja) | 半導体装置の製造方法 | |
| JPH0254563A (ja) | 半導体装置 | |
| JP2521329B2 (ja) | 半導体装置の製造方法 | |
| JPS6194326A (ja) | 半導体素子の製造方法 | |
| JPS59149025A (ja) | 半導体装置の製造法 | |
| JPH0222844A (ja) | 半導体集積回路 | |
| JPS6355784B2 (ja) | ||
| JPS6336547A (ja) | 半導体装置の製造方法 |