JPS6227537B2 - - Google Patents
Info
- Publication number
- JPS6227537B2 JPS6227537B2 JP54075334A JP7533479A JPS6227537B2 JP S6227537 B2 JPS6227537 B2 JP S6227537B2 JP 54075334 A JP54075334 A JP 54075334A JP 7533479 A JP7533479 A JP 7533479A JP S6227537 B2 JPS6227537 B2 JP S6227537B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- film
- solution
- aqueous solution
- etching solution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/60—Wet etching
- H10P50/66—Wet etching of conductive or resistive materials
- H10P50/663—Wet etching of conductive or resistive materials by chemical means only
- H10P50/667—Wet etching of conductive or resistive materials by chemical means only by liquid etching only
Landscapes
- ing And Chemical Polishing (AREA)
- Weting (AREA)
Description
【発明の詳細な説明】
本発明は、高精度の微細パターン電極を必要と
する半導体装置を製造するのに好適な方法に関す
る。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a method suitable for manufacturing semiconductor devices that require highly accurate fine pattern electrodes.
従来、半導体装置の電極・配線材料としてアル
ミニウム(Al)が多用されている。そして、そ
の電極・配線を形成するには、半導体基板上に例
えば蒸着法で形成したアルミニウム膜をフオト・
レジスト・マスクと化学的エツチングを利用する
フオト・リソグラフイ技術でパターニングするの
が通常である。 Conventionally, aluminum (Al) has been widely used as an electrode/wiring material for semiconductor devices. To form the electrodes and wiring, an aluminum film formed by vapor deposition, for example, on the semiconductor substrate is photo-photographed.
Patterning is typically done using photolithography techniques that utilize resist masks and chemical etching.
この場合、エツチング液としては、燐酸単独、
或いはそれに少量の硝酸や酢酸を添加した混液を
温度50〔℃〕以上にしたものを用いている。 In this case, the etching solution is phosphoric acid alone,
Alternatively, a mixture containing a small amount of nitric acid or acetic acid and heated to a temperature of 50 [°C] or higher is used.
エツチング液として燐酸単独液を用いた場合に
は、Alの腐蝕に依り生ずる水素(H2)が泡状にな
つてフオト・レジスト膜のパターン・エツジに滞
留し、或る程度肥大化しないと離れないので加工
パターンは不均一を生じ易く、精密なパターニン
グが困難である。この為、従来は超音波振動を加
えて強制撹拌するなどの手段を採つている。従つ
て、1回の処理能力としては1ウエハ単位であ
り、作業性に欠けるところが大である。 When a phosphoric acid solution alone is used as an etching solution, hydrogen (H 2 ) generated by corrosion of Al becomes bubbles and stays at the pattern edges of the photoresist film, and will separate unless it becomes enlarged to a certain extent. Therefore, the processed pattern tends to be non-uniform, making precise patterning difficult. For this reason, conventional methods have been used such as applying ultrasonic vibration to force stirring. Therefore, the processing capacity at one time is one wafer unit, and there is a significant lack of workability.
混酸を用いた場合、硝酸の存在に依り発生する
ガスは主として窒素酸化物(NOx)となるのでパ
ターン・エツジに生成ガスが滞留することは解消
される。しかしながら、温熱浴であることには変
りない為、温度分布に対する腐蝕速度の依存性が
強い欠点は残つている。したがつて、エツチング
液を循環させたり、撹拌したりすることに依つて
対処しているが、同様な依存在がエツチング液の
流動方向にも存在するのでウエハ内或いはウエハ
間でエツチング時間の差違を生じ、バツチ処理、
例えば20ウエハ/バツチの処理を行なつた場合に
は、その終点判断にかなりの熟練を必要とする。
このような腐蝕速度の不均一は必然的にアルミニ
ウム電極・配線のアンダ・カツトを伴なうので、
所謂線細りが発生し、電気抵抗の増大や断線事故
を招来する。 When a mixed acid is used, the gas generated due to the presence of nitric acid is mainly nitrogen oxide (NO x ), so that the generated gas does not stay at the pattern edges. However, since it is still a hot bath, the drawback remains that the corrosion rate is strongly dependent on the temperature distribution. Therefore, this problem is solved by circulating or stirring the etching solution, but a similar dependence also exists in the direction of flow of the etching solution, so there is no difference in etching time within a wafer or between wafers. resulting in batch processing,
For example, when processing 20 wafers/batch, considerable skill is required to judge the end point.
Such non-uniform corrosion rate inevitably leads to undercuts in aluminum electrodes and wiring.
So-called wire thinning occurs, leading to increased electrical resistance and disconnection accidents.
本発明は、室温のエツチング液を用い、温度分
布の影響や、それに伴なう撹拌の問題を解消し、
高精度の微細パターン電極を有する半導体装置を
製造することができるようにするものであり、以
下これを詳細に説明する。 The present invention uses an etching solution at room temperature, eliminates the influence of temperature distribution and the problems of stirring associated with it, and
This makes it possible to manufacture a semiconductor device having a highly accurate fine pattern electrode, and this will be explained in detail below.
本発明は、エツチング液として少なくともコリ
ン水溶液(HOCH2CH2N(CH3)3OH)を主な成
分とする液を用いてアルミニウム膜をパターニン
グすることが基本となつている。 The basic principle of the present invention is to pattern an aluminum film using a solution containing at least an aqueous choline solution (HOCH 2 CH 2 N (CH 3 ) 3 OH) as a main component as an etching solution.
本発明に於ける使用エツチング液の組成を例示
すると次の通りである。 The composition of the etching solution used in the present invention is exemplified as follows.
(1) コリン水溶液
(2) コリン水溶液(10〔ml〕)+水酸化カリウム
(KOH1〔g〕)
(3) コリン水溶液(10〔ml〕)+水酸化カリウム
(1〔g〕)+イソプロパノール
((CH3)2CHOH2〔ml〕)
尚、前記(1)に於けるコリン水溶液濃度は5〜8
〔%〕、前記(2)、(3)に於けるそれは1.0〔%〕であ
る。(1) Choline aqueous solution (2) Choline aqueous solution (10 [ml]) + Potassium hydroxide (KOH1 [g]) (3) Choline aqueous solution (10 [ml]) + Potassium hydroxide (1 [g]) + Isopropanol ( (CH 3 ) 2 CHOH2 [ml]) The concentration of the choline aqueous solution in (1) above is 5 to 8.
[%], which is 1.0 [%] in (2) and (3) above.
例えば、7.5〔cm〕φ(3〔吋〕φ)のシリコ
ン半導体ウエハに厚さ約4〔μm〕のAl膜を蒸
着法に依り形成し、その上に最小線幅10〔μm〕
の幾何的パターンのフオト・レジスト膜を焼付
け、前記(3)に示した組成のエツチング液を用いて
前記Al膜のエツチングを行なつたところ第1図
に見られるような結果が得られた。 For example, an Al film with a thickness of about 4 [μm] is formed by vapor deposition on a silicon semiconductor wafer of 7.5 [cm]φ (3 [inches]φ), and a minimum line width of 10 [μm] is formed on the Al film using the vapor deposition method.
When a photoresist film with a geometric pattern of 1 was baked and the Al film was etched using an etching solution having the composition shown in (3) above, the results shown in FIG. 1 were obtained.
図から明らかなように、エツチング速度の直線
性が極めて良好である為、ウエハ内或いはウエハ
間でのエツチング時間差は極めて小さく、20ウエ
ハ/バツチ処理に於いて4〔μm〕の厚さをエツ
チング終了するのに1〔分〕以内の差であつた。 As is clear from the figure, because the linearity of the etching rate is extremely good, the etching time difference within a wafer or between wafers is extremely small, and a thickness of 4 [μm] was completed in a batch process of 20 wafers. The difference was within 1 minute.
パターニングされたアルミニウム膜の断面形状
は第2図に見られるように45゜以上の傾斜を有
し、フオト・レジスト膜PRとアルミニウム膜AL
との界面に於けるW/dは0.5前後であつた。従
つて、アルミニウム電極・配線上に燐硅酸ガラス
膜など絶縁膜を形成した場合には段差切れが無く
なり、特に多層配線の際には有効である。 The cross-sectional shape of the patterned aluminum film has an inclination of 45° or more as shown in Figure 2, and the photoresist film P R and the aluminum film A L
W/d at the interface with was around 0.5. Therefore, when an insulating film such as a phosphosilicate glass film is formed on the aluminum electrode/wiring, there will be no step breakage, which is particularly effective in multilayer wiring.
次に前記と同様な試料について実施した場合の
種々のデータに関して説明する。 Next, various data obtained when the test was carried out on samples similar to those described above will be explained.
第3図はエツチング液の組成が、「コリン水溶
液(1〔%〕水溶液10〔ml〕):H2O(10
〔ml〕):(CH3)2CHOH(4〔ml〕):KOH(2
〔g〕)」、である場合の時間〔分〕対腐蝕量〔μ
m〕の関係を表わすもので、測定は表面粗さ計に
依つて行なつたものである。 Figure 3 shows that the composition of the etching solution is ``choline aqueous solution (1 [%] aqueous solution 10 [ml]): H 2 O (10
[ml]): (CH 3 ) 2 CHOH (4 [ml]): KOH (2
[g])', time [minutes] versus corrosion amount [μ
m], and the measurement was performed using a surface roughness meter.
第4図は組成が第3図の場合と同様であるエツ
チング液に於いてKOHをn〔g〕とし、そのn
を変化させた場合のW/d及び腐蝕速度に関する
データである。 Figure 4 shows an etching solution whose composition is the same as that shown in Figure 3, with KOH in n [g].
This is data regarding W/d and corrosion rate when changing.
第5図は界面活性剤であるアルコールの種類を
変えた場合のW/d及び腐蝕速度に関するデータ
である。 FIG. 5 shows data regarding W/d and corrosion rate when the type of alcohol used as a surfactant was changed.
第6図はアルコールをn〔ml〕とし、そのnを
変化させた場合のW/d及び腐蝕速度に関するデ
ータである。 FIG. 6 shows data regarding W/d and corrosion rate when the alcohol is n [ml] and the value n is changed.
以上の説明で判るように、本発明に依れば、コ
リン水溶液に水酸化カリウムを加えたものを主成
分とするエツチング液でアルミニウム膜をパター
ニングするものであつて、そのエツチングは室温
で行なうことが可能であり、従つて、加温、撹拌
など設備は不要である。また、エツチング速度が
均一であるからバツチ処理した場合の終点判断が
容易である。更にまた、加工形状が良好であり、
特に60度前後のテーパを付すことが容易であるか
ら多層配線する場合に好都合である。 As can be seen from the above explanation, according to the present invention, an aluminum film is patterned using an etching solution whose main component is an aqueous solution of choline plus potassium hydroxide, and the etching is carried out at room temperature. Therefore, equipment such as heating and stirring is not required. Furthermore, since the etching rate is uniform, it is easy to determine the end point when batch processing is performed. Furthermore, the processed shape is good,
In particular, since it is easy to taper around 60 degrees, it is convenient for multilayer wiring.
第1図は本発明一実施例に於ける時間対腐蝕量
の関係を表わす線図、第2図はエツチング形状を
説明する要部側断面図、第3図乃至第6図は本発
明の効果を説明する為の線図である。
図に於いて、ALはアルミニウム膜、PRはフオ
ト・レジスト膜である。
Fig. 1 is a diagram showing the relationship between time and corrosion amount in one embodiment of the present invention, Fig. 2 is a sectional side view of the main part explaining the etching shape, and Figs. 3 to 6 are the effects of the present invention. FIG. In the figure, A L is an aluminum film and P R is a photoresist film.
Claims (1)
を主成分とするエツチング液にてアルミニウム膜
をパターニングする工程が含まれてなることを特
徴とする半導体装置の製造方法。1. A method for manufacturing a semiconductor device, comprising the step of patterning an aluminum film using an etching liquid whose main component is a choline aqueous solution plus potassium hydroxide.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7533479A JPS55166929A (en) | 1979-06-15 | 1979-06-15 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7533479A JPS55166929A (en) | 1979-06-15 | 1979-06-15 | Manufacture of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55166929A JPS55166929A (en) | 1980-12-26 |
| JPS6227537B2 true JPS6227537B2 (en) | 1987-06-15 |
Family
ID=13573245
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7533479A Granted JPS55166929A (en) | 1979-06-15 | 1979-06-15 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS55166929A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100388575C (en) * | 2003-03-17 | 2008-05-14 | 北京邮电大学 | Realization method of wedge-shaped cavity and parallel cavity structure in indium phosphide-based optoelectronic devices |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5264878A (en) * | 1975-11-26 | 1977-05-28 | Toshiba Corp | Etching of semiconductor wiring |
-
1979
- 1979-06-15 JP JP7533479A patent/JPS55166929A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55166929A (en) | 1980-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0311092B2 (en) | ||
| EP0023146A2 (en) | Method of manufacturing a semiconductor device wherein first and second layers are formed | |
| JPS633437A (en) | Manufacture of semiconductor device | |
| US4742025A (en) | Method of fabricating a semiconductor device including selective etching of a silicide layer | |
| JPS6227537B2 (en) | ||
| KR100406298B1 (en) | Dielectric element and a method for fabricating the same | |
| JPH0451474Y2 (en) | ||
| JPH0298133A (en) | Cleaning method for semiconductor substrate | |
| JPS6027180B2 (en) | Manufacturing method of semiconductor device | |
| JP4738626B2 (en) | Method for etching a semiconductor substrate | |
| DE69227438T2 (en) | Process for producing a self-adjusting contact window in integrated circuits | |
| JPS59175124A (en) | Manufacture of semiconductor device | |
| JP2599485B2 (en) | Evaluation method of semiconductor device | |
| CN110520392B (en) | Method for producing a metal film supported by a glass support | |
| JPS594027A (en) | Manufacture of semiconductor device | |
| JPS6043831A (en) | Etchant for manufacture of semiconductor device | |
| JPS6119132A (en) | Manufacture of semiconductor device | |
| JPS59178732A (en) | Manufacture of semiconductor device | |
| JPH0160939B2 (en) | ||
| JPS57183057A (en) | Semiconductor device and manufacture thereof | |
| JPS58113375A (en) | Dry etching method | |
| JPS5984576A (en) | Manufacturing method of semiconductor device | |
| JPH0729711A (en) | Forming method of resistor | |
| JPS63117428A (en) | Manufacture of semiconductor device | |
| JPS6161431A (en) | Manufacture of semiconductor device |