JPS6228587B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、半導体電子装置の製造方法、特に大
規模集積回路を構成するトランジスタなどの回路
素子の集積度を高め、かつ工程を簡易化した製造
方法に関する。

プレーナ技術によるバイポーラトランジスタに
は、エミツタ、ベース、コレクタの３領域があ
り、平面パターンでみると、たとえばエミツタの
周りをベースが、ベースの周りをさらにコレクタ
が取り囲む形になつている。従来技術によれば、
これらの３領域の形成に当つて、ホトエツチング
による表面酸化膜の窓あけと、その窓から半導体
基板中への不純物の拡散を繰返し行なつていたた
め、３回の窓あけに際して、マスクの位置合わせ
のずれに対する寸法的余裕をとる必要がある。ま
た、上記３領域からの電極の引出しはそれぞれの
窓を通して行なわれるため、電極間の距離をとる
必要からも、窓と窓との間隔を大きくせざるを得
ない。その結果、トランジスタの寸法が必然的に
大きくなり、集積回路において、素子の集積密度
を上げることが困難であつた。さらに、トランジ
スタの寸法が大きくなるのに伴つて、ベース直列
抵抗、素子間寄生容量などの寄生素子も大きくな
り、トランジスタの特性をそこなう結果にもなつ
ていた。

本発明は、上述した従来技術の問題点を解決
し、トランジスタなどの内部領域の形成および電
極の形成に際して、マスクの位置合わせ余裕度を
十分にとりながら、素子の小形化を達成できる、
半導体電子装置の製造方法を提供することを目的
とする。

上記目的を達成するため本発明では、 (イ) 第１の導電型の半導体基板の表面に第１の絶
縁材料膜を形成し、これをこれをパタン化して
１つの開口部をもつ第１の絶縁膜を形成する工
程、 (ロ) 上記開口部から第１の不純物を導入して半導
体基板中に第２の導電型の第１の半導体領域を
形成する工程、 (ハ) 上記第１の絶縁膜及び上記開口部の上に第２
の不純物を含む第１の電極材料膜とこの第１の
電極材料膜の上に第２の絶縁材料膜を形成し、
上記第２の絶縁材料膜を少なくとも上記開口部
上に側端面をもつようにパタン化して第２の絶
縁膜を形成し、しかる後上記第２の絶縁膜をマ
スクとして上記第１の電極材料膜をエツチング
し、上記第２の絶縁膜の上記開口部上の側端面
よりも上記第２の絶縁膜側に余分にエツチング
された第２の不純物を含む第１の電極層を形成
する工程、 (ニ) 下記の(i)または(ii)のいずれかの工程をもつて
上記第１の電極層の側端面にのみ第３の絶縁膜
を設ける工程、 (i) 上記開口部の露出している半導体基板の表
面、上記第１の電極層の側端面及び上記第２
の絶縁膜の表面を覆つてシリコン酸化膜を被
着形成し、該シリコン酸化膜にエツチングを
受けやすくするイオン注入を行なつた後、上
記第１の電極層の側端面に位置したイオン注
入されない部分を残して上記シリコン酸化膜
を化学エツチングにより除去し、上記第１の
電極層の側端面にのみ上記シリコン酸化膜か
らなる第３の絶縁膜を設ける工程、 (ii) 上記開口部の露出している半導体基板の表
面、上記第１の電極層の側端面及び上記第２
の絶縁膜の表面を覆つて第３の絶縁材料膜を
被着形成し、上記第３の絶縁材料膜を方向性
のあるドライ加工により選択除去することに
よつて上記第１の電極層の側端面にのみ上記
第３の絶縁材料膜からなる第３の絶縁膜を設
ける工程、 (ホ) 少なくとも上記開口部の露出している半導体
基板の表面を覆うように第３の不純物を含む第
２の電極層を形成するか、または、上記開口部
の露出している半導体基板の表面に第３の不純
物を導入して第１または第２の導電型を有する
第２の半導体領域を形成した後、少なくとも上
記開口部の露出している半導体基板の表面を覆
うように第２の電極層を形成する工程、 (ヘ) 上記第１の電極層から上記第２の不純物を拡
散させて上記半導体基板表面に第１または第２
の導電型を有する第３の半導体領域を形成する
工程、 (ト) 上記第２の電極層が第３の不純物を含む場合
は、上記第３の不純物を含む第２の電極層から
第３の不純物を拡散させて上記半導体基板表面
に第１または第２の導電型を有する第２の半導
体領域を形成する工程、 とを含んで半導体電子装置を製造する。

上記の(イ)〜(ヘ)の工程は、第１及び第２の電極層
間と第２及び第３の半導体領域間をセルフアライ
ン的に形成せしめる。また、上記の(ニ)の工程の採
用は、第３の絶縁膜の厚さの選択の自由度を増
し、また、第１の絶縁膜がほとんどエツチングさ
れずに済むため、第１の絶縁膜の初期の膜厚を保
有せしめる。

以下、図面を参照しながら詳細に説明する。

第１図は、従来技術によるトランジスタのエミ
ツタおよびベース部分を断面で示した図で、コレ
クタについては、一般にはエピタキシヤル層を用
いるが、ここではｎ形の半導体基板１として簡略
表示した。

基板１の表面を覆う第１の酸化絶縁膜２に１回
目のホトエツチングにより設けた第１の開口部
（その縁を３で示す）から、ｐ形不純物を導入し
てベース領域４を形成する。その上に第２の酸化
絶縁膜５を形成し、２回目のホトエツチングによ
り第２の酸化絶縁膜５に設けた第２の開口部（そ
の縁を６で示す）から、n⁺形不純物を導入して
エミツタ領域７を形成する。さらに、３回目のホ
トエツチングにより第２の酸化絶縁膜５にベース
電極接続用の第３の開口部（その縁を８で示す）
をあける。そして、第２、第３の開口部６，８を
覆うようにエミツタ電極９とベース電極１０を形
成する。

このように構成されたものでは、ホトエツチン
グ時のマスクの位置ずれに対する寸法的余裕をと
るため、およびエミツタとベースの電極間の距離
をとるために、第１、第２、第３の開口部を設け
るに当つて、それぞれの縁である３と６，６と
８，３と８の間の距離を大きく設定する必要があ
り、トランジスタの寸法を切詰めることが困難で
ある。

つぎに、本発明の基本構成を第２図によつて説
明す。第２図ａは断面図、ｂは各部のパターン形
状を示す平面図であり、第１図と同様、トランジ
スタのコレクタ領域は、半導体基板１１として簡
略表示してある。以下の説明では、基板１１をコ
レクタ領域とするが、逆方向トランジスタとして
使用される場合には、基板１１がエミツタとなる
ことはいうまでもない。

第２図において１２は第１の絶縁膜、１３は第
１の絶縁膜１２に設けた開口部の縁を示す。１４
は第１の電極層、１５は第２の絶縁膜、１６は第
２の絶縁膜の縁を示す。１７は第２の電極層、１
８は第２の電極層の縁を示している。１９はベー
ス領域、２０はエミツタ領域、２１はベース電極
接続領域である。

この半導体電子装置の製法を述べると、ｎ形半
導体基板１１の表面に第１の絶縁膜（通常の酸化
絶縁膜）１２を形成し、この第１の絶縁膜１２に
公知の方法により第２図ｂの１３で示すようなパ
ターン形状をもつ１つの開口部を設ける。この開
口部から第１の絶縁膜１２をマスクとして基板１
１中にｐ形不純物を拡散させてベース領域１９を
形成する。次に、上記開口部にのぞむ基板表面の
一部と周辺の第１の絶縁膜１２の一部を覆う多結
晶半導体からなる第１の電極層１４と、この第１
の電極層の上面および側端面を覆う第２の絶縁膜
１５を形成する。この第１の電極層１４、第２の
絶縁膜１５の形成方法については後で詳しく述べ
る。その後、上記開口部にのぞむ基板表面のう
ち、第１の電極層１４および第２の絶縁膜１５で
覆われない残りの部分を覆つて第２の電極層１７
を形成する。第１の電極層１４と第２の絶縁膜１
５は第２図ｂの１６で示すようなパターン形状を
もち、第２の電極層１７は第２図ｂの１８で示す
ようなパターン形状をもつている。

第１の電極層１４を構成する多結晶半導体には
あらかじめn⁺形不純物を含有させ、このn⁺形不
純物を熱処理により基板１１中に拡散させてエミ
ツタ領域２０を形成する。そして、第１の電極層
１４をエミツタ電極、第２の電極層１７をベース
電極として、トランジスタを構成する。

望ましくは、第２の電極層１７も多結晶半導体
で構成し、その中に含ませたp⁺不純物を熱拡散
により基板１中に導入して、図中点線２１で示す
ようなベース電極接続領域を形成するとよい。こ
のようにすれば、ベース電極のオーミツク接触が
改善されるだけでなく、第１、第２の電極１４，
１７の両方からの不純物拡散により、その中間に
おいて基板１１中にpn接合が形成されるため、
たとえ、第２の絶縁膜１５の膜厚が薄くても、エ
ミツタ領域２０がベース電極１７に接触すること
が避けられる。

上記実施例は、ベース、エミツタの２電極を１
つの開口部から引出した例であり、エミツタ電極
になる第１の電極層１４とベース電極になる第２
の電極層１７は、第１の電極層１４の上面および
側端面を覆う第２の絶縁膜１５を介して、第１の
絶縁膜１２に設けられた１つの小さい開口部の中
に隣接して設けられ、第２の電極層１７は、第
１、第２の絶縁膜１２，１５をマスクとして、上
記開口部内の第１の電極層１４および第２の絶縁
膜１５で覆われない残りの部分を補填するように
設けられる。従つて、電極１４と電極１７の境界
位置は第２図ｂに示す電極１４のパターン１６の
みで自動的に決定され、１６と１８のマスクの位
置合わせ精度は不要であり、また電極１４と電極
１７との距離は電極１４の側端面を覆う絶縁膜１
５の厚さで決まるので、両電極を極く接近させる
ことができる。一方、半導体基板の内部領域のう
ち、ベース領域１９は上記開口部からの拡散によ
り形成されるので、その位置は第２図ｂのパター
ン１３に対応しており、エミツタ領域２０は電極
１４の含有する不純物の拡散により形成されるの
で、第２図ｂのパターン１３と１６によつてその
位置が決まる。従つて基板表面でのトランジスタ
内部領域と各電極の相互位置は自動的に整合し、
かつ図中１５，１６，１８で示す各パターンの位
置合わせについては、トランジスタの寸法に関係
なく、十分大きな寸法的余裕がとれるので、トラ
ンジスタの小形化が可能になる。さらに、第１図
に示す従来技術ではホトエツチングを３回必要と
したのが、この構成によれば２回ですむ。したが
つて、集積回路の高密度化と経済化が同時に達成
される。

つぎに、本発明を実施するために必要な第１の
電極層１４と第２の絶縁膜１５の形成方法を第３
図によつて説明する。第３図ａ，ｂ，ｃ，ｄは、
その方法を工程順に示したもので、ａは、第１の
絶縁膜１２に第１のパターン形状に開口部をあ
け、基板１１中にベース領域１９を形成したとこ
ろを示す。この上に多結晶シリコンのような第１
の電極層１４と、その上面を覆うシリコン酸化膜
のような絶縁膜１５ａを形成し、この両方を、ｂ
に示すように、第２のパターン形状の部分を残し
てエツチングにより除去する。この際、第１の電
極層１４の側端面は、絶縁膜１５ａより余分にエ
ツチングを受ける。つぎに、ｃに示すように、シ
リコン酸化膜のような絶縁膜１５ｂを化学的手段
を用いて積もらせ、この絶縁膜１５ｂに上方か
ら、ボロン、アルゴンあるいは窒素などのイオン
注入を行なう。このようにすれば、図に２重斜線
を施して示す陰の部分を除いて、絶縁膜１５ｂは
エツチングを受けやすくなる。このエツチングを
受けやすくなつた部分を化学エツチングで除去す
ると、ｄに示すように、第１の電極層１４の上面
および側端面が、１５ａ，１６ｂで示す第２の絶
縁膜で覆われた状態になる。

上記ｃの工程で述べたイオン注入と化学エツチ
ングの代わりに、イオンミーリング加工（アルゴ
ンイオンなどを加速して衝突させ表面を削る技
術）のような方向性のあるドライ加工で絶縁膜１
５ｂの不要な部分を直接取り除いても、ｄに示す
ような第２の絶縁膜を形成することができる。

上記の構成をもとにして、第１の電極層１４中
に含ませたn⁺不純物を基板１１中に拡散させエ
ミツタ領域２０を形成する等の以後の工程を進め
ることができる。

第４図は、本発明の他の実施例として、第１の
絶縁膜に設けられた１つの開口部から、エミツ
タ、ベース、コレクタの３電極を引出した例を示
す。第４図ａは断面図、ｂは各部のパターン形状
を示す平面図である。

この実施例では、ｐ形半導体基板１１中に形成
されたｎ形のコレクタ領域２２の中に、第１の絶
縁膜１２に設けられた開口部（その縁を１３で示
す）から、２３で示すパターン形状に従つてベー
ス拡散を行ない、ベース領域１９を形成する。そ
の後、第２図の実施例と同様の手法により、第１
の電極層１４，１４′をエミツタ電極およびコレ
クタ電極として形成し、第２の電極層１７をベー
ス電極として形成する。この場合、第１の電極層
は、１６，１６′で示すパターンをもつ２つの領
域１４，１４′に、第２の電極層１７を挟んで分
割されており、それぞれの上面および側端面が第
２の絶縁膜１５，１５′で覆われている。エミツ
タ領域２０およびコレクタ電極接続領域２４は、
第１の電極層１４，１４′を構成する多結晶半導
体に含ませたn⁺形不純物を基板１１中に拡散さ
せることによつて形成される。また、ベース電極
接続領域２１は、第２の電極層１７を構成する多
結晶半導体に含ませたp⁺形不純物を基板１１中
に拡散させることによつて形成される。領域２１
の形成は、第２の電極層１７の形成に先立ち、表
面からの拡散またはイオン注入によりp⁺形不純
物を導入することによつても可能である。

本実施例によれば、第１の絶縁膜１２に設けら
れた１つの小さい開口部から、３つの電極を近接
して引出すことができるので、エミツタ、ベー
ス、コレクタの各電極が同一平面上にあるトラン
ジスタを極めて小形に構成することができる。し
かも、１３，１６，１６′，１８，２３で示され
るマスクパターンの位置合わせに高い精度を要せ
ず、小形化に伴う製造上の困難が緩和される。

第４図の実施例では、第１の電極層をエミツタ
電極およびコレクタ電極に、第２の電極層をベー
ス電極に割当てたが、この関係を入れかえて、第
１の電極層をベース電極に、第１の電極層を挟ん
で分割された第２の電極層をエミツタ電極および
コレクタ電極に割当てることによつても、同様に
近接した３電極をもつトランジスタを構成できる
ことは明らかである。

以上、実施例について説明したように、本発明
は、半導体基板の表面絶縁膜に設けられた１つの
小さい開口部から複数の電極を近接して引出すこ
とにより、トランジスタなどの回路素子を極めて
小形に構成することを可能とし、これに伴つて、
ベース直列抵抗、素子間寄生容量の減少による高
性能化も同時に達成できるものである。さらに、
マスク枚数の削減、マスク位置合わせ精度の緩和
によつて製造工程の簡易化をもたらし、集積回路
の高密度化を進める上で、その効果は極めて大き
なものがある。

本発明では、第２の絶縁膜（第２図及び第４図
の１５）及び第１の電極層（第２図及び第４図の
１４）の側端面に設けた第３の絶縁膜（第２図及
び第４図では第２の絶縁膜１５の一部として描か
れている）の膜厚を自由に選べるのでこの膜厚を
適当に厚くすることにより、第２の半導体領域
（第２図及び第４図の２１）と第３の半導体領域
（第２図及び第４図の２０）とを離すことが可能
であり、これらの半導体領域間の接合耐圧を大き
く、かつ接合容量を小さくすることができる。

また、第２図の本発明を用いて形成したトラン
ジスタでは、第３の半導体領域２０をp⁺として
第１の電極層１４をベース電極とし、第２の半導
体領域２１をn⁺としてこれをエミツタ領域とし
ても良いが、このような構造のトランジスタを製
造する場合に本発明の製造方法を用いると、第２
の絶縁膜１５を形成するさいに第２の電極層１７
の下部の第１の絶縁膜がほとんどエツチングされ
ずに充分な厚さを有するのでコレクタ（半導体基
板１１）とエミツタ（第２の半導体領域２１）間
の距離を充分にとることができ、これらの間での
シヨートやリークを起こさない、性能の良いトラ
ンジスタを製造することが可能となる。

本発明は、図示説明した実施例に限定されるこ
となく、その要旨内において幾多変形して実施で
きることはもちろんである。

【図面の簡単な説明】

第１図は、従来技術によるトランジスタの構成
を示す断面図、第２図ａ，ｂは本発明の一実施例
として示すトランジスタの断面図および各部のパ
ターン形状を示す平面図、第３図ａ，ｂ，ｃ，ｄ
は第２図に示すトランスタの製造工程の説明図、
第４図ａ，ｂは他の実施例として示すトランジス
タの断面図および各部のパターン形状を示す平面
図である。 符号の説明 １１…半導体基板、１２…第１の
絶縁膜、１３…開口部の縁、１４，１４′…第１
の電極層、１５，１５′…第２の絶縁膜、１６，
１６′…第２の絶縁膜の縁、１７…第２の電極
層、１８…第２の電極層の縁、１９…ベース領
域、２０…エミツタ（コレクタ）領域、２１…ベ
ース電極接続領域、２２…コレクタ領域、２３…
ベース領域の縁、２４…コレクタ電極接続領域。

Claims (1)

1. 【特許請求の範囲】 １ 下記の工程を含む半導体電子装置の製造方
   法、 (イ) 第１の導電型の半導体基板の表面に第１の絶
   縁材料膜を形成し、これをパタン化して１つの
   開口部をもつ第１の絶縁膜を形成する工程、 (ロ) 上記開口部から第１の不純物を導入して半導
   体基板中に第２の導電型の第１の半導体領域を
   形成する工程、 (ハ) 上記第１の絶縁膜及び上記開口部の上に第２
   の不純物を含む第１の電極材料膜とこの第１の
   電極材料膜の上に第２の絶縁材料膜を形成し、
   上記第２の絶縁材料膜を少なくとも上記開口部
   上に側端面をもつようにパタン化して第２の絶
   縁膜を形成し、しかる後上記第２の絶縁膜をマ
   スクとして上記第１の電極材料膜をエツチング
   し、上記第２の絶縁膜の上記開口部上の側端面
   よりも上記第２の絶縁膜側に余分にエツチング
   された第２の不純物を含む第１の電極層を形成
   する工程、 (ニ) 下記の(i)または(ii)のいずれかの工程をもつて
   上記第１の電極層の側端面にのみ第３の絶縁膜
   を設ける工程、 (i) 上記開口部の露出している半導体基板の表
   面、上記第１の電極層の側端面及び上記第２
   の絶縁膜の表面を覆つてシリコン酸化膜を被
   着形成し、該シリコン酸化膜にエツチングを
   受けやすくするイオン注入を行なつた後、上
   記第１の電極層の側端面に位置したイオン注
   入されない部分を残して上記シリコン酸化膜
   を化学エツチングにより除去し、上記第１の
   電極層の側端面にのみ上記シリコン酸化膜か
   らなる第３の絶縁膜を設ける工程、 (ii) 上記開口部の露出している半導体基板の表
   面、上記第１の電極層の側端面及び上記第２
   の絶縁膜の表面を覆つて第３の絶縁材料膜を
   被着形成し、上記第３の絶縁材料膜を方向性
   のあるドライ加工により選択除去することに
   よつて上記第１の電極層の側端面にのみ上記
   第３の絶縁材料膜からなる第３の絶縁膜を設
   ける工程、 (ホ) 少なくとも上記開口部の露出している半導体
   基板の表面を覆うように第３の不純物を含む第
   ２の電極層を形成するか、または、上記開口部
   の露出している半導体基板の表面に第３の不純
   物を導入して第１または第２の導電型を有する
   第２の半導体領域を形成した後、少なくとも上
   記開口部の露出している半導体基板の表面を覆
   うように第２の電極層を形成する工程、 (ヘ) 上記第１の電極層から上記第２の不純物を拡
   散させて上記半導体基板表面に第１または第２
   の導電型を有する第３の半導体領域を形成する
   工程、 (ト) 上記第２の電極層が第３の不純物を含む場合
   は、上記第３の不純物を含む第２の電極層から
   第３の不純物を拡散させて上記半導体基板表面
   に第１または第２の導電型を有する第２の半導
   体領域を形成する工程。