JPS6229901B2 - - Google Patents
Info
- Publication number
- JPS6229901B2 JPS6229901B2 JP56129675A JP12967581A JPS6229901B2 JP S6229901 B2 JPS6229901 B2 JP S6229901B2 JP 56129675 A JP56129675 A JP 56129675A JP 12967581 A JP12967581 A JP 12967581A JP S6229901 B2 JPS6229901 B2 JP S6229901B2
- Authority
- JP
- Japan
- Prior art keywords
- test
- semiconductor
- time
- wafer
- testing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【発明の詳細な説明】
本発明は半導体ウエハー上に形成された半導体
素子や組立工程後の半導体製品等の検査装置に関
する。
素子や組立工程後の半導体製品等の検査装置に関
する。
半導体集積回路はその製造工程中拡散工程の後
にウエハープロービング試験、また組立工程の後
に製品試験が行われ、電気的特性を検査される
が、その際試験装置と、ウエハーのハンドリング
を行うウエハープローバ、あるいは製品のハンド
リングを行うハンドラといつたハンドリング装置
が使用される。しかるに近年の集積回路の進歩は
著しく、それに伴い試験装置は高性能化、高機能
化されハンドリング装置はますます自動化高機能
化され共に非常に高価な装置になつてきている。
そこで装置の有効利用が望まれるわけで本発明は
このような検査装置の有効利用を目的としてい
る。
にウエハープロービング試験、また組立工程の後
に製品試験が行われ、電気的特性を検査される
が、その際試験装置と、ウエハーのハンドリング
を行うウエハープローバ、あるいは製品のハンド
リングを行うハンドラといつたハンドリング装置
が使用される。しかるに近年の集積回路の進歩は
著しく、それに伴い試験装置は高性能化、高機能
化されハンドリング装置はますます自動化高機能
化され共に非常に高価な装置になつてきている。
そこで装置の有効利用が望まれるわけで本発明は
このような検査装置の有効利用を目的としてい
る。
本発明によれば、複数の被検査半導体素子の電
気的特性を順次試験する試験手段と、試験手段が
所定数の被検査半導体素子を試験するのに要する
処理時間を計測する計時手段と、この処理時間に
基づいてあらかじめ設定された数の被検査半導体
素子の試験を終了する試験終了予定時刻を算出す
る算出手段と、この算出手段で算出された試験終
了予定時刻を表示する表示手段とを有する半導体
素子検査装置を得る。被検査半導体素子が半導体
ウエハー上に複数個形成されたものである時は、
１つの半導体ウエハー内の被検査半導体素子の試
験が終了する毎に処理時間が計時され、１ロツト
の半導体ウエハーの試験が終了する試験終了予定
時刻が表示される。また、被検査半導体素子が、
組立工程を終えた半導体製品中にある場合には、
１個の半導体製品の試験が終了する毎に処理時間
が計時され、被検査半導体製品の全ての試験の終
了する試験終了予定時刻が表示される。
気的特性を順次試験する試験手段と、試験手段が
所定数の被検査半導体素子を試験するのに要する
処理時間を計測する計時手段と、この処理時間に
基づいてあらかじめ設定された数の被検査半導体
素子の試験を終了する試験終了予定時刻を算出す
る算出手段と、この算出手段で算出された試験終
了予定時刻を表示する表示手段とを有する半導体
素子検査装置を得る。被検査半導体素子が半導体
ウエハー上に複数個形成されたものである時は、
１つの半導体ウエハー内の被検査半導体素子の試
験が終了する毎に処理時間が計時され、１ロツト
の半導体ウエハーの試験が終了する試験終了予定
時刻が表示される。また、被検査半導体素子が、
組立工程を終えた半導体製品中にある場合には、
１個の半導体製品の試験が終了する毎に処理時間
が計時され、被検査半導体製品の全ての試験の終
了する試験終了予定時刻が表示される。
以下ウエハープロービング試験の場合について
説明する。
説明する。
半導体ウエハーには通常数百個の集積回路チツ
プが形成されるがその個数は当然品種によつて異
なり、１チツプの測定時間も当然品種によつて異
なり、また通常、不良チツプの測定時間は良品の
それより短く、そして、歩留りもまた品種によつ
て異なる。従つて、１ウエハー当りの試験時間は
当然品種によつて異なり、長いものもあれば短い
ものもある。ここでいう試験時間は、純粋の測定
時間ではなくインデツクス時間等を含めた試験に
要した時間の意である。また一般に１台の試験装
置には２，３台のハンドリング装置つまりウエハ
ーブローバが接続され、時分割動作により試験が
行われるが、その場合、各ウエハーブローバにお
いて扱われる品種は、同一とは限らずしばしば異
なる品種の組み合せで試験が行われるために、１
ウエハー当りの試験時間は他のウエハーブローバ
において試験されている品種によつて変わる。従
つて数十枚のウエハーの１ロツトの試験時間は、
場合、場合によつて変わつてくるわけで、その試
験終了時刻を割り出すことは困難である。従来、
１ロツトの試験終了は試験作業を行う作業者によ
つて確認されていた。従つて作業者が気付くのが
遅れると高価な検査設備は遅れた時間、不稼動の
状態にあり、検査設備の効率の良い運用ができな
かつた。本発明はこのような欠点を解決し、効率
良く検査設備を稼動させる検査システムを提供す
るものである。
プが形成されるがその個数は当然品種によつて異
なり、１チツプの測定時間も当然品種によつて異
なり、また通常、不良チツプの測定時間は良品の
それより短く、そして、歩留りもまた品種によつ
て異なる。従つて、１ウエハー当りの試験時間は
当然品種によつて異なり、長いものもあれば短い
ものもある。ここでいう試験時間は、純粋の測定
時間ではなくインデツクス時間等を含めた試験に
要した時間の意である。また一般に１台の試験装
置には２，３台のハンドリング装置つまりウエハ
ーブローバが接続され、時分割動作により試験が
行われるが、その場合、各ウエハーブローバにお
いて扱われる品種は、同一とは限らずしばしば異
なる品種の組み合せで試験が行われるために、１
ウエハー当りの試験時間は他のウエハーブローバ
において試験されている品種によつて変わる。従
つて数十枚のウエハーの１ロツトの試験時間は、
場合、場合によつて変わつてくるわけで、その試
験終了時刻を割り出すことは困難である。従来、
１ロツトの試験終了は試験作業を行う作業者によ
つて確認されていた。従つて作業者が気付くのが
遅れると高価な検査設備は遅れた時間、不稼動の
状態にあり、検査設備の効率の良い運用ができな
かつた。本発明はこのような欠点を解決し、効率
良く検査設備を稼動させる検査システムを提供す
るものである。
以下、本発明について説明する。第１図は本発
明の一実施例を示すもので、１は試験装置、２，
２′はウエハープローバ、３はマイクロコンピユ
ータ等で構成される処理装置、４は時刻を計数す
る装置つまり時計、５はコンソール、６は表示装
置である。動作を説明すれば次のとおりである。
ウエハーブローバ２，２′はウエハー上の各チツ
プの試験を試験装置１によつて行い、全チツプの
試験を終了すると１ウエハーの試験終了信号を処
理装置３に送る。処理装置３は試験終了信号を受
けた時刻を時計４より読み取り、前回の試験終了
信号の時刻との差、すなわち１枚のウエハーの試
験時間を求める。これを、あらかじめ任意に指定
された枚数のウエハーについて求めることによ
り、１枚のウエハーの平均試験時間を割り出す。
１ロツトの試験作業開始時には、コンソール５よ
り、１ロツトのウエハー枚数等が入力されるの
で、処理装置３は求めた平均試験時間より、その
ロツトの試験終了予定時刻を割り出し、表示装置
６に表示する。また試験終了予定時刻の、任意に
設定される所定の時間前になつたらその所定時間
後にそのロツトの試験が終了することを表示部６
に表示する。このように簡単な装置を付加するこ
とにより、終了時刻を予告することが可能とな
る。本発明では時刻の予告を行うのに、実積試験
時間を遂次求めることにより行うので、試験品種
が変わつても、また他方のウエハープローバにお
ける試験品種がどう変わつても差しつかえない。
なお、本実施例では、時刻の予告を行うための処
理装置３を試験装置１およびウエハープローバ
２，２′と別に扱つたが、一般に試験装置やウエ
ハープローバ等のハンドリング装置はマイクロコ
ンピユータあるいはミニコンピユータ等により制
御されており、処理装置３はそのコンピユータに
よつて代用されうることは明らかである。
明の一実施例を示すもので、１は試験装置、２，
２′はウエハープローバ、３はマイクロコンピユ
ータ等で構成される処理装置、４は時刻を計数す
る装置つまり時計、５はコンソール、６は表示装
置である。動作を説明すれば次のとおりである。
ウエハーブローバ２，２′はウエハー上の各チツ
プの試験を試験装置１によつて行い、全チツプの
試験を終了すると１ウエハーの試験終了信号を処
理装置３に送る。処理装置３は試験終了信号を受
けた時刻を時計４より読み取り、前回の試験終了
信号の時刻との差、すなわち１枚のウエハーの試
験時間を求める。これを、あらかじめ任意に指定
された枚数のウエハーについて求めることによ
り、１枚のウエハーの平均試験時間を割り出す。
１ロツトの試験作業開始時には、コンソール５よ
り、１ロツトのウエハー枚数等が入力されるの
で、処理装置３は求めた平均試験時間より、その
ロツトの試験終了予定時刻を割り出し、表示装置
６に表示する。また試験終了予定時刻の、任意に
設定される所定の時間前になつたらその所定時間
後にそのロツトの試験が終了することを表示部６
に表示する。このように簡単な装置を付加するこ
とにより、終了時刻を予告することが可能とな
る。本発明では時刻の予告を行うのに、実積試験
時間を遂次求めることにより行うので、試験品種
が変わつても、また他方のウエハープローバにお
ける試験品種がどう変わつても差しつかえない。
なお、本実施例では、時刻の予告を行うための処
理装置３を試験装置１およびウエハープローバ
２，２′と別に扱つたが、一般に試験装置やウエ
ハープローバ等のハンドリング装置はマイクロコ
ンピユータあるいはミニコンピユータ等により制
御されており、処理装置３はそのコンピユータに
よつて代用されうることは明らかである。
また以上ウエハープロービング試験の場合につ
いて説明したが、ウエハープローバを製品のハン
ドリング装置とし、１ウエハーの試験終了信号を
１個の製品の試験終了信号で、またウエハー枚数
を製品個数で扱えば製品の検査システムにも適用
可能である。
いて説明したが、ウエハープローバを製品のハン
ドリング装置とし、１ウエハーの試験終了信号を
１個の製品の試験終了信号で、またウエハー枚数
を製品個数で扱えば製品の検査システムにも適用
可能である。
以上説明したように、本発明によれば試験作業
の終了時刻を予告することが可能であり、これに
より、高価な検査設備の稼動率の向上が期待され
また計画的な試験作業が可能となり、生産性の大
きな向上が期待される。
の終了時刻を予告することが可能であり、これに
より、高価な検査設備の稼動率の向上が期待され
また計画的な試験作業が可能となり、生産性の大
きな向上が期待される。
第１図は本発明の一実施例を示すブロツク図で
ある。 尚、図において、１……試験装置、２，２′…
…ウエハープローバ、３……処理装置、４……時
刻計数装置（時計）、５……コンソール、６……
表示装置である。
ある。 尚、図において、１……試験装置、２，２′…
…ウエハープローバ、３……処理装置、４……時
刻計数装置（時計）、５……コンソール、６……
表示装置である。
Claims (1)
- 【特許請求の範囲】 １ 複数の被検査半導体素子の電気的特性を順次
試験する試験手段と、前記試験手段が第１の所定
数の被検査半導体素子を試験するのに要した処理
時間を計測する計時手段と、前記処理時間に基づ
いて前記被検査半導体素子を試験するのに要する
平均処理時間を算出する第１の算出手段と、前記
平均処理時間に基づいて第２の所定数の前記被検
査半導体素子の試験を終了する試験終了予定時刻
を算出する第２の算出手段と、該第２の算出手段
で算出された前記試験終了予定時刻を表示する表
示手段とを有することを特徴とする半導体素子検
査装置。 ２ 前記被検査半導体素子は半導体ウエハー上に
複数個形成されたものであり、前記第１の所定数
は一枚の前記半導体ウエハー上に形成された前記
被検査半導体素子の数と等しい数であることを特
徴とする特許請求の範囲第１項記載の半導体素子
検査装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56129675A JPS5831549A (ja) | 1981-08-19 | 1981-08-19 | 半導体素子検査装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56129675A JPS5831549A (ja) | 1981-08-19 | 1981-08-19 | 半導体素子検査装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5831549A JPS5831549A (ja) | 1983-02-24 |
| JPS6229901B2 true JPS6229901B2 (ja) | 1987-06-29 |
Family
ID=15015381
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56129675A Granted JPS5831549A (ja) | 1981-08-19 | 1981-08-19 | 半導体素子検査装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5831549A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2638608B2 (ja) * | 1988-05-18 | 1997-08-06 | 東京エレクトロン株式会社 | プロービィング方法 |
-
1981
- 1981-08-19 JP JP56129675A patent/JPS5831549A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5831549A (ja) | 1983-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07176575A (ja) | 半導体装置の検査方法及び検査装置 | |
| JPS6229901B2 (ja) | ||
| JP2002107417A (ja) | 半導体集積回路の試験装置及びその管理方法 | |
| JP3717578B2 (ja) | 四端子測定法による接続不良リードの有無判別方法 | |
| JPH11219997A (ja) | 電子デバイス検査システム及び電子デバイスの製造方法 | |
| EP0424825B1 (en) | Method for measuring DC current/voltage characteristic of semi-conductor device | |
| JPS593371A (ja) | 半導体装置の試験装置 | |
| JPS6111465B2 (ja) | ||
| JPS6217376B2 (ja) | ||
| KR0177987B1 (ko) | 복수 개의 반도체 칩 테스트 방법 | |
| JPS6142829B2 (ja) | ||
| JP2868462B2 (ja) | 半導体集積回路テスト方法およびテスト制御装置 | |
| CN114566438A (zh) | 一种每测试站单制程的卡控良率标准的方法 | |
| JPH0273169A (ja) | 半導体集積回路の試験装置 | |
| KR0127639B1 (ko) | 프로우빙 시험 방법 및 그 장치 | |
| JPS63292639A (ja) | 半導体集積回路装置の測定・検査装置 | |
| JP2984155B2 (ja) | ウエハのｉｃチップ検査方法 | |
| JPH01171236A (ja) | プローバ装置 | |
| CN114609500A (zh) | 辅助wat生产监控的方法及装置 | |
| JPS584940A (ja) | 半導体装置テストシステム | |
| KR0135332B1 (ko) | 자동제어 아답터가 부착된 이중 집적회로 성능 검사장치 및 그 방법 | |
| JPH034181A (ja) | 半導体試験装置 | |
| JPH03214081A (ja) | 半導体集積回路のテスト方法 | |
| JPS59145975A (ja) | 半導体素子の測定方法 | |
| Rodriguez et al. | Wafer probe process verification tools |