Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS6231362B2 - - Google Patents
[go: Go Back, main page]

JPS6231362B2 - - Google Patents

Info

Publication number
JPS6231362B2
JPS6231362B2 JP54045373A JP4537379A JPS6231362B2 JP S6231362 B2 JPS6231362 B2 JP S6231362B2 JP 54045373 A JP54045373 A JP 54045373A JP 4537379 A JP4537379 A JP 4537379A JP S6231362 B2 JPS6231362 B2 JP S6231362B2
Authority
JP
Japan
Prior art keywords
coefficient
setting
buffer memory
computer
coefficients
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54045373A
Other languages
Japanese (ja)
Other versions
JPS55138106A (en
Inventor
Tomio Chiba
Eizaburo Sako
Kazuhiro Sano
Junichi Makino
Yoshiaki Matsui
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP4537379A priority Critical patent/JPS55138106A/en
Publication of JPS55138106A publication Critical patent/JPS55138106A/en
Publication of JPS6231362B2 publication Critical patent/JPS6231362B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Feedback Control In General (AREA)
  • Control By Computers (AREA)
  • Emergency Protection Circuit Devices (AREA)

Description

【発明の詳細な説明】 本発明は制御用コンピユータシステムの係数設
定方法に係り、特にオンラインの状態で係数変更
を可能とする係数設定方法に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a coefficient setting method for a control computer system, and particularly to a coefficient setting method that allows coefficients to be changed in an online state.

一般に制御用にコンピユータを用いる場合、制
御のための一連のプログラムが予め記憶部に内蔵
され、そのプログラム命令がコンピユータの演算
部に遂次的に取出され、所要の演算が実行され
る。このプログラムの中には、システムの制御特
性を変更しうるパラメータ(係数)が含まれる
が、一旦プログラムをコンピユータにロードした
あとでこれを変更するには、プログラムの一部修
正の形で新しい係数を挿入してやる必要がある。
したがつて、従来の方法ではコンピユータによる
制御を中断し、プログラムの進行を停止しなけれ
ば、係数の設定変更が実施できないため、寸刻た
りとも制御動作の停止できない用途への適用には
限界があつた。特に電力系統の保護リレーシステ
ムのごとく、系統構成の変更の際設定値(係数)
を変えなければならない装置では、上記した問題
を解決しない限り、コンピユータによる方式の導
入効果を最大限に発揮することは困難である。
Generally, when a computer is used for control, a series of control programs are stored in advance in a storage section, and the program instructions are sequentially fetched into the arithmetic section of the computer to execute required operations. This program contains parameters (coefficients) that can change the control characteristics of the system, but in order to change this once the program has been loaded onto the computer, you must modify a part of the program to create new coefficients. You need to insert the .
Therefore, in the conventional method, the coefficient settings cannot be changed without interrupting the computer control and stopping the progress of the program, so there is a limit to its application to applications where the control operation cannot be stopped even momentarily. It was hot. Setting values (coefficients) when changing the system configuration, especially for power system protection relay systems.
Unless the above-mentioned problems are solved, it will be difficult to maximize the effects of introducing a computer-based system in a device that requires changes in the system.

また、コンピユータを用いた保護リレーシステ
ムにおいては、整定(係数)変更は人間がコンピ
ユータリレーに触れる唯一の機会であり、オペレ
ータの感ちがい等による誤操作、整定誤りなど
を、コンピユータを有効的に利用し除去していか
なければ、上記と同様コンピユータによる方式の
効果を最大限に発揮することは困難である。
In addition, in a protection relay system using a computer, changing the setting (coefficient) is the only opportunity for a human to touch the computer relay, and the computer can be used effectively to prevent erroneous operations or setting errors due to misunderstandings on the part of the operator. If this is not removed, it will be difficult to maximize the effectiveness of the computer-based method as described above.

本発明の目的は、上記した従来技術の欠点をな
くし、制御用コンピユータの係数設定値を制御動
作を中断することなくオンラインで変更でき、か
つその変更を正確かつ簡単に行なえるコンピユー
タシステムの係数設定方法を提供するにある。
It is an object of the present invention to provide a coefficient setting method for a computer system that eliminates the above-mentioned drawbacks of the prior art, allows the coefficient settings of a control computer to be changed online without interrupting the control operation, and allows the changes to be made accurately and easily. We are here to provide you with a method.

上記の目的を達成するために、本発明において
は、係数設定用の電気的に消去及び再書込み可能
な不揮発性メモリ(EPROM)と、第1および第
2のバツフアメモリとを設けるとともに、平常の
運転時には上記EPROMから第1のバツフアメモ
リを介してコンピユータに係数を入力することに
よつて制御動作を行ない、係数変更時には、上記
EPROMから第1のバツフアメモリへの係数転送
を禁止して該第1のバツフアメモリの内容である
それまでの係数設定値で制御動作を継続し、その
状態で係数設定盤から係数の設定変更値を上記
EPROMに行なつてこれを第2のバツフアメモリ
に転送し、上記制御動作におけるコンピユータの
空時間にこの変更された係数を第2のバツフアメ
モリからコンピユータにとり込んでそのレンジチ
エツク等の正当性の確認を行ない、変更された係
数に異常がないことを確認したのちに新たに設定
された係数値を第1のバツフアを介してコンピユ
ータにとり込んで新しい係数による制御動作に移
るようにしたことを特徴としている。
In order to achieve the above object, the present invention provides an electrically erasable and rewritable non-volatile memory (EPROM) for setting coefficients and first and second buffer memories, and also provides a Sometimes control operations are performed by inputting coefficients from the EPROM to the computer via the first buffer memory, and when changing coefficients, the above
The coefficient transfer from the EPROM to the first buffer memory is prohibited, and the control operation continues with the previous coefficient setting value that is the content of the first buffer memory, and in this state, the changed coefficient setting value is transferred from the coefficient setting board to the above.
The changed coefficients are transferred to the EPROM and transferred to the second buffer memory, and during the idle time of the computer during the above control operation, the changed coefficients are read into the computer from the second buffer memory and the correctness of the range check etc. is confirmed. After confirming that there is no abnormality in the changed coefficients, the newly set coefficient values are taken into the computer via the first buffer and the control operation is started using the new coefficients.

以下、本発明の詳細を保護リレーの場合を中心
とした実施例により説明する。
Hereinafter, the details of the present invention will be explained with reference to embodiments focusing on the case of a protection relay.

第1図は、本発明の実施例を説明するための係
数設定盤の概念図で、係数値を表示する表示器
1、係数を設定する係数設定スイツチ2、この係
数設定スイツチ2の値を後述するEPROMに書込
む係数書込みスイツチ3、係数選択スイツチ(保
護リレーの場合はリレー選択スイツチ)4、(こ
のうち要素係数選択スイツチ41〜45はこの図
では5個であるがシステムに応じて必要なだけ設
ければよい)係数変更指令スイツチ5、係数変更
後これらの値を確認するための係数確認指令スイ
ツチ6、係数変更中であることを表示する係数変
更中表示器7、正常に係数変更がされたことを表
示する正常設定表示器8、係数変更値が異常であ
ることを表示する異常設定表示器9が設けられて
いる。
FIG. 1 is a conceptual diagram of a coefficient setting panel for explaining an embodiment of the present invention, in which a display 1 that displays coefficient values, a coefficient setting switch 2 that sets coefficients, and the values of this coefficient setting switch 2 will be described later. Coefficient writing switch 3, coefficient selection switch (relay selection switch in the case of a protection relay) 4, (out of these, there are five element coefficient selection switches 41 to 45 in this figure, but it is necessary depending on the system. Coefficient change command switch 5, coefficient confirmation command switch 6 for checking these values after coefficient change, coefficient change indicator 7 for indicating that the coefficient is being changed, A normal setting indicator 8 is provided to indicate that the coefficient change value has been changed, and an abnormal setting indicator 9 is provided to indicate that the coefficient change value is abnormal.

第2図は本発明の代表的実施例のブロツク構成
を示すものであるが、本発明の具体的説明をする
前に、常時のコンピユータによる保護リレーの概
要を第2図を用いて説明する。すなわち、一定時
間間隔ごとにサンプリングされた系統情報Iを定
期的に入力回路50を介して入力するとともに、
電気的消去、再書込み可能な複数の係数値(保護
リレーでは要素リレーの整定値)を記憶する不揮
発性メモリ(EPROM)20に記憶されている設
定値をバツフアメモリ30を介して入力し、入力
情報を取込むごとにこの情報に事故検出用アルゴ
リズムに従つた演算をコンピユータ60で施し、
(コンピユータ60には演算ロジツクユニツト6
1、プログラム格納用のROM62、データ格納
用のRAM63がある)その演算結果により導出
された量と上記入力した整定値を比較する処理を
行ない、事故があつたと判断されたときには70
の出力回路を介してしや断指令を発する。この演
算処理は繰返し毎サンプル時の入力データに対し
て行なわれる。
FIG. 2 shows a block configuration of a typical embodiment of the present invention. Before giving a detailed explanation of the present invention, an outline of a protection relay that is normally operated by a computer will be explained using FIG. 2. That is, while periodically inputting the system information I sampled at regular time intervals via the input circuit 50,
Setting values stored in a non-volatile memory (EPROM) 20 that stores a plurality of electrically erasable and re-writable coefficient values (setting values of element relays in the case of protection relays) are input via the buffer memory 30, and the input information is Each time the information is acquired, the computer 60 performs calculations on this information according to the accident detection algorithm.
(The computer 60 includes an arithmetic logic unit 6.
1. There is a ROM 62 for program storage and a RAM 63 for data storage) The amount derived from the calculation result is compared with the input setting value above, and when it is determined that an accident has occurred, the 70
A shrunken command is issued through the output circuit of the This arithmetic processing is performed on the input data at the time of sampling every repetition.

次に本発明の具体的説明を第1図〜第3図を用
いて説明する。ただし第3図は本発明の動作フロ
ーチヤートである。
Next, a detailed explanation of the present invention will be explained using FIGS. 1 to 3. However, FIG. 3 is an operational flowchart of the present invention.

まず、第3図のステツプ100により、第1図
に示す係数変更指令スイツチ5をオンする。これ
により、第1図の係数変更中表示器7を点灯さ
せ、第2図のEPROM20からデータバツフアメ
モリ30への整定値書込みを信号線Aによつて中
止する。ただしコンピユータ60はバツフアメモ
リ30に凍結された整定値を用いて保護リレータ
スクを継続して実行する。
First, at step 100 in FIG. 3, the coefficient change command switch 5 shown in FIG. 1 is turned on. As a result, the coefficient changing indicator 7 of FIG. 1 is turned on, and writing of the set value from the EPROM 20 to the data buffer memory 30 of FIG. 2 is stopped via the signal line A. However, the computer 60 continues to execute the protection relay task using the set value frozen in the buffer memory 30.

次に、ステツプ101では第1図のリレー選択
スイツチ4のうちの整定変更する要素リレーの該
当選択スイツチをオンする。これによつて第1図
の係数表示器1へ該当リレーの変更前の整定値
(第2図のEPROM20の内容)を表示する。ス
テツプ102では第1図の係数設定スイツチ2へ
変更する整定値を設定する。ステツプ103で
は、第1図に示す係数書込みスイツチ3をオンす
る。これによつて、上記係数設定スイツチ2の値
を第2図の信号線Bを介してEPROM20の該当リ
レーアドレスに書込み、同時にコンピユータ60
に信号線Cを介してその旨を知らせ、EPROM20
に書込まれた整定値を自動的にバツフアメモリ4
0の該当アドレスに書込み、同時にEPROM20の
内容を第1図の係数表示器1に表示し、コンピユ
ータ60はタスクの空時間を利用し、該変更した
整定値がバツフアメモリ40に書込まれた時間を
見はからつて、この値を入力し、この値のチエツ
ク、すなわち逸脱性のチエツク(例えば保護リレ
ーでは整定値のレンヂチエツクなど)を行なう。
さらに、この結果を第1図の信号線Dを介して表
示器8および9に表示する(チエツク結果が正常
であれば正常設定表示器8、異常であれば異常設
定表示器9を点灯させる)。オペレータはこの結
果と第1図の係数表示器の値を確認し、正常であ
れば次の係数変更に移る。異常の場合には第3図
のステツプ102に戻り再び上記と全く同様の処
理を実行する。
Next, in step 101, the corresponding selection switch of the element relay whose setting is to be changed among the relay selection switches 4 shown in FIG. 1 is turned on. This causes the coefficient display 1 in FIG. 1 to display the pre-change setting value of the relevant relay (the contents of the EPROM 20 in FIG. 2). In step 102, a setting value to be changed is set to the coefficient setting switch 2 shown in FIG. In step 103, the coefficient write switch 3 shown in FIG. 1 is turned on. As a result, the value of the coefficient setting switch 2 is written to the corresponding relay address of the EPROM 20 via the signal line B in FIG.
is notified to that effect via signal line C, and EPROM20
The setting value written in buffer memory 4 is automatically transferred to buffer memory 4.
At the same time, the contents of the EPROM 20 are displayed on the coefficient display 1 in FIG. From this point of view, enter this value and check this value, that is, check for deviation (for example, range check of the set value in the case of a protection relay).
Furthermore, this result is displayed on the displays 8 and 9 via the signal line D in Fig. 1 (if the check result is normal, the normal setting display 8 is lit, and if it is abnormal, the abnormal setting display 9 is lit). . The operator checks this result and the value on the coefficient display shown in FIG. 1, and if it is normal, moves on to the next coefficient change. If there is an abnormality, the process returns to step 102 in FIG. 3 and the same process as above is executed again.

以下全く同様の処理を係数変更数だけ繰返し、
ステツプ104で予定した全ての係数変更が終了
したと判定された場合には、ステツプ105に進
み、第1図の係数確認スイツチ6をオンし、この
旨を信号線Cを介してコンピユータ60に知らせ
る。コンピユータ60は、第2図のバツフアメモ
リ40には変更した整定値(係数)が全て入力さ
れているはずであるから、タスクの空時間を利用
し、これらの値を全て入力し、例えば係数相互間
の大きさの関連性(保護リレーで言うならば、第
4図に距離リレーの特性例を示すように整定値間
の関連性、すなわち、 第1段の整定値Z1<第2段の整定値Z2 <第3段の整定値Z3≦事故検出要素の整定値
ZFD、 また第4図の特性例に付随するタイマーの係数値
の関連性は、 第1段のタイマーT1<第2段のタイマーT2 <第3段のタイマーT3) のチエツクを行なう。
The same process is repeated for the number of coefficient changes,
If it is determined in step 104 that all the planned coefficient changes have been completed, the process proceeds to step 105, where the coefficient confirmation switch 6 shown in FIG. 1 is turned on and this is notified to the computer 60 via the signal line C. . Since all the changed setting values (coefficients) should have been input into the buffer memory 40 in FIG. (In terms of protection relays, as shown in Figure 4, which shows an example of the characteristics of a distance relay, the relationship between the setting values, i.e., the setting value Z 1 of the first stage < the setting value of the second stage) Value Z 2 < Setting value of third stage Z 3 ≦ Setting value of accident detection element
The relationship between the ZFD and the coefficient values of the timers associated with the characteristic example of FIG. 4 is checked by checking: first stage timer T 1 <second stage timer T 2 <third stage timer T 3 ).

ステツプ106では係数の確認結果を判定し、
正常であれば第3図のステツプ107に進み、第
1図の正常設定表示器8を点灯させ、ステツプ1
08に進んで係数確認スイツチ6、係数変更指令
スイツチ5をオフする。上記の係数変更指令スイ
ツチ5をオフすると、第2図において、信号線A
によつてロツクしていたバツフアメモリ30への
書込みが解除されるので、変更した整定値を記憶
しているEPROM20の内容が再びバツフアメモリ
に書込まれ、この時点から変更後の整定値を用い
た運用に入る。またステツプ106での判定結果
が異常であれば、ステツプ109に進み、第1図
の異常設定表示灯9を点灯させる。この場合に
は、オペレータはステツプ101に戻つて初めか
ら係数変更をやり直す必要がある。ただし、この
とき、ステツプ106でどの係数変更が異常であ
つたかを表示する機能を付加すれば、その異常係
数設定値のみを変更すればよいことは言うまでも
ない。
In step 106, the coefficient confirmation result is determined,
If it is normal, proceed to step 107 in FIG. 3, turn on the normal setting indicator 8 in FIG. 1, and proceed to step 1.
Proceeding to step 08, the coefficient confirmation switch 6 and coefficient change command switch 5 are turned off. When the coefficient change command switch 5 is turned off, the signal line A in FIG.
Since the writing to the buffer memory 30 that was locked by to go into. If the determination result at step 106 is abnormal, the process proceeds to step 109, where the abnormality setting indicator light 9 shown in FIG. 1 is turned on. In this case, the operator needs to return to step 101 and change the coefficients again from the beginning. However, at this time, it goes without saying that if a function is added to display which coefficient change was abnormal in step 106, only the abnormal coefficient setting value needs to be changed.

第5図は以上の動作におけるコンピラユータ動
作を示すもので各サンプル周期のタスク処理TK
に余つた時間を利用して整定値のチエツクCKお
よび整定値相互間の関連性チエツクCKKを行な
つている様子を示している。
Figure 5 shows the compiler user operation in the above operation, and the task processing TK for each sample period.
This figure shows how the remaining time is used to check the set values (CK) and to check the relationship between the set values (CKK).

なお、本実施例(第1図及び第2図)では主要
ブロツク構成のみ示し説明を加えたが、その他に
も、係数変更がしやすく、かつ、整定ミスを起こ
さないような構成、所要ハード構成のコンパクト
化、コンピユータの処理能力向上といつた点にも
十分配慮しているものである。
In this embodiment (Figures 1 and 2), only the main block configuration is shown and explained, but there are other configurations that allow for easy coefficient changes and prevent setting errors, and the required hardware configuration. It also takes into consideration the need to make the computer more compact and improve the processing power of the computer.

まず、係数変更のしやすさ、整定ミスを起こさ
ないようにするための考慮として (a) 係数設定盤の係数設定スイツチは、10進表現
としている(したがつて、第2図には示さない
が、係数設定スイツチの値をコンピユータに入
力するまでに10進2進変換回路を必要とする。
この回路を付加しないときにはこの処理は
CPUにて行なう必要がある)。
First, in order to make it easier to change the coefficients and to prevent setting errors, (a) the coefficient setting switches on the coefficient setting board are expressed in decimal notation (therefore, they are not shown in Figure 2). However, a decimal-to-binary conversion circuit is required before inputting the value of the coefficient setting switch to the computer.
When this circuit is not added, this process is
(needs to be done on the CPU).

(b) リレー選択スイツチの該当スイツチをオンす
ることによつて、現在まで使用していた整定値
を表示器に表示し、これから変更しようとする
値が確認できるようにしている。
(b) By turning on the relevant switch of the relay selection switch, the setting value that has been used up to now is displayed on the display, so that the value to be changed can be confirmed.

また、所要ハード量のコンパクト化に関しては (a) 係数設定スイツチを要素ごとに設けず、各要
素とも1つのスイツチを共通に使用するように
している。
Furthermore, in order to reduce the amount of required hardware, (a) a coefficient setting switch is not provided for each element, but one switch is commonly used for each element.

(b) そのためには整定値を記憶する部署が必要と
なるが、停電からの復電時にも自動的に再スタ
ート可能とするためには、不揮発性メモリが必
要となる。しかも、整定変更に対処するには電
気的再書込み可能な不揮発性メモリが必要とな
るため、上記の点を考慮し半導体不揮発性メモ
リEPROMを採用している。
(b) This requires a section to store the set values, but non-volatile memory is also required to enable automatic restart when power is restored from a power outage. Furthermore, since an electrically rewritable nonvolatile memory is required to cope with setting changes, a semiconductor nonvolatile memory EPROM is adopted in consideration of the above points.

最後に、コンピユータの処理能力向上に関して
は、 (a) コンピユータはEPROMと直接アクセスする
ことなくバツフアメモリを介してアクセスする
ようにしている。これは、EPROMのアクセス
時間が大きいために、コンピユータがEPROM
とアクセスしようとしたときは、EPROMのア
クセス時間によつて制約され、最大の処理能力
を発揮できない問題点を解決しているものであ
る。
Finally, regarding the improvement of computer processing power, (a) the computer does not access EPROM directly, but instead accesses it via buffer memory. This is because the access time of EPROM is large, so the computer
This solves the problem that when attempting to access the EPROM, it is limited by the access time of the EPROM and cannot utilize its maximum processing power.

(b) これまで述べてきた係数変更時の係数のレン
ヂチエツク、係数相互間の関連性のチエツクな
どは第5図に示すようにコンピユータの空時間
を有効的に利用するものである。
(b) The range check of coefficients when changing coefficients, the check of relationships among coefficients, etc., which have been described so far, effectively utilize the idle time of the computer, as shown in FIG.

以上の説明から明らかなように、本発明によれ
ば次の効果がある。
As is clear from the above description, the present invention has the following effects.

(1) コンピユータの動作を中断することなく、任
意時刻の任意の設定値変更が達成できる。
(1) Any set value can be changed at any time without interrupting computer operation.

(2) 係数として任意数を設定しうるので、制御特
性の変更が容易になり、フレキシビリテイを大
きくできる。
(2) Since any number can be set as a coefficient, control characteristics can be easily changed and flexibility can be increased.

(3) 1つの係数変更ごとにその値の逸脱性チエツ
ク(レンヂチエツク)、全ての係数変更後の係
数相互間の関連性チエツクを可能とするため、
正確な係数変更が簡単に行なえる。
(3) In order to make it possible to check the deviation of the value for each coefficient change (range check) and check the relationship between coefficients after all coefficient changes,
Accurate coefficient changes can be easily performed.

(4) 電源断でも整定された数値が保持できる。(4) Set values can be maintained even if the power is cut off.

(5) 現整定値も容易に見ることができる。(5) The current setting value can also be easily viewed.

(6) 本発明はコンピユータの空時間を利用するも
ので例えばリレー用演算に何ら障害を与えるも
のではない。
(6) The present invention utilizes idle time of the computer and does not pose any problem to relay calculations, for example.

以上より、本発明はコンピユータの導入効果を
最大限に発揮することができるため実用上のメリ
ツトは非常に大きい。
From the above, the present invention has great practical merits because it can maximize the effects of introducing a computer.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明を説明する係数設定盤の概略
図、第2図は本発明の代表的実施例を示すブロツ
ク構成図、第3図は本発明を説明する整定変更手
順フロー図、第4図は本発明を説明する距離リレ
ーの整定値例を示す図、第5図は本発明の処理タ
イミングを説明するタイムチヤートである。 10……係数設定盤、20……不揮発性メモ
リ、30,40……バツフアメモリ、60……コ
ンピユータ。
FIG. 1 is a schematic diagram of a coefficient setting board explaining the present invention, FIG. 2 is a block configuration diagram showing a typical embodiment of the present invention, FIG. 3 is a flowchart of a setting change procedure explaining the present invention, and FIG. FIG. 5 is a diagram showing an example of setting values of a distance relay to explain the present invention, and FIG. 5 is a time chart to explain the processing timing of the present invention. 10...Coefficient setting board, 20...Non-volatile memory, 30, 40...Buffer memory, 60...Computer.

Claims (1)

【特許請求の範囲】[Claims] 1 制御用コンピユータシステムの係数設定方法
において、電気的に消去及び再書込み可能な係数
設定用の不揮発性メモリと、第1のバツフアメモ
リと、第2のバツフアメモリとを備え、上記係数
を変更する場合に、上記不揮発性メモリから上記
第1のバツフアメモリへの係数値の転送を禁止し
て該第1のバツフアメモリに記憶されている係数
値によつて制御タスクを継続状態に保つととも
に、該状態において、係数設定盤からの係数変更
を上記不揮発性メモリに行なつてこの値を上記第
2のバツフアメモリに転送し、上記継続している
制御タスクの空時間に上記第2のバツフアメモリ
に転送された係数値の正当性のチエツクを制御用
コンピユータで行なわしめ、これが正常であるこ
とが確認されたことを条件に、上記不揮発性メモ
リに設定された新係数値を上記第1のバツフアメ
モリに転送し、以後上記制御用コンピユータは上
記第1のバツフアメモリに設定された新しい係数
値によつて制御タスクを行なうようにしたことを
特徴とするコンピユータシステムの係数設定方
法。
1. A coefficient setting method for a control computer system, which includes an electrically erasable and rewritable non-volatile memory for coefficient setting, a first buffer memory, and a second buffer memory, and when changing the coefficients. , inhibiting the transfer of coefficient values from the non-volatile memory to the first buffer memory to keep the control task in a continuous state with the coefficient values stored in the first buffer memory; Change the coefficient from the setting board to the non-volatile memory, transfer this value to the second buffer memory, and change the coefficient value transferred to the second buffer memory during the idle time of the continuing control task. A validity check is performed by the control computer, and on the condition that it is confirmed to be normal, the new coefficient value set in the non-volatile memory is transferred to the first buffer memory, and the above control is thereafter performed. 1. A method for setting coefficients for a computer system, characterized in that said computer performs a control task in accordance with a new coefficient value set in said first buffer memory.
JP4537379A 1979-04-16 1979-04-16 Coefficient setting system Granted JPS55138106A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4537379A JPS55138106A (en) 1979-04-16 1979-04-16 Coefficient setting system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4537379A JPS55138106A (en) 1979-04-16 1979-04-16 Coefficient setting system

Publications (2)

Publication Number Publication Date
JPS55138106A JPS55138106A (en) 1980-10-28
JPS6231362B2 true JPS6231362B2 (en) 1987-07-08

Family

ID=12717456

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4537379A Granted JPS55138106A (en) 1979-04-16 1979-04-16 Coefficient setting system

Country Status (1)

Country Link
JP (1) JPS55138106A (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5798005A (en) * 1980-12-11 1982-06-18 Japan Electronic Control Syst Co Ltd Electronic controlling method utilized microcomputer
JPS59165105A (en) * 1983-03-09 1984-09-18 Mitsubishi Electric Corp Control circuit device
JPS60204002A (en) * 1984-03-28 1985-10-15 Fuji Electric Co Ltd Mimic fuzzy estimating operating system of fuzzy control device
JPS61143806A (en) * 1984-12-18 1986-07-01 Mitsubishi Electric Corp Control circuit device
JPS61241802A (en) * 1985-04-19 1986-10-28 Sanshu Sangyo Kk Automatic drying controller for leaf tobacco
JPS62229402A (en) * 1986-03-31 1987-10-08 Toshiba Corp Adaptive controller
DE3789139T2 (en) * 1986-12-03 1994-05-26 Finnigan Corp Meter control method and apparatus.

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3944984A (en) * 1974-04-23 1976-03-16 Modicon Corporation Computer controller system with a reprogrammable read only memory
JPS54856Y2 (en) * 1974-06-20 1979-01-17

Also Published As

Publication number Publication date
JPS55138106A (en) 1980-10-28

Similar Documents

Publication Publication Date Title
JPH03204737A (en) Debug circuit of signal processing processor
US4447887A (en) Method of rewriting data in non-volatile memory, and system therefor
JPS6231362B2 (en)
US4124892A (en) Data processing systems
JP2598384Y2 (en) Data processing device
JP2986165B2 (en) Control / protection system
JPH0348700Y2 (en)
JPH0821009B2 (en) CHANNEL CONTROLLER INITIALIZATION METHOD AND SYSTEM FOR THE INITIALIZATION
JPH0450616B2 (en)
JPS6047611B2 (en) Microprogram control method
JPS59183434A (en) Prefetch control system of instruction
JPS63193260A (en) Host processor monitoring system for loosely coupled multiprocessor system
JPS621237B2 (en)
JPS6053330B2 (en) Program writing method
SU1645960A1 (en) Program run checking device
JPS6230392B2 (en)
JPH06332508A (en) Programmable controller
JP2581214B2 (en) Logic simulator
JPS63129440A (en) Store through buffer device
JPH02245846A (en) Memory protecting circuit
JPH1011317A (en) Digital control device
JPH01130234A (en) Fault search method
JPH0454531A (en) Program reading circuit
JPH01279330A (en) Error processing system
JPS63201741A (en) Dump information editing and outputting system