JPS6233774B2 - - Google Patents
Info
- Publication number
- JPS6233774B2 JPS6233774B2 JP11393181A JP11393181A JPS6233774B2 JP S6233774 B2 JPS6233774 B2 JP S6233774B2 JP 11393181 A JP11393181 A JP 11393181A JP 11393181 A JP11393181 A JP 11393181A JP S6233774 B2 JPS6233774 B2 JP S6233774B2
- Authority
- JP
- Japan
- Prior art keywords
- muting
- circuit
- time
- frequency
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 7
- 230000005236 sound signal Effects 0.000 description 7
- 230000010355 oscillation Effects 0.000 description 6
- 238000001514 detection method Methods 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000009429 electrical wiring Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/34—Muting amplifier when no signal is present
- H03G3/348—Muting in response to a mechanical action or to power supply variations, e.g. during tuning; Click removal circuits
Landscapes
- Noise Elimination (AREA)
Description
【発明の詳細な説明】
本発明は、マニユアルチユーニングスイツチが
操作されたときにくり返し投入され、かつ1回投
入される毎に受信周波数が予め設定された所定の
周波数ずつ変化し、かつ、上記チユーニングスイ
ツチの投入毎に一定時間低周波回路にミユーテイ
ングがかけられるように構成したPLLシンセサイ
ザ方式のデイジタルチユーニング式ラジオ受信機
に係り、簡単な構成で希望する放送を容易に選局
できる優れたラジオ受信機を提供することを目的
とするものである。DETAILED DESCRIPTION OF THE INVENTION The present invention is characterized in that when a manual tuning switch is operated, it is repeatedly turned on, and each time it is turned on, the receiving frequency changes by a predetermined frequency, and This is a PLL synthesizer type digital tuning radio receiver that is configured so that muting is applied to the low frequency circuit for a certain period of time each time the tuning switch is turned on. The purpose is to provide a radio receiver.
従来より、つまみの回転操作に伴つて接点が短
時間ずつくり返し投入されるロータリースイツチ
等のマニユアルチユーニング用のスイツチが操作
されて、その接点が1回投入される毎に受信周波
数が予め設定された所定の周波数だけ変化し、か
つ上記スイツチが投入される毎に一定時間だけ低
周波回路にミユーテイングがかけられるように構
成したPLLシンセサイザ方式のデイジタルチユー
ニング式ラジオ受信機が知られている。 Conventionally, a switch for manual tuning such as a rotary switch, in which the contact is closed repeatedly in short periods as the knob is rotated, is operated, and the reception frequency is set in advance each time the contact is closed. A PLL synthesizer type digital tuning radio receiver is known, which is configured so that the low frequency circuit changes by a predetermined frequency and muting is applied to the low frequency circuit for a fixed period of time each time the switch is turned on.
第1図は、この種のラジオ受信機のブロツクダ
イヤグラムであり、図中、1はFMフロントエン
ド、2はFM中間周波増幅回路と検波回路を備え
た回路ブロツク、3はFMフロントエンド1内の
局部発振回路の出力周波数を分周するプリスケー
ラー回路、4はAM高周波増幅回路、局部発振回
路、周波数変換回路を備えたAM高周波回路、5
はAM中間周波回路、検波回路を備えた回路ブロ
ツク、6は低周波段のミユーテイング回路、7は
低周波増幅回路、8はスピーカ、9はマニユアル
チユーニング用のスイツチ10が短時間づつ端子
15又は16側に投入される毎にFMフロントエ
ンド1内の局部発振回路の発振周波数あるいは
AM高周波回路4内の局部発振回路の発振周波数
をそれぞれ予め設定された所定の周波数だけ上昇
又は下降させ、受信周波数を予め設定された所定
の周波数づつ変化させるPLLシンセサイザー方式
のデイジタルチユーニング用集積回路である。そ
して、この集積回路9は、マニユアルチユーニン
グ用のスイツチ10が端子15又は16に投入さ
れる毎に端子14より予め設定された一定時間所
定のミユーテイング信号を出力するようにも構成
されている。 Figure 1 is a block diagram of this type of radio receiver. In the figure, 1 is an FM front end, 2 is a circuit block equipped with an FM intermediate frequency amplification circuit and a detection circuit, and 3 is a circuit block in the FM front end 1. 4 is a prescaler circuit that divides the output frequency of the local oscillation circuit; 4 is an AM high-frequency circuit equipped with an AM high-frequency amplification circuit, a local oscillation circuit, and a frequency conversion circuit; 5
6 is a circuit block equipped with an AM intermediate frequency circuit and a detection circuit, 6 is a low frequency stage muting circuit, 7 is a low frequency amplification circuit, 8 is a speaker, and 9 is a manual tuning switch 10 that is connected to a terminal 15 or The oscillation frequency of the local oscillation circuit in the FM front end 1 or
A PLL synthesizer-type digital tuning integrated circuit that increases or decreases the oscillation frequency of the local oscillation circuit in the AM high-frequency circuit 4 by a preset frequency, and changes the receiving frequency by a preset frequency. It is. The integrated circuit 9 is also configured to output a predetermined muting signal from the terminal 14 for a predetermined period of time each time the manual tuning switch 10 is turned on to the terminal 15 or 16.
尚、ラジオ受信機としてはバンド切換え回路、
受信周波数表示回路などその他の回路も含まれて
いるがここでは説明を簡単にするため図示してい
ない。 In addition, as a radio receiver, a band switching circuit,
Although other circuits such as a reception frequency display circuit are included, they are not shown here for the sake of simplicity.
第2図はミユーテイング回路6の一例を具体的
に示したものであり、図において17はベース抵
抗、18はミユーテイング用のトランジスタであ
る。 FIG. 2 specifically shows an example of the muting circuit 6. In the figure, 17 is a base resistor, and 18 is a muting transistor.
第1図、第2図に示す従来のラジオ受信機にお
いて、ロータリースイツチ等で構成されたマニユ
アルチユーニング用のスイツチ10が端子15又
は端子16側に短時間投入されるように操作され
る毎に受信周波数が予め設定された一定周波数ず
つ、ステツプ状に上昇、又は下降する。そして、
これに同期して集積回路9のミユーテイング端子
14から予め設定された一定時間たとえば正のミ
ユーテイング出力が現われる。そのためこの出力
が抵抗17を通してトランジスタ18のベースに
印加されることになりトランジスタ18のコレク
タ、エミツタ間が低インピーダンスになり、低周
波増幅回路7に入力される音声信号が大きく減衰
される。 In the conventional radio receiver shown in FIGS. 1 and 2, each time the manual tuning switch 10, which is composed of a rotary switch or the like, is operated to be turned on the terminal 15 or terminal 16 side for a short time. The reception frequency increases or decreases stepwise by a preset constant frequency. and,
In synchronization with this, a positive muting output, for example, appears from the muting terminal 14 of the integrated circuit 9 for a predetermined period of time. Therefore, this output is applied to the base of the transistor 18 through the resistor 17, resulting in a low impedance between the collector and emitter of the transistor 18, and the audio signal input to the low frequency amplifier circuit 7 is greatly attenuated.
以上の動作をタイミングチヤートを使つて説明
すると次のようになる。今、ロータリースイツチ
等で構成されたマニユアルチユーニング用のスイ
ツチ10が該集積回路9の端子15又は端子16
に、第3図TAに示すように繰返し投入されるよ
うに操作されたとする。この毎回の投入時間TA
は、通常、数10ミリ秒である。そうすると該集積
回路9のミユーテイング端子14からは、ミユー
テイング信号が第3図MAのように出力される。
ここでMA1はミユーテイング信号の出力時間で、
集積回路9およびその周辺回路定数によつて決定
される一定時間である。この出力時間MA1は、通
常、AGC回路の安定時間等を考慮して、200〜
500ミリ秒程度になされている。ただし、PLLシ
ンセサイザ方式のデイジタルチユーニング回路に
おける受信周波数切換動作自体は、通常20ミリ秒
位で完了している。次にこのミユーテイング出力
によつてトランジスタ18がオンし、第3図SA
のように音声信号はSA1の時間だけミユーテイン
グされる。 The above operation can be explained using a timing chart as follows. Now, a manual tuning switch 10 composed of a rotary switch or the like is connected to a terminal 15 or a terminal 16 of the integrated circuit 9.
Assume that the operation is performed so that the injection is repeated as shown in FIG. 3 T A. This input time T A
is typically several tens of milliseconds. Then, a muting signal is output from the muting terminal 14 of the integrated circuit 9 as shown in FIG. 3 M A.
Here, M A1 is the output time of the muting signal,
This is a fixed time determined by the integrated circuit 9 and its peripheral circuit constants. This output time M A1 is usually 200~
This is done in about 500 milliseconds. However, the receiving frequency switching operation itself in a PLL synthesizer type digital tuning circuit is normally completed in about 20 milliseconds. Next, this muting output turns on the transistor 18, and as shown in FIG.
The audio signal is muted for the time S A1 as shown in FIG.
ところで、今、マニユアルチユーニング用のス
イツチ10が充分に長いTA1の周期で短時間づつ
投入されたとすると、第3図SAで示すように音
声が出力される時間は1周期につきA1であるか
ら、マニユアルチユーニング用のスイツチ10を
操作する者はA1の間に受信機から聞こえる音声
信号を識別してそのときの受信周波数に局がある
かどうかを判断することができる。 By the way, if the manual tuning switch 10 is turned on for a short period of time at a sufficiently long cycle of T A1 , the time during which the sound is output is A1 per cycle, as shown in Fig. 3 S A. Therefore, the person operating the manual tuning switch 10 can identify the audio signal heard from the receiver during A1 and determine whether there is a station on the receiving frequency at that time.
次に、マニユアルチユーニング用のスイツチ1
0がロータリースイツチの回転操作等で、第4図
TA′に示すようにTA1より相当短かい周期でくり
返し投入される場合について説明する。この場合
は、TA1≦MA1であると、第4図MA′のようにミ
ユーテイングパルスがハイレベルになつたままに
なり、音声信号はオフのままになる(第4図SA
′)。従つてマニユアルチユーニング用のスイツ
チ10をある程度以上早い周期で投入するように
操作すると(TA1≦MA1)、音声信号はオフされ
たままになり、たとえ受信できる局があつても、
操作する者には識別することができない。 Next, switch 1 for manual tuning.
A case where zero is repeatedly turned on at a period considerably shorter than T A1 as shown in FIG. 4 T A ' by rotating a rotary switch will be explained. In this case, if T A1 ≦ M A1 , the muting pulse remains at a high level as shown in Fig. 4 M A ', and the audio signal remains off (Fig. 4 S A
'). Therefore, if the manual tuning switch 10 is operated to turn on at a certain rate or faster (T A1 ≦ M A1 ), the audio signal will remain off, and even if there is a station that can be received,
It cannot be identified by the operator.
このことは、マニユアルチユーニングで局をさ
がすためには、ある程度以下の速度でスイツチ1
0を操作せねばならないということになりきわめ
て不都合であるという問題を生じる。 This means that in order to search for a station using manual tuning, it is necessary to press the switch at a speed below a certain level.
The problem arises that it is extremely inconvenient that 0 must be manipulated.
あるいは、この欠点をさけるためにミユーテイ
ング回路そのものをはずすことが考えられるが、
この場合には、マニユアルチユーニングや電源投
入等の各種キー操作時に常に異音が生じるという
別の欠点を生じる。 Alternatively, to avoid this drawback, it is possible to remove the muting circuit itself.
In this case, another drawback arises in that abnormal noise is always generated during various key operations such as manual tuning and power-on.
本発明は簡単な回路構成で上記欠点を除去する
ものである。 The present invention eliminates the above drawbacks with a simple circuit configuration.
以下、本発明のラジオ受信機について、一実施
例の図面と共に説明する。第5図は本発明のラジ
オ受信機における一実施例の要部の電気的結線図
であり、図中、第1図、第2図中と同一符号を付
したものは第1図、第2図中と同一のものを示し
ている。そして19〜21は抵抗、22,23は
ダイオードである。 DESCRIPTION OF THE PREFERRED EMBODIMENTS The radio receiver of the present invention will be described below with reference to the drawings of one embodiment. FIG. 5 is an electrical wiring diagram of the main parts of an embodiment of the radio receiver of the present invention. The same thing as in the figure is shown. Further, 19 to 21 are resistors, and 22 and 23 are diodes.
第5図において、今、マニユアルチユーニング
用のスイツチ10が端子15又は端子16に短時
間投入されるように操作されると、その投入の都
度に受信周波数が予め設定された一定周波数づつ
変化し、同時にミユーテイング端子14よりミユ
ーテイング出力が出力される。ところで、この場
合、スイツチ10が端子15又は16に投入され
ている間はダイオード22又は23がオンされる
ため、集積回路9の端子14からのミユーテイン
グ出力はダイオード22,23及び抵抗19,2
0,21によりアースされるため、ミユーテイン
グ出力がミユーテイング回路6に加えられず、ト
ランジスタ18はオンせずオフ状態を維持してい
る。すなわち、マニユアルチユーニング用のスイ
ツチ10が端子15又は16に投入されている間
はミユーテイングが強制的に解除される。 In FIG. 5, when the manual tuning switch 10 is operated so that the terminal 15 or the terminal 16 is turned on for a short time, the receiving frequency changes by a preset constant frequency each time it is turned on. At the same time, a muting output is output from the muting terminal 14. By the way, in this case, since the diode 22 or 23 is turned on while the switch 10 is connected to the terminal 15 or 16, the muting output from the terminal 14 of the integrated circuit 9 is connected to the diode 22, 23 and the resistor 19, 2.
0 and 21, the muting output is not applied to the muting circuit 6, and the transistor 18 is not turned on but remains off. That is, while the manual tuning switch 10 is connected to the terminal 15 or 16, muting is forcibly released.
このことをタイミングチヤートで図示すると、
第6図に示すようになる。今、チユーニングスイ
ツチ10が充分に長いTB1の周期で端子15又は
端子16に投入されると、ミユーテイングパルス
MBがMB1のパルス幅(上述のように200〜500ミ
リ秒)で出力されるが、本実施例によれば、マニ
ユアルチユーニング用のスイツチ10が端子15
又は16に投入されている間TB2(数10ミリ秒)
はミユーテイングが解除されるので、実際のミユ
ーテイング時間は
MB1−TB2=SB1
となる。従つて第6図より、明らかなように音声
信号な1ステツプにつき
TB1−MB1+TB2=B1
だけ出力される。 This is illustrated with a timing chart:
The result is as shown in FIG. Now, when the tuning switch 10 is applied to the terminal 15 or 16 with a sufficiently long period T B1 , the muting pulse M B is output with a pulse width of M B1 (200 to 500 milliseconds as described above). However, according to this embodiment, the switch 10 for manual tuning is connected to the terminal 15.
or T B2 (several tens of milliseconds) while being inserted into 16
Since mutating is canceled, the actual muting time becomes M B1 - T B2 = S B1 . Therefore, as is clear from FIG. 6, only T B1 - M B1 + T B2 = B1 is output per one step of the audio signal.
次に、ロータリースイツチが手早く回転操作さ
れる等してマニユアルチユーニング用のスイツチ
10が端子15又は16に投入される周期TB1が
第7図のようにTB1′(ただし、TB1′≦MB1)ま
で短かくなつた場合について説明する。この場合
は、第7図MB′のようにミユーテイングパルスは
ハイレベルになつたままであるが、上記実施例に
よれば、マニユアルチユーニング用のスイツチ1
0が端子15又は16に投入されている間TB2は
ミユーテイングが強制的に解除されるので、実際
のミユーテイング時間は
TB1′−TB2=SB1′
となる。従つて、第7図より明らかなように、音
声信号は1ステツプにつきTB2=B1′だけ出力
される。そのため、マニユアルチユーニング用の
スイツチ10を操作する速度を相当早くしても1
ステツプにつき必ずTB2の時間だけ音声が出力さ
れることになり、この間に局があつて受信された
場合、その識別が可能となる。 Next, the period T B1 at which the manual tuning switch 10 is turned on to the terminal 15 or 16 by a quick rotation operation of the rotary switch is T B1 ′ (however, T B1 ′≦ The case where the length is shortened to M B1 ) will be explained. In this case, the muting pulse remains at a high level as shown in FIG. 7 M B ', but according to the above embodiment, the manual tuning switch 1
Since the muting of T B2 is forcibly canceled while 0 is applied to the terminal 15 or 16, the actual muting time is T B1 '-T B2 = S B1 '. Therefore, as is clear from FIG. 7, the number of audio signals T B2 = B1 ' is output per one step. Therefore, even if the speed at which the manual tuning switch 10 is operated is considerably increased, the
Sound is always output for a time period T B2 for each step, and if a station is received during this period, it can be identified.
すなわち、上述のようにミユーテイングパルス
MBのパルス幅MB1が200〜500ミリ秒に設定され
ているのはAGC回路の安定時間等を考慮されて
いるためであるが、PLLシンセサイザ方式のデイ
ジタルチユーニング回路における毎回の受信周波
数の切換動作自体はマニユアルチユーニング用の
スイツチ10が投入され始めてからほぼ20ミリ秒
以内には終了しているので、スイツチ10が投入
されているTB2(数10ミリ秒)の間に音声が出力
されれば局の受信を識別できるのである。従つ
て、スイツチ10の投入周期TB1′は最短でTB2
′まで短くすることが可能である。 In other words, as mentioned above, the pulse width M B1 of the muting pulse M B is set to 200 to 500 milliseconds in consideration of the stabilization time of the AGC circuit, etc., but the PLL synthesizer type digital Since the switching operation of the receiving frequency in the tuning circuit is completed within approximately 20 milliseconds after the manual tuning switch 10 is turned on, T B2 (several 10 If a sound is output within a millisecond), reception of the station can be identified. Therefore, the closing period T B1 ' of the switch 10 is T B2 at the shortest.
It is possible to shorten it to .
以上のように、本発明によれば、簡単な回路構
成で、ミユーテイング機能を保持しつつ、マニユ
アル選局を高速かつ容易ならしめることができ、
実用上きわめて有利なものである。 As described above, according to the present invention, manual tuning can be made fast and easy while maintaining the muting function with a simple circuit configuration.
This is extremely advantageous in practice.
第1図は従来のラジオ受信機のブロツクダイヤ
グラム、第2図は同要部の具体的な電気的結線
図、第3図、第4図は同要部の動作説明図、第5
図は本発明のラジオ受信機における一実施例の要
部電気的結線図、第6図、第7図は同要部の動作
説明図である。
1……FMフロントエンド、2……FM中間周
波受幅回路、検波回路を備えた回路ブロツク、3
……プリスケーラ回路、4……AM高周波回路、
5……AM中間周波回路、検波回路を備えた回路
ブロツク、6……ミユーテイング回路、7……低
周波回路、9……デイジタルチユーニング用集積
回路、18……ミユーテイング用トランジスタ、
19〜21……抵抗、22,23……ダイオー
ド。
Fig. 1 is a block diagram of a conventional radio receiver, Fig. 2 is a specific electrical connection diagram of the main parts, Figs. 3 and 4 are operational explanatory diagrams of the main parts, and Fig. 5
The figure is an electrical connection diagram of the main parts of an embodiment of the radio receiver of the present invention, and FIGS. 6 and 7 are operation explanatory diagrams of the main parts. 1...FM front end, 2...Circuit block equipped with FM intermediate frequency reception circuit and detection circuit, 3
...Prescaler circuit, 4...AM high frequency circuit,
5... Circuit block equipped with an AM intermediate frequency circuit and a detection circuit, 6... Muting circuit, 7... Low frequency circuit, 9... Integrated circuit for digital tuning, 18... Muting transistor,
19-21...resistor, 22,23...diode.
Claims (1)
PLLシンセサイザ方式のチユーナの周波数切換え
に要する時間以上の短時間づつくり返し投入され
るロータリースイツチ等のマニユアルチユーニン
グ用のスイツチが上記短時間づつ投入される毎に
受信周波数が予め設定された一定周波数ずつ変化
するように動作し、同時にこれに同期して予め設
定された一定時間ずつ所要のミユーテイング出力
をミユーテイング回路に出力するように構成され
たPLLシンセサイザ方式のデイジタルチユーニン
グ用集積回路を用いて選局するように構成すると
ともに、上記マニユアルチユーニング用のスイツ
チが投入されてから上記デイジタルチユーニング
用集積回路において新しい周波数に変化された後
一定時間経過するまでの間上記ミユーテイング出
力が上記ミユーテイング回路に印加されないよう
にして強制的にミユーテイングを解除する回路を
備えてなるラジオ受信機。1. Contacts may close due to operations such as rotating a knob.
Each time a manual tuning switch such as a rotary switch is repeatedly turned on for a short period of time longer than the time required to change the frequency of a PLL synthesizer type tuner, the receiving frequency is changed to a preset constant frequency. Tuning is performed using a PLL synthesizer-type digital tuning integrated circuit configured to operate in such a way that the muting output changes and at the same time synchronize with this and output the required muting output to the muting circuit for a preset period of time. The muting output is applied to the muting circuit for a period of time after the manual tuning switch is turned on until a certain period of time has elapsed after the digital tuning integrated circuit changes to a new frequency. A radio receiver that is equipped with a circuit that forcibly cancels muting to prevent it from being muted.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56113931A JPS5815336A (en) | 1981-07-20 | 1981-07-20 | Radio receiver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56113931A JPS5815336A (en) | 1981-07-20 | 1981-07-20 | Radio receiver |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5815336A JPS5815336A (en) | 1983-01-28 |
| JPS6233774B2 true JPS6233774B2 (en) | 1987-07-22 |
Family
ID=14624773
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56113931A Granted JPS5815336A (en) | 1981-07-20 | 1981-07-20 | Radio receiver |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5815336A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0424663Y2 (en) * | 1987-03-12 | 1992-06-11 |
-
1981
- 1981-07-20 JP JP56113931A patent/JPS5815336A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5815336A (en) | 1983-01-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4280139A (en) | Muting circuit for a television receiver | |
| JP2000504521A (en) | Radio receiver for receiving main radio broadcast signal and monolithic integrated circuit for the radio receiver | |
| JPH06196972A (en) | Fm tuner | |
| KR960000523B1 (en) | Receiver | |
| JPS6233774B2 (en) | ||
| KR920008266Y1 (en) | Fm interference prevention circuit in six channel of tv receiver | |
| JPH0144049B2 (en) | ||
| JPS6032369B2 (en) | multiband radio receiver | |
| US3890574A (en) | Time-sharing scanning receiver | |
| US4147986A (en) | AM-FM receiver | |
| KR920004339Y1 (en) | Circuit for driving am/fm tuner respectively | |
| JP2790121B2 (en) | Receiving machine | |
| US4107615A (en) | Receiver including an automatic tuning correction suppression circuit coupled to the tuning member | |
| JPH0210685Y2 (en) | ||
| JP2819913B2 (en) | Receiver | |
| KR930003751Y1 (en) | TV's Booster Tuner Device | |
| JPS6329446B2 (en) | ||
| JP3155425B2 (en) | Automatic tuning device | |
| JP3015405B2 (en) | Control method of radio receiver | |
| JP2560732Y2 (en) | Radio receiver | |
| JP2542930B2 (en) | Voltage synthesizer type receiver | |
| JPS6228616B2 (en) | ||
| JPS6024024Y2 (en) | PLL circuit | |
| JPH0142532B2 (en) | ||
| JPS6091776A (en) | Channel selection device |