Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS6235102B2 - - Google Patents
[go: Go Back, main page]

JPS6235102B2 - - Google Patents

Info

Publication number
JPS6235102B2
JPS6235102B2 JP56053831A JP5383181A JPS6235102B2 JP S6235102 B2 JPS6235102 B2 JP S6235102B2 JP 56053831 A JP56053831 A JP 56053831A JP 5383181 A JP5383181 A JP 5383181A JP S6235102 B2 JPS6235102 B2 JP S6235102B2
Authority
JP
Japan
Prior art keywords
pattern
pattern area
area
exposure
patterns
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56053831A
Other languages
Japanese (ja)
Other versions
JPS57168250A (en
Inventor
Niwaji Majima
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP5383181A priority Critical patent/JPS57168250A/en
Priority to DE8181306134T priority patent/DE3173277D1/en
Priority to EP81306134A priority patent/EP0055620B1/en
Priority to US06/333,814 priority patent/US4408875A/en
Publication of JPS57168250A publication Critical patent/JPS57168250A/en
Publication of JPS6235102B2 publication Critical patent/JPS6235102B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70475Stitching, i.e. connecting image fields to produce a device field, the field occupied by a device such as a memory chip, processor chip, CCD, flat panel display
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20Exposure; Apparatus therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0286Programmable, customizable or modifiable circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0073Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
    • H05K3/0082Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces characterised by the exposure method of radiation-sensitive masks

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

【発明の詳細な説明】 本発明は1枚の転写用マスクパターンを用いて
ホトレジスト膜上に異種の投影パターンを得る露
光方法に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an exposure method for obtaining different projection patterns on a photoresist film using a single transfer mask pattern.

現在バブルメモリチツプ、IC基板などに用い
られている微細な電子回路は写真蝕刻技術(ホト
リソグラフイ)を用いて結晶上に形成されてい
る。
The minute electronic circuits currently used in bubble memory chips, IC boards, etc. are formed on crystals using photolithography.

すなわち、バブルメモリチツプの場合は磁性ガ
ーネツト単結晶またはICチツプの場合はシリコ
ン単結晶からなるウエハー表面に金属或は樹脂か
らなる被パターン形成用膜を被着し、しかる後投
影露光装置を用いてウエハーを一定距離づつ移動
させてホトレジスト膜にマスクパターンを数多く
縮少露光する。そして、ホトレジスト膜としてポ
ジタイプを用いる場合は光照射部が現像液に可溶
となる現象を利用し、またネガタイプの場合は光
照射部が不溶となる現象を利用してパターン形成
を行い、以後化学エツチング或はドライエツチン
グなどを用いてウエハー上に被パターン形成用膜
から微細な回路パターンを形成し、これを単位回
路毎に分割することにより各チツプが形成されて
いる。
That is, a pattern-forming film made of metal or resin is deposited on the surface of a wafer made of magnetic garnet single crystal in the case of bubble memory chips or silicon single crystal in the case of IC chips, and then a projection exposure device is used to deposit the film. The wafer is moved a certain distance at a time to expose a large number of mask patterns on the photoresist film. When using a positive type photoresist film, the pattern is formed using the phenomenon that the light irradiated part becomes soluble in the developer, and in the case of a negative type, the pattern is formed using the phenomenon that the light irradiated part becomes insoluble. Each chip is formed by forming a fine circuit pattern from a pattern-forming film on a wafer using etching or dry etching, and dividing this pattern into unit circuits.

こゝでホトレジスト膜上に形成される電子回路
パターンが同一の場合は問題ないが、単位回路が
A、B2つのパターンよりなり、これが単一のマ
スクパターンで表示できない場合には、投影パタ
ーンが極めて小さいことから位置合わせが難しく
信頼度の高い回路パターンを得ることができな
い。
There is no problem if the electronic circuit patterns formed on the photoresist film are the same, but if the unit circuit consists of two patterns, A and B, and these cannot be displayed with a single mask pattern, the projected pattern will be extremely difficult. Since it is small, alignment is difficult and it is difficult to obtain a highly reliable circuit pattern.

本発明はこの問題解決のためなされたもので、
単位パターンが部分的に回路構成が異るA、B2
つのパターンよりなる場合、ウエハーの移動距離
を変えることにより1つのマスクパターンにより
単位パターンの形成を可能とするものである。
The present invention was made to solve this problem.
A, B2 where the unit pattern has a partially different circuit configuration
When the mask pattern consists of two patterns, it is possible to form a unit pattern using one mask pattern by changing the moving distance of the wafer.

以下磁気バブルメモリ用パターン形成を例にと
り図面により本発明の実施例を従来例と比較しな
がら説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Examples of the present invention will be described below with reference to the drawings, taking pattern formation for a magnetic bubble memory as an example, while comparing them with a conventional example.

バブルメモリチツプは製作技術および材料の進
歩に従つて1チツプ内に格納される磁気バブル
(以下バブル)の記憶容量は年とともに増し、一
方記憶媒体であるバブル径は減少し、またAu或
はNi−Cu合金などからなる導電パターンおよび
パーマロイなどからなる転送パターンは微少化し
ている。
As bubble memory chips progress in manufacturing technology and materials, the storage capacity of magnetic bubbles (hereinafter referred to as bubbles) stored in one chip increases over time, while the diameter of the bubbles that serve as the storage medium decreases, and - Conductive patterns made of Cu alloys and transfer patterns made of permalloy are becoming smaller.

例えば記憶容量1Mビツトのメモリチツプの場
合、最小パターン寸法を約1μmであり、10mm角
に磁性ガーネツト結晶膜上に電子回路の全パター
ンが形成されている。
For example, in the case of a memory chip with a storage capacity of 1M bits, the minimum pattern size is about 1 μm, and the entire pattern of the electronic circuit is formed on a magnetic garnet crystal film of 10 mm square.

さて、これについて現在用いられているパター
ン形成法としては、高性能な投影形露光機を用い
る場合、可能転写領域は10mm角であるが、分解能
などによる歩留りを考慮し、分解能の良い中心部
を用い5×10mmのパターン領域を2回露光して10
mm角の回路パターンを形成し、これを1チツプと
することが行われている。
Regarding this, the currently used pattern forming method is that when using a high-performance projection exposure machine, the possible transfer area is 10 mm square. A 5 x 10 mm pattern area was exposed twice and 10
It is practiced to form a mm square circuit pattern and make it into one chip.

ここで現在のブロツクリプリケートトランスフ
ア方式による回路構成においてはアクセスタイム
を早めるため左右それぞれ異つた構成をとり、入
力情報に対応するバブル信号を偶数列と奇数列と
に分けて処理するオツド・イーブン方式がとられ
ている。
Here, in the current circuit configuration using the block replicate transfer method, in order to speed up the access time, the left and right sides have different configurations, and the bubble signal corresponding to the input information is processed separately into even and odd columns. A method is being adopted.

第1図は従来のパーマロイパターン回路を形成
させる露光マスクの概略図で、これは発生器形成
端部1a,1bを有する書き込みメジヤライン
2、マイナループ3、読み出しメジヤライン4、
バブル検出器5などを得るためのマスクパターン
を有し、該パターン形状は実際にはT−Iパター
ンやハーフデイスクパターン等が列状に位置して
構成されている。
FIG. 1 is a schematic diagram of an exposure mask for forming a conventional permalloy pattern circuit, which includes a writing major line 2, a minor loop 3, a reading major line 4, having generator forming ends 1a and 1b.
It has a mask pattern for obtaining the bubble detector 5, etc., and the pattern shape is actually composed of T-I patterns, half disk patterns, etc. arranged in a row.

この露光マスクパターンの特徴は書き込みメジ
ヤライン2が2つの発生器形成端部1a,1bを
もち、また検出器5もダミーを含めてフイシユボ
ンやサーペンタイン形状からなる3つのパーマロ
イ検出素子5a,5b,5cより形成されている
ことである。
The feature of this exposure mask pattern is that the writing measure line 2 has two generator forming ends 1a and 1b, and the detector 5 is also composed of three permalloy detection elements 5a, 5b, and 5c in the shape of a fishbone or serpentine, including a dummy. It is being formed.

第2図はこのマスクパターンを用い、ウエハー
を5mm移動させて2回投影露光を行い、500Kビ
ツトのメモリパターンを2個作り、オツド・イー
ブン方式の回路構成をとつた1Mビツトバブルム
メモリチツプの構成図である。
Figure 2 shows that using this mask pattern, the wafer was moved 5 mm and projection exposure was performed twice to create two 500K-bit memory patterns, creating a 1M-bit bubble memory chip with an odd-even circuit configuration. FIG.

このメモリチツプは磁性ガーネツト単結晶を生
成したウエハー上に先づ絶縁膜を被着し、次いで
該絶縁膜面にバブル制御用の導体パターンをホト
エツチングにより形成して例えば発生器形成用の
導体パターン1c,1dを製作する。しかる後、
該導体パターン上に絶縁膜を被着してから導体パ
ターン上に第1図の露光マスクを用いてパーマロ
イパターンを形成することにより製造されてい
る。
In this memory chip, an insulating film is first deposited on a wafer on which a magnetic garnet single crystal is formed, and then a conductive pattern for bubble control is formed on the surface of the insulating film by photo-etching, for example, a conductive pattern 1c for forming a generator, Make 1d. After that,
It is manufactured by depositing an insulating film on the conductor pattern and then forming a permalloy pattern on the conductor pattern using the exposure mask shown in FIG.

図において、1と1′はパーマロイパターンか
らなる書込みメジヤライン2の端部1a,1bと
導体パターン1c,1dが重なつて形成された2
個のバブル発生器である。また左側のパターン6
がバブル信号の奇数列を処理格納する奇数ブロツ
ク右側のパターン7が偶数列を処理格納する偶数
ブロツクで、この両ブロツク6,7により1チツ
プの回路構成がとられている。
In the figure, 1 and 1' are 2 formed by overlapping the ends 1a and 1b of the write major line 2 made of a permalloy pattern and the conductor patterns 1c and 1d.
bubble generator. Also, pattern 6 on the left
Pattern 7 on the right side is an even block that processes and stores the even numbered columns, and these two blocks 6 and 7 form a one-chip circuit configuration.

すなわちメジヤ・マイナ構成をとるこの回路に
おいては数多くのマイナループ3および3′がメ
ジヤライン2および2′を構成する転送パターン
の1ビツト置きに配列されている。そしてバブル
信号の書き込みに当つてはバブル信号が駆動磁界
によつてメジヤライン2および2′の上を伝播す
るが、この際バブル信号を構成する奇数番目のバ
ブルが奇数ブロツク6のマイナループ3に対応し
たメジヤライン2の各ビツト位置に輸送され、同
時に偶数番目のバブルが偶数ブロツク7のマイナ
ーループ3′に対応したメジヤライン2′の各ビツ
ト位置に輸送される。
That is, in this circuit having a major/minor configuration, a large number of minor loops 3 and 3' are arranged at every other bit of the transfer pattern constituting the major lines 2 and 2'. When writing the bubble signal, the bubble signal is propagated on the major lines 2 and 2' by the driving magnetic field, but at this time, the odd-numbered bubbles making up the bubble signal correspond to the minor loop 3 of the odd-numbered block 6. At the same time, the even-numbered bubbles are transported to the respective bit positions of the major line 2' corresponding to the minor loop 3' of the even-numbered block 7.

しかる後、この状態において図示していない導
体パターンからなるトランスフアゲートの作用に
よりメジヤライン2および2′上の各バブルは一
斉に各マイナループ3および3′に輸送されて書
き込みが行われる。
Thereafter, in this state, each bubble on the major lines 2 and 2' is transported all at once to each minor loop 3 and 3' by the action of a transfer gate made of a conductor pattern (not shown), and writing is performed.

こゝでバブル信号を発生する偶数および奇数ブ
ロツクの発生器1,1′は駆動回路を簡単化させ
るため同一電源により動作されるが、この際上記
の書き込みが行われるためには発生器1および
1′より書き込みメジヤライン2および2′に到る
転送路のビツト数を奇数ブロツク6と偶数ブロツ
ク7とでは2つある発生器をそれぞれ使い分ける
ことにより行われている。
Here, generators 1 and 1' of even and odd blocks that generate bubble signals are operated by the same power supply to simplify the drive circuit, but in order to perform the above writing, generators 1 and 1' are operated by the same power supply to simplify the drive circuit. The number of bits in the transfer path from 1' to the write major lines 2 and 2' is determined by using two generators for the odd block 6 and the even block 7, respectively.

すなわち、第2図の如く奇数ブロツク6におい
ては右側の発生器1を偶数ブロツク7においては
左側の発生器1′を使用して両者を駆動回路に通
じた外部電極端子8,8′により接続することで
発生器1,1′よりメジヤライン2,2′へのビツ
ト数を1ビツト変えている。
That is, as shown in Fig. 2, the generator 1 on the right side is used in the odd block 6, and the generator 1' on the left side is used in the even block 7, and both are connected by external electrode terminals 8, 8' connected to the drive circuit. This changes the number of bits sent from generators 1, 1' to major lines 2, 2' by 1 bit.

同様なことは読み出しに際しても行う必要があ
り、これは検出器5において1ビツト差で隣接す
る検出素子5a,5b,5cを用いることで実現
されている。
The same thing needs to be done during readout, and this is accomplished by using detection elements 5a, 5b, and 5c that are adjacent to each other with a one-bit difference in the detector 5.

これは第2図の如く奇数ブロツク6では読み出
しメジヤライン4よりのバブル信号を内側の検出
素子5aによりとり出し、一方偶数ブロツク7で
は読み出しメジヤライン4′よりのバブル信号を
中央の検出器5bよりとり出すことで1ビツト差
が実現されている。
This is because, as shown in Fig. 2, in the odd block 6, the bubble signal from the readout major line 4 is extracted by the inner detection element 5a, while in the even numbered block 7, the bubble signal from the readout major line 4' is extracted from the central detector 5b. This achieves a 1-bit difference.

こゝで奇数ブロツク6の場合5b、また偶数ブ
ロツク7の場合5cの各ダミー検出素子を必要と
する理由は検出効率の高い差動増幅器によりバブ
ル信号を検出するためである。そしてダミー検出
素子5b,5cよりの信号は差動増幅器の一方の
端子に、また奇数ブロツク6の検出素子5aより
の検出信号と偶数ブロツク7の検出素子5bより
の信号は外部電極端子9,9′を通じ連続信号と
なり差動増幅器の他方の端子に接続されている。
The reason why the dummy detection elements 5b for the odd block 6 and the dummy detection elements 5c for the even block 7 are required is that the bubble signal is detected by a differential amplifier with high detection efficiency. The signals from the dummy detection elements 5b and 5c are sent to one terminal of the differential amplifier, and the detection signals from the detection element 5a of the odd block 6 and the signals from the detection element 5b of the even block 7 are sent to external electrode terminals 9 and 9. ' becomes a continuous signal and is connected to the other terminal of the differential amplifier.

以上説明した従来のパターン形成法によるバブ
ルメモリチツプにおいては、偶数ブロツクの検出
器と奇数ブロツクの検出器とでは使用する検出素
子の位置関係が多少異るため特性上相違が生ずる
こと及び余分な発生器が検出素子を必要としパタ
ーン密度の観点から不利であり、しかも使用する
発生器および検出素子とそれの外部電極端子との
ボンデイング接続時に間違を生じ易く誤接続によ
り誤動作チツプが製作される可能が大である、等
の問題があつた。
In the bubble memory chip using the conventional pattern forming method described above, the positional relationship of the detection elements used in the even-numbered block detector and the odd-numbered block detector is slightly different, resulting in differences in characteristics and redundant generation. The device requires a detection element, which is disadvantageous in terms of pattern density, and it is also easy to make mistakes when bonding the generator and detection element used and their external electrode terminals, and incorrect connections can lead to malfunctioning chips. There were problems such as the large amount of

本発明はこのような検出素子の位置の相異によ
る特性の変動やパターン密度の緩和およびボンデ
イングの誤接続を解消させる露光方法を提案する
ものである。それには、マスクは主パターンを形
成するための主パターン領域と、該主パターン領
域内に形成された少なくとも1個の可変パターン
領域をもち、且つ、前記主パターン領域外の近傍
には前記可変パターン領域中に所定パターンを与
えるための副パターン領域を有し、該副パターン
領域内の所定パターンは形状が異なる少なくとも
2つの単位パターンからなり、前記相対的に移動
して転写露光を行なう際、主パターン領域の露光
処理時には該主パターン領域内に形成されている
可変パターン領域は未露光にして、前回または次
回の隣接主パターン領域の露光処理時に前記可変
パターン領域が副パターン領域によつて露光され
て、且つ、該副パターン領域は前記移動量を加減
することによつて前記単位パターンのいずれかが
所定位置に選択されるようにした露光方法によつ
て達成される。
The present invention proposes an exposure method that eliminates such variations in characteristics due to differences in the position of the detection elements, relaxation of pattern density, and erroneous bonding connections. In order to do this, the mask has a main pattern area for forming a main pattern, and at least one variable pattern area formed within the main pattern area, and the variable pattern is provided in the vicinity outside the main pattern area. The area has a sub-pattern area for providing a predetermined pattern, and the predetermined pattern in the sub-pattern area is composed of at least two unit patterns having different shapes, and when the transfer exposure is performed by moving relatively, the main pattern is During the exposure process of the pattern area, the variable pattern area formed within the main pattern area is left unexposed, and during the previous or next exposure process of the adjacent main pattern area, the variable pattern area is exposed by the sub pattern area. In addition, the sub-pattern area is achieved by an exposure method in which one of the unit patterns is selected at a predetermined position by adjusting the amount of movement.

次に本発明の実施例を第3図〜第5図により説
明する。
Next, embodiments of the present invention will be described with reference to FIGS. 3 to 5.

第3図は本発明にかゝる露光マスクを示すもの
で、これは1個の発生器形成端部10aを有する
書き込みメジヤライン10、読み出しメジヤライ
ン11、マイナループ23、および2個の検出素
子24a,24bを有するバブル検出器24を得
るための光が透過するマスクパターンを備えてい
る。またこれら各機能素子を得るマスクパターン
10,11,23,24が位置する主パターン1
4内のメジヤライン10と11は可変パターン領
域12,13を有し、且つ該主パターン領域14
の両側上下には副パターン領域15および16が
形成されている。そして、この露光マスクにより
その投影露光時に光を主および副パターン領域1
4,15,16からホトレジスト膜に照射し、こ
れを現像処理して所定レジストパターンを得た後
パーマロイ膜をエツチング処理することにより後
述する該レジストパターンに従うパーマロイパタ
ーン回路が形成される。
FIG. 3 shows an exposure mask according to the invention, which includes a writing major line 10 with one generator-forming end 10a, a reading major line 11, a minor loop 23, and two sensing elements 24a, 24b. A mask pattern through which light passes is provided to obtain a bubble detector 24 having a bubble detector. Also, main pattern 1 in which mask patterns 10, 11, 23, 24 for obtaining each of these functional elements are located.
The major lines 10 and 11 in 4 have variable pattern areas 12 and 13, and the main pattern area 14
Sub-pattern regions 15 and 16 are formed above and below on both sides. This exposure mask directs light to the main and sub pattern areas during projection exposure.
A photoresist film is irradiated from 4, 15, and 16, developed to obtain a predetermined resist pattern, and then the permalloy film is etched to form a permalloy pattern circuit according to the resist pattern, which will be described later.

ところで、第3図周囲に示した4つの部分図
A,B,C,Dは理解を容易にするため可変パタ
ーン領域12,13部分と副パターン領域15,
16部分の構成を拡大して示したものである。
By the way, the four partial views A, B, C, and D shown around FIG.
This is an enlarged view of the configuration of 16 parts.

ここでc図とD図の副パターン領域15,16
内には図示の如くハーフデイスク形の転送用パー
マロイパターンを得るための光が透過するマスク
パターンが形成されているが、それは1ビツト分
に相当した1個のパーマロイパターンを得るため
の15a,16aと大きさが1/2で2ビツト分に
相当した2個のパーマロイパターンを得るための
単位パターン15b,16bが並列した形状にな
つている。またA図とB図の可変パターン領域1
2,13は図示の如くメジヤライン10,11を
形成するハーフデイスク形の転送用パーマロイパ
ターンを得るための光が透過するマスクパターン
10bと11aが2ビツト分(パーマロイパター
ン2個分)欠如した光を透過させない領域として
与えられている。
Here, sub-pattern areas 15 and 16 in figures c and D
As shown in the figure, a mask pattern through which light passes to obtain a half-disk-shaped permalloy pattern for transfer is formed; Unit patterns 15b and 16b are arranged in parallel to obtain two permalloy patterns whose size is 1/2 and corresponds to 2 bits. Also, variable pattern area 1 in figures A and B
2 and 13 represent the light in which the mask patterns 10b and 11a through which the light passes to obtain the half-disc-shaped permalloy pattern for transfer forming the major lines 10 and 11 are missing by 2 bits (2 permalloy patterns) as shown in the figure. It is given as an area that does not allow transmission.

そして、第3図の実施例による露光マスクにお
いては、ウエハーを左右に一定距離づつ移動させ
乍ら投影露光を行う際に、その移動距離を一定距
離よりも僅か変える操作を隔回毎に繰返すことに
より可変パターン領域12,13内に副パターン
領域15,16が有するハーフデイスク形のパー
マロイパターンを得る1個または2個の単位パタ
ーン15a,15b,16a,16bを選択的に
投影することができる。
In the exposure mask according to the embodiment shown in FIG. 3, when performing projection exposure while moving the wafer left and right by a fixed distance, the operation of changing the moving distance slightly more than the fixed distance is repeated every other time. Accordingly, one or two unit patterns 15a, 15b, 16a, 16b can be selectively projected into the variable pattern regions 12, 13 to obtain a half-disc-shaped permalloy pattern of the sub-pattern regions 15, 16.

このようにして本実施例ではメジヤライン1
0,11の構成ビツト数の異るものを連続的にパ
ターン形成するもので、これを第4図により更に
詳細説明する。
In this way, in this embodiment, the major line 1
Patterns having different numbers of constituent bits of 0 and 11 are continuously formed, and this will be explained in more detail with reference to FIG.

第4図は本発明の実施例を示すもので、第3図
の露光マスクを用いてウエハー上のホトレジスト
膜に投影露光し、交互に転送ビツト配列の異なる
パーマロイパターン回路を得るためのレジストパ
ターン形成工程の説明図である。
FIG. 4 shows an embodiment of the present invention, in which a photoresist film on a wafer is exposed by projection using the exposure mask shown in FIG. 3, and a resist pattern is formed to obtain permalloy pattern circuits having different transfer bit arrangements. It is an explanatory diagram of a process.

このパターン形成法としては先ずウエハーの右
端に第3図の露光マスクを介し1回目の投影露光
を行ない、主パターン領域14内のマスクパター
ン10,11,23,24および副パターン領域
15,16内の単位パターン15a,15b,1
6a,16bをホトレジスト膜に感光させる。
In this pattern forming method, first, a first projection exposure is performed on the right end of the wafer through the exposure mask shown in FIG. unit patterns 15a, 15b, 1
6a and 16b are exposed to a photoresist film.

これによりホトレジスト膜には主パターン領域
14内のマスクパターン対応の感光レジストパタ
ーン17および副パターン領域15,16内の単
位パターン対応の単位レジストパターン19a,
19b(領域16による単位レジストパターンは
図示の関係上省略)からなる感光レジストパター
ン19が形成される。
As a result, the photoresist film has a photosensitive resist pattern 17 corresponding to the mask pattern in the main pattern area 14, a unit resist pattern 19a corresponding to the unit pattern in the sub pattern areas 15 and 16,
A photosensitive resist pattern 19 consisting of 19b (the unit resist pattern of region 16 is omitted for illustration purposes) is formed.

次にウエハーを主パターン領域14の領域長よ
り若干狭い寸法で右側に移動させた後、第1回目
と同様に第3図露光マスクにて2回目の投影露光
を行ない、それのマスクパターン10,11,2
3,24および単位パターン15a,15b,1
6a,16bをホトレジスト膜に感光させる。こ
の2回目露光時におけるウエハー移動距離はウエ
ハーに照射される主パターン領域14が例えば横
5mm、縦10mmで規定される場合、ウエハー移動方
向である横寸法が主パターン領域に相当し、本実
施例ではそれより若干狭い寸法である4.99mmウエ
ハーを右側に移動させている。又、この際ホトレ
ジスト膜には第1回目と同様主パターン領域14
内のマスクパターン対応の感光レジストパターン
18および副パターン領域15,16内の単位パ
ターン対応の単位レジストパターン20a,20
bからなる感光レジストパターン20と単位レジ
ストパターン21a,21bからなる感光レジス
トパターン21が形成される。
Next, after moving the wafer to the right in a dimension slightly narrower than the area length of the main pattern area 14, a second projection exposure is performed using the exposure mask shown in FIG. 11,2
3, 24 and unit patterns 15a, 15b, 1
6a and 16b are exposed to a photoresist film. When the main pattern area 14 irradiated onto the wafer is defined as, for example, 5 mm horizontally and 10 mm vertically, the wafer moving distance during the second exposure corresponds to the horizontal dimension in the wafer moving direction. Now, the 4.99mm wafer, which is slightly narrower than that, is moved to the right. Also, at this time, the main pattern area 14 is formed on the photoresist film as in the first time.
The photosensitive resist pattern 18 corresponding to the mask pattern in the area and the unit resist patterns 20a, 20 corresponding to the unit patterns in the sub pattern areas 15, 16
A photoresist pattern 20 consisting of the resist pattern 20 and a photoresist pattern 21 consisting of the unit resist patterns 21a and 21b are formed.

さて、この第2回投影露光時形成される副パタ
ーン領域15,16による感光レジストパターン
20,21であるが、上述した如くこの際のウエ
ハー移動距離が主パターン領域長より10μm狭い
ので、感光レジストパターン17と18は主パタ
ーン領域14が相互に重なつた状態で露光形成さ
れることになる。このため、単位レジストパター
ン20a,20bは感光レジストパターン17の
形成時露光マスクの可変パターン領域12に対応
した未感光領域20′、1ビツトの単位レジスト
パターン20aがマスクパターン10bによつて
第1回目露光時に形成されているメジヤライン1
0用の感光レジストパターン20cと一致して与
えられる。また、この際同時に露光マスクの可変
パターン領域13に対応した領域19には第1回
目露光時に形成されている単位レジストパターン
19a,19bが位置しており、2ビツトの単位
レジストパターン19bの方にマスクパターン1
1aによつて与えられるメジヤライン11用の感
光レジストパターン18aがそれと一致して設け
られる。
Now, the photosensitive resist patterns 20 and 21 are formed by the sub-pattern areas 15 and 16 formed during this second projection exposure, but as mentioned above, the wafer moving distance at this time is 10 μm narrower than the main pattern area length, so the photosensitive resist patterns 20 and 21 are formed during the second projection exposure. The patterns 17 and 18 are formed by exposure with the main pattern regions 14 overlapping each other. For this reason, the unit resist patterns 20a and 20b are an unexposed area 20' corresponding to the variable pattern area 12 of the exposure mask when the photosensitive resist pattern 17 is formed, and the 1-bit unit resist pattern 20a is formed by the mask pattern 10b for the first time. Measure line 1 formed during exposure
It is given in accordance with the photosensitive resist pattern 20c for 0. Also, at this time, unit resist patterns 19a and 19b formed during the first exposure are located in the area 19 corresponding to the variable pattern area 13 of the exposure mask, and the 2-bit unit resist pattern 19b is located in the area 19 corresponding to the variable pattern area 13 of the exposure mask. Mask pattern 1
A photoresist pattern 18a for the major line 11 given by 1a is provided in correspondence therewith.

次にウエハーを先に投影露光した感光レジスト
パターン18の中心線22より5mm移動させた後
前と同じように第3回目の露光を行なつて主パタ
ーン領域14内のマスクパターン対応の感光レジ
ストパターン25および副パターン領域15,1
6内の単位パターン対応の単位レジストパターン
26a,26bからなる感光レジストパターン2
6と単位レジストパターン27a,27bからな
る感光レジストパターン27がホトレジスト膜に
形成させる。この露光においてウエハー移動距離
が第2回目露光と異なり主パターン領域14の領
域長と等しいため、単位レジストパターン26
a,26bは第2回目露光時与えられた未感光領
域26′にその2ビツト単位レジストパターン2
6bが既に形成されているメジヤライン10用の
感光レジストパターン26cと一致して設けられ
る。また、この際メジヤライン11用の感光レジ
ストパターン25aが領域21′に既に形成され
ている1ビツト単位レジストパターン25aに一
致して設けられる。
Next, the wafer is moved 5 mm from the center line 22 of the photoresist pattern 18 that was previously projected and exposed, and then a third exposure is performed in the same manner as before to form a photoresist pattern corresponding to the mask pattern in the main pattern area 14. 25 and sub pattern area 15,1
Photosensitive resist pattern 2 consisting of unit resist patterns 26a and 26b corresponding to unit patterns in 6
A photoresist pattern 27 consisting of 6 and unit resist patterns 27a and 27b is formed on the photoresist film. In this exposure, unlike the second exposure, the wafer movement distance is equal to the area length of the main pattern area 14, so the unit resist pattern 26
a and 26b are the 2-bit unit resist pattern 2 in the unexposed area 26' given during the second exposure.
6b is provided in alignment with the photoresist pattern 26c for the measure line 10 that has already been formed. Also, at this time, a photosensitive resist pattern 25a for the major line 11 is provided to match the 1-bit unit resist pattern 25a already formed in the region 21'.

次に第4回目の投影露光は第2回目と同様ウエ
ハーを感光レジストパターン25の中心線28よ
り4.99mm移動させて行ない、主パターン領域14
による感光レジストパターン30および副パター
ン領域15による単位レジストパターン29a,
29bと副パターン領域16による図示せぬ感光
レジストパターン21と同様な単位レジストパタ
ーンをホトレジストに形成させる。
Next, the fourth projection exposure was carried out by moving the wafer 4.99 mm from the center line 28 of the photosensitive resist pattern 25 in the same manner as the second, and
photosensitive resist pattern 30 and unit resist pattern 29a by sub-pattern region 15,
A unit resist pattern similar to the photosensitive resist pattern 21 (not shown) is formed in the photoresist by forming the photoresist pattern 29b and the sub-pattern region 16.

これによつて感光レジストパターン25の未感
光領域29′は単位レジストボターン29a,2
9bによつて埋められると共に1ビツト単位レジ
ストパターン29aが既に形成されているメジヤ
ライン10用の感光レジストパターン29cに連
続して設けられる。また、この際メジヤライン1
1の感光レジストパターン30aが領域27′に
既に形成されている2ビツト単位レジストパター
ン27bに一致して設けられる。
As a result, the unexposed area 29' of the photosensitive resist pattern 25 is replaced by the unit resist buttons 29a, 2.
9b, and a 1-bit unit resist pattern 29a is provided continuously to the already formed photosensitive resist pattern 29c for the major line 10. Also, at this time, major line 1
One photosensitive resist pattern 30a is provided in correspondence with the 2-bit unit resist pattern 27b already formed in the region 27'.

このようにして、ウエハーの移動距離を主パタ
ーン領域長分とそれより少かに狭い領域長分とで
順域交互に移動させて露光することにより、主パ
ターン領域の可変パターン領域内には副パターン
領域の1ビツト或は2ビツトの単位パターンが交
互に選択的に位置決められる。しかる後このホト
レジスト膜を現像処理して感光レジストパターン
のみをパーマロイ膜上に残し、これをエツチング
すれば該感光レジストパターンに沿うパーマロイ
パターン回路が得られる。
In this way, by exposing the wafer by alternately moving the wafer by the length of the main pattern area and the length of a slightly narrower area, the sub-pattern area within the variable pattern area of the main pattern area is exposed. Unit patterns of 1 bit or 2 bits in the pattern area are alternately and selectively positioned. Thereafter, this photoresist film is developed to leave only the photoresist pattern on the permalloy film, and this is etched to obtain a permalloy pattern circuit along the photoresist pattern.

このパーマロイパターン回路は1チツプを構成
する第4図の感光レジストパターン18と25に
ついて見ると、両者はバブル発生器よりの書き込
みメジヤラインの転送ビツト数と読み出しメジヤ
ラインより検出器に到る転送ビツト数が1ビツト
違つて形成されており、これによりオツド・イー
ブン方式によるブロツクリプリケートトランスフ
ア制御のバブルメモリチツプが得られる。
When looking at the photosensitive resist patterns 18 and 25 in FIG. 4, which constitute one chip of this permalloy pattern circuit, both of them have a difference in the number of bits transferred from the write major line from the bubble generator and the number of bits transferred from the read major line to the detector. They are formed with one bit difference, and as a result, a bubble memory chip with block replicate transfer control based on an odd-even method is obtained.

尚、本方法によりパターン形成を行う際は書き
込みおよび読み出しメジヤラインの側辺に不要と
なつて単位レジストパターン19a,19b,2
1b,26a,27a,29bによるパーマロイ
パターンが残存するが、これは存在していてもバ
ブル転送機能には影響を及ぼすものではない。
Incidentally, when forming a pattern by this method, unnecessary unit resist patterns 19a, 19b, 2 are formed on the sides of the write and read major lines.
Permalloy patterns formed by 1b, 26a, 27a, and 29b remain, but even if they exist, they do not affect the bubble transfer function.

さて上記第3図はバブル発生器より書き込みメ
ジヤラインに到る転送ビツトおよび読み出しメジ
ヤラインよりバブル検出器に到る転送ビツトの変
更を縦方向の転送路を用いて行つた露光マスクの
実施例であるが、第5図は横方向に転送路を用い
て行つた本発明の他の実施例である。
Now, FIG. 3 above shows an example of an exposure mask in which the transfer bits from the bubble generator to the write major line and the transfer bits from the read major line to the bubble detector are changed using a vertical transfer path. , FIG. 5 shows another embodiment of the present invention using transfer paths in the lateral direction.

本露光マスクの場合の可変パターン領域34,
35は第3図と同様に主パターン領域31の中で
発生器に近い書き込みメジヤラインおよび検出器
に近い読み出しメジヤラインに置かれるが、それ
よりも更に発生器および検出器に近いX軸方向の
転送路におかれる。
Variable pattern area 34 in the case of the main exposure mask,
Numeral 35 is placed in the main pattern area 31 at the write major line close to the generator and the read major line close to the detector, as in FIG. It is placed.

また副パターン領域32および33は先の実施
例と同様にハーフデイスク形のマスクパターンが
1個および2個の単位パターンよりなるが、これ
が横方向に並列に並んでいる点が異つている。
Further, the sub-pattern areas 32 and 33 consist of one and two half-disk mask patterns as in the previous embodiment, but the difference is that these are arranged in parallel in the horizontal direction.

こゝで、パターンCは副パターン領域32の拡
大図、またパターンDは副パターン領域33の拡
大図である。
Here, pattern C is an enlarged view of the sub-pattern area 32, and pattern D is an enlarged view of the sub-pattern area 33.

また可変パターン領域34および35は図で白
抜きで表わしているが、これは投影露光の際に感
光されない部分を与えるものであり、パターンB
およびパターンAはそれぞれ周辺部を含めた可変
パターン領域34および35の拡大図である。
Further, the variable pattern areas 34 and 35 are shown as white in the figure, but these provide areas that are not exposed during projection exposure, and are used for pattern B.
and Pattern A are enlarged views of variable pattern regions 34 and 35 including the peripheral portions, respectively.

次に本実施例の場合のパターン形成法としては
ウエハの横方向の移動距離は常に5mmと変らず、
一方移動する際基準位置よりウエハーを縦方向に
10μmずらせる操作を隔回毎に繰返せばよい。
Next, as for the pattern forming method in this example, the lateral movement distance of the wafer is always 5 mm, and
On the other hand, when moving, move the wafer vertically from the reference position.
The operation of shifting by 10 μm may be repeated every other time.

以上の本発明によれば、主パターン領域中に可
変パターン領域をもち且つ可変パターン領域内に
所定パターンを与えるため単位パターン群からな
る副パターン領域を有する露光マスクとウエハー
移動距離を選択することで、離接間で相互に多少
形状が異なるパターン回路を簡易に且つ連続的に
露光形成できその実用上の効果は著しいものであ
る。
According to the present invention as described above, by selecting an exposure mask having a variable pattern area in the main pattern area and a sub pattern area consisting of a group of unit patterns in order to provide a predetermined pattern in the variable pattern area, and the wafer movement distance. , it is possible to easily and continuously form patterned circuits whose shapes differ from each other between adjacent and remote areas by exposure, and the practical effects thereof are remarkable.

尚、上記実施例では本発明をバブルメモリのパ
ーマロイパターン回路形成に適用した例について
説明したが、本発明はこれに限定させるものでは
なく多種の回路パターンに使用可能である。
Incidentally, in the above embodiment, an example in which the present invention is applied to forming a permalloy pattern circuit of a bubble memory has been described, but the present invention is not limited to this and can be used for various types of circuit patterns.

なお、本発明による露光方法は白黒を反転した
露光マスクを用いれば、基板上のホトレジスト膜
はポジタイプおよびネガタイプのいずれにも適用
できるものである。
Note that the exposure method according to the present invention can be applied to both positive type and negative type photoresist films on the substrate by using an exposure mask in which black and white are reversed.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来の磁気バブルメモリチツプ形成に
用いられているマスクパターンの構成図、第2図
はこれを用いる従来の回路形成例、第3図〜第5
図は本発明に係る露光方法を説明するための図で
ある。 〔符号の説明〕、14,31……主パターン領
域、15,16,32,33……副パターン領
域、12,13,34,35……可変パターン領
域。
Figure 1 is a block diagram of a mask pattern used in conventional magnetic bubble memory chip formation, Figure 2 is an example of conventional circuit formation using this, and Figures 3 to 5.
The figure is a diagram for explaining an exposure method according to the present invention. [Explanation of symbols] 14, 31... Main pattern area, 15, 16, 32, 33... Sub pattern area, 12, 13, 34, 35... Variable pattern area.

Claims (1)

【特許請求の範囲】[Claims] 1 マスクに設けられたパターンを投影型露光機
にて、マスクまたは基板を相対的に移動して基板
面の感光膜に少なくとも2回転写露光を行なう露
光方法において、前記マスクは主パターンを形成
するための主パターン領域と、該主パターン領域
内に形成された少なくとも1個の可変パターン領
域をもち、且つ、前記主パターン領域外の近傍に
は前記可変パターン領域中に所定パターンを与え
るための副パターン領域を有し、該副パターン領
域内の所定パターンは形状が異なる少なくとも2
つの単位パターンからなり、前記相対的に移動し
て転写露光を行なう際、主パターン領域の露光処
理時には該主パターン領域内に形成されている可
変パターン領域は未露光にして、前回または次回
の隣接主パターン領域の露光処理時に前記可変パ
ターン領域が副パターン領域によつて露光され
て、且つ、該副パターン領域は前記移動量を加減
することによつて前記単位パターンのいずれかが
所定位置に選択されるようにしたことを特徴とし
た露光方法。
1. An exposure method in which a pattern provided on a mask is transferred and exposed at least twice to a photoresist film on a substrate surface using a projection exposure machine by relatively moving the mask or a substrate, wherein the mask forms a main pattern. a main pattern area for applying a predetermined pattern to the variable pattern area, and at least one variable pattern area formed within the main pattern area; a pattern area, and the predetermined pattern in the sub-pattern area has at least two different shapes.
When performing transfer exposure by moving relatively, the variable pattern area formed within the main pattern area is left unexposed during exposure processing of the main pattern area, and the variable pattern area formed in the main pattern area is left unexposed and the adjacent pattern is During exposure processing of the main pattern area, the variable pattern area is exposed by the sub pattern area, and the sub pattern area selects one of the unit patterns at a predetermined position by adjusting the amount of movement. An exposure method characterized by the following:
JP5383181A 1980-12-29 1981-04-10 Exposing method Granted JPS57168250A (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP5383181A JPS57168250A (en) 1981-04-10 1981-04-10 Exposing method
DE8181306134T DE3173277D1 (en) 1980-12-29 1981-12-24 Method of projecting circuit patterns
EP81306134A EP0055620B1 (en) 1980-12-29 1981-12-24 Method of projecting circuit patterns
US06/333,814 US4408875A (en) 1980-12-29 1981-12-31 Method of projecting circuit patterns

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5383181A JPS57168250A (en) 1981-04-10 1981-04-10 Exposing method

Publications (2)

Publication Number Publication Date
JPS57168250A JPS57168250A (en) 1982-10-16
JPS6235102B2 true JPS6235102B2 (en) 1987-07-30

Family

ID=12953726

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5383181A Granted JPS57168250A (en) 1980-12-29 1981-04-10 Exposing method

Country Status (1)

Country Link
JP (1) JPS57168250A (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57112753A (en) * 1980-12-29 1982-07-13 Fujitsu Ltd Exposure method

Also Published As

Publication number Publication date
JPS57168250A (en) 1982-10-16

Similar Documents

Publication Publication Date Title
US4470873A (en) Method of manufacturing magnetic sensor comprising at least two magnetoresistive elements
US4408875A (en) Method of projecting circuit patterns
JPS6235102B2 (en)
JPS6160501B2 (en)
JPS6233580B2 (en)
KR20110021008A (en) Photomask, substrate exposure method, pattern formation method and semiconductor device manufacturing method
US5197025A (en) Crosstie random access memory element and a process for the fabrication thereof
JPS5911985B2 (en) Bubble domain exchange circuit
JPH0130409B2 (en)
JPH0213392B2 (en)
JP2794118B2 (en) Method of forming fine pattern
JPS641876B2 (en)
JPS6122392B2 (en)
JPS5913111B2 (en) magnetic bubble memory element
JPS6342349B2 (en)
JPS6336069B2 (en)
JP2693171B2 (en) Method for manufacturing thin-film magnetic head
JPH04158522A (en) Method for forming fine hole pattern
JP2000114495A (en) Twisted bit line structure and method of fabricating the same
JPS58114388A (en) Production of magnetic bubble memory chip
JPS5913103B2 (en) magnetic bubble memory element
JPS62147728A (en) Exposing method
JPS6115140A (en) How to create a pattern
JPH0122725B2 (en)
JPS5914187A (en) Micropattern formation method