JPS623608B2 - - Google Patents

Description

【発明の詳細な説明】 この発明は少くも１個のアナログシフトレジス
タを持つトランスバーサルフイルタおよびそれの
動作方法に関する。

冒頭に述べた形式の公知のトランスバーサルフ
イルタは、電荷結合転送デバイスによつて構成さ
れ、分割電極原理を用いるか、或は信号を取出し
得る並列出力を持つ転送デバイスを使用する。こ
の公知の実施形は例えばニユーヨーク、サンフラ
ンシスコ、ロンドンのAcademic Press Inc.1975
年発行、Tompsett N.F.Sequien C.H.著刊行物
“電荷転送デバイス（Charge Transfer
Devices）”中に記載されている。それによれば
分割電極原理が転送デバイスの各個電極の分割に
より、しかして他の原理においては並列出力の評
価により、希望のフイルタ作用がインパルス応答
として実現される。すなわち入力信号としての短
かいインパルスが、出力側において出力信号とし
ての希望のインパルス応答を供給する。

上記の分割電極原理において出力信号は、２個
の大きな電圧の差から形成され、このことは回路
技術的に大きな問題を与える。他の問題は、具合
悪い場合には大きな面積上に僅かな電荷パケツト
が分配される点にある並列出力による方法におい
て“フローテイングゲート増幅器”が必要であ
り、之はその複雑な構成により例えば多層のメツ
キが必要であり、之により製作の際の問題、およ
び例えば電圧分割による減衰のための動作の際の
問題を伴う。

この発明の目的は、冒頭に述べた形式の公知の
トランスバーサルフイルタに比較して改善された
トランスバーサルフイルタを得ることにある。

この目的は本発明によれば、特許請求の範囲第
１項に記載された構成により達成される。この方
法の著しい利点は予定のフイルタ作用の実現のた
めに、著しく所要面積が小さい冒頭に述べた形式
のトランスバーサルフイルタを使用できる点にあ
る。

この発明によるトランスバーサルフイルタの特
別な利点は、簡単な構成にあり、集積技術におい
て特に容易に実現され、かつ問題の無い簡単な動
作仕方にある。

次に図面についてこの発明を詳説する。

第１図はこの発明のトランスバーサルフイルタ
の特に簡単な実施形の原理的構成、第２図は第１
図のトランスバーサルフイルタの実施例を示し、
その際シフトレジスタは３相動作に対する電荷結
合転送デバイスとして、しかして評価回路はコン
デンサ対をもつて構成され、第３図は第２図によ
る実現例の切断線Ａ―Ａに沿う断面、およびその
下のダイヤグラム乃至に、種々の動作仕方お
よび動作状態に対する基板における表面電位の場
所についての曲線、第４図は第２図のデバイスに
おいて、如何にして濾波された信号が生じるかを
示し、第５図および第６図は２個のシフトレジス
タを持つトランスバーサルフイルタの構成の線
図、第７図はシフトレジスタの各並列入力に２個
の評価回路が所属されたトランスバーサルフイル
タ、第８図は４相動作に対する電荷結合転送デバ
イスを持つトランスバーサルフイルタの実現例、
第９図はトランスバーサルフイルタの種々の変形
′乃至′の線図的表示、第１０図は時間ｔに関
するダイヤグラム′のシフトクロツク、および
その下のダイヤグラム′による濾波されるべき
信号の時間経過、第１１図乃至第１５図はマトリ
クス形の線図、第１６図は時間ｔについてのダイ
ヤグラム′および′による種々のフイルタ変形
の出力力信号を示す。

第１図において１はアナログシフトレジスタを
示す。このレジスタの各個の記憶場所を１１乃至
１８で、並列入力を１１０乃至１８０で、出力を
１９で表わす。評価回路を２１乃至２８で示す。
各評価回路はそれぞれ濾波されるべき信号を付与
するための入力、および出力を持つ。これらの入
力は２１０乃至２８０で、出力は２１１乃至２８
１で示す。評価回路の各個の係数はα_１乃至α_８
で示し、之を評価回路中に記入してある。各評価
回路の出力は、図を見易くするため示していない
スイツチング素子を経て、シフトレジスタの所属
の並列入力と接続される。各信号入力は共通の信
号入力２０と接続される。シフトレジスタの各個
の記憶場所の容量は少くも下記のような大きさで
なければならない、すなわちシフト方向に対して
反対方向に隣接する記憶場所から供給された最大
の電荷量を常に、および記憶場所が並列入力を持
つ場合には、付加的に所属の評価回路から供給さ
れた最大の電荷量を収容できる程の大きさにされ
る。第１図において各個の記憶場所はそれぞれ１
個の並列入力を持ち、各並列入力には１個の評価
回路のみが所属されている。

第１図において各記憶場所の必要な容量をその
面積の大きさにより象徴的に表わしている。一般
的に記憶場所の必要な容量は、その記憶場所の前
に、およびその記憶場所に接続された評価回路の
各個の係数の全部の和に、最大値から最小値を差
引いた差額をかけたもので与えられる。シフトレ
ジスタが基本電荷によつて動作する場合、各記憶
場所の容量はこの基本電荷だけ拡張される。

第１図に示すトランスバーサルフイルタの動作
の際、シフトレジスタは普通の仕方で動作され、
共通の信号入力２０に、濾波されるべき信号が印
加される。全スイツチング素子の同時の開通によ
り、瞬間的の信号値に対応する評価回路から供給
された電荷量が、並列にシフトレジスタ中に読込
まれる。この電荷量が１記憶場所だけ直列出力に
シフトされた後新たに読込まれる。

濾波されるべき信号として、インパルス巾が記
憶場所から直ぐ次の記憶場所へのシフト時間より
短かいインパルスを使用する場合、直列出力に
は、並列入力に存在するのと同数の隣接するイン
パルスであつてインパルス振幅は同値から異なる
所のインパルス列を得る。偏差の値は時間的順序
で各個の係数α_８乃至α_１を持つ、すなわち偏差
する振幅を持つ時間的に第１のインパルスは同値
のα_８だけ、直ぐ次のものは同値のα_７だけ、以
下同様に偏差を持つ。この値が同値に対して加算
されるか或は減算されるかは、所属の評価回路の
種類に関係する。所属の評価回路が、各個の評価
係数までそのときどきの濾波されるべき信号の信
号値から最小値を差引いた差額に等しい所の電荷
量を供給する場合、値は加算され、他の場合には
差引かれる。従つて予定のインパルス応答が、第
１図のトランスバーサルフイルタにより極めて簡
単な仕方で下記のように実現される。インパルス
応答は時間的の係数列で表わしてある。各係数は
所定の記憶場所におけるインパルス応答の振幅を
与える。係数にはシフトレジスタ中の並列入力を
持つ同数の隣接する記憶場所が所属する。各並列
入力にはそれぞれ１個の評価回路が所属する、そ
の際各評価回路において各係数が各個の評価係数
として選定される。評価回路は並列入力に、係数
の時間的順序に対応して、シフト方向と反対に逐
次に所属する。正の係数の際、その係数まで濾波
されるべき信号のそのときどきの値から最小値を
差引いた差額に等しい電荷量を、出力から供給す
る所の評価回路が使用され、しかして負の係数の
際他の形式の評価回路が使用される。

第２図は第１図のトランスバーサルフイルタの
実現例を示す。第１図と異なり並列入力を持つ第
１の５個の記憶箇所と、第１の５個の評価回路が
存在するのみである。第１図と同じ部分には同じ
参照数字を第２図でもつけてある。第２図におい
て或る伝導形のドープされた半導体材料から成る
基板１０の表面にシフトレジスタが、３相動作に
対する電荷結合転送デバイスとして、しかして評
価回路やコンデンサ対として実現される。シフト
デバイスは基板の表面上に配置された絶縁膜コン
デンサ或は堰層コンデンサ１１１乃至１５２の列
から成る。それぞれ隣接のコンデンサの外部電極
間の間隔は、電荷移行が行われ得る程に小さくな
ければならない（＜３μｍ）。記憶場所１１乃至
１４の各々は、それぞれ隣接する３個のコンデン
サから成る。記憶場所１５は２個のコンデンサの
みから成る。コンデンサ１１１のそばに普通の入
力段があり、コンデンサ１５２のそばに普通の出
力段があり、之はリセツトトランジスタとしての
電界効果トランジスタ１６０と、増幅器１７０と
から成り、この増幅器の入力１７１はトランジス
タ１６０のソース電極１６１と接続され、出力１
７２からは濾波された信号を取出すことができ
る。入力段はシフトデバイス中に基本電荷を付与
することに主として役立つ。入力段は基板と反対
にドープされた領域１１００（之は接続端子１１
０１を備える）と、２個の隣接して配置された絶
縁膜コンデンサ或は堰層コンデンサ１１０２，１
１０３とから成り、その際一方のコンデンサ１１
０２は直接ドープ領域１１０１のそばに、他方の
コンデンサ１１０３はコンデンサ１１１のそばに
配置される。これらコンデンサのゲート電極は接
続端子１１０２１，１１０３１を備える。動作は
“fill and spill”法で行われる、すなわちコンデ
ンサ１１０２，１１０３のゲート電極に２個の異
なる電圧が印加され、よつてコンデンサ１１０３
のゲート電極の下に、他方のコンデンサに対して
表面電位の電位井戸が存在する。ドープされた領
域に接続端子を経て適当な電圧を短時間印加する
際、両コンデンサは電荷キヤリアによつて（この
場合電子により）溢れる。しかる後ドープ領域に
阻止電圧が印加され、之により全電荷キヤリア
は、コンデンサ１１０３のゲート電極下の電位井
戸までドープ領域中に再び逆流する。電位井戸中
に保有された一定の電荷量は、コンデンサ１１１
に最大のクロツク電圧差が印加されたとき転送デ
バイス中に基礎電荷として与えられる。全コンデ
ンサ１１１乃至１５２の外部電極は３相動作に対
応して３個のクロツク線３１乃至３３に接続され
る。同じ桁の各記憶場所に存在するコンデンサは
同じクロツク線に接続される。

同じクロツク線、この場合３２に接続されたコ
ンデンサのそばに、評価回路２１乃至２５が配置
される。各評価回路は基板の表面に配置されたコ
ンデンサ対から成り、このコンデンサ対は第１の
絶縁膜コンデンサ或は堰層コンデンサ２１１乃至
２５１（之は基板の表面に存在する接続端子４１
を備えた所の基板と反対にドープされた領域４０
と接触する、すなわち外部電極の側方間隔が＜３
μｍである）と、第１のコンデンサのそばに密接
して（＜３μｍ）配置された第２の絶縁膜コンデ
ンサ或は堰層コンデンサ２１２乃至２５２とから
成る。この第２のコンデンサの各々は各個の係数
に等しい容量を持つ。この各個の係数は第２図に
第２のコンデンサ２１２乃至２５２の面積により
象徴的に表わしてある。殊にα_２＝２α_１，α_３
＝２α_２，α_４＝１／２α_３，α_５＝１／２α_４のよう
に選 定される。

対応して転送デバイス中で各コンデンサの必要
な容量を象徴的にその面積によつて表わしてい
る。殊に評価回路２１，２３，２５は正の係数、
評価回路２２，２４は負の係数に対するものであ
る。之に従つてコンデンサ２１２，２２１，２３
２，２４１，２５２の外部電極は共通の信号入力
２０と、コンデンサ２１１，２３１，２５１は端
子５１（之には濾波されるべき信号の最小値に等
しい値の固定電圧が印加される）と、コンデンサ
２２２，２４２の外部電極は第２の固定電圧（そ
の値は濾波されるべき信号の最大値に等しい）の
印加のための第２の端子５２と接続される。評価
回路の出力は第２の絶縁膜コンデンサ或は堰層コ
ンデンサに存在する。対向電極すなわちこれら第
２のコンデンサの外部電極の下の領域は、電荷転
送素子を介して転送デバイスの所属のコンデンサ
の対向電極と接続される。全電荷転送素子は全評
価回路に対し共通なゲート電極６０から成り、之
は第３の端子５３と接続され、かつ絶縁層により
基板表面から分離される。転送デバイスの対応す
るコンデンサおよび評価回路に対するゲート電極
の側方の間隔は、充分に狭く（＜３μｍ）されね
ばならない。その際ゲート電極の下の電荷の縦方
向への流れを阻止するため、評価回路の間で厚い
絶縁層上に置くと良い。電荷転送素子はまた電界
効果トランジスタであり得る。

次に第３図により第２図の評価回路の作用仕方
（之も“fill and spill”法で行われる）を説明す
る。第３図は更に第２図のトランスバーサルフイ
ルタ切断線Ａ―Ａに沿う断面を示す。この断面の
下にダイヤグラム乃至で、種々の動作仕方お
よび動作状態に対する基板中の表面電位の場所
的の電位経過を表わす。断面は基板端子１０１を
持つ例えばｐ形ドープのシリコン基板１０を示
す。基板の表面上に例えば酸化シリコンから成る
絶縁層１００が設けられ、その上に絶縁膜コンデ
ンサ１１１，２１２，２１１およびゲート電極６
０が存在する。コンデンサの外部電極は第２図の
それと同じ参照数字をつけてある。電極２１１の
そばに基板表面の直下に、それと反対にドープさ
れた領域４０が存在する。断面中に表わされた評
価回路２１に正の係数が所属する。ダイヤグラム
乃至について動作仕方を説明する。電極２１
１に常に最小値Ｕ_MINが存在するのに対し、電極
２１２には瞬時の信号値が印加される。転送デバ
イス中に電荷量が読込まれた後、之はＵ_MINより
低い電圧U₃の印加により分離される。しかる後
端子４１にＵ_MINとU₃との間に存在する電圧U₂が
印加される。之により基板の表面の電極２１１，
２１２の下の領域は電子で溢れる。ダイヤグラム
にその関係を線図的に示す。破線の曲線３５は
溢れる前の基板中の表面電位の場所的の経過を示
し、鎖線の曲線３５′は溢れ後を線図的に示す。
斜線を施した範囲は電子で溢れた領域を示す。Ｕ
_Sは瞬間的の信号値を与える。実際にはＵ_MIN，Ｕ
_SおよびU₃の第１近似において、残留電圧（それ
だけ表面電位が減少される）を関係させねばなら
ないが、之は簡単のためにここでも、かつ以後も
無視する。溢れ後端子４１において電圧はＵ_MIN
を越えて値U₄に高められる。ダイヤグラムは
この場合に対する関係（曲線３５″）を示す。こ
れから分かるように領域４０外において、電極２
１２の下にのみなお電子が蓄えられる。蓄えられ
た電荷量は、この絶縁膜コンデンサの容量に差Ｕ
_S−Ｕ_MINを乗じた積に等しい。続いてゲート電極
の電圧はＵ_Sを越えてU₅（之は信号最大値より大
きく選定すると有利である）に高められる。コン
デンサ１１１の電極に、U₅に等しく或はそれよ
り大きく選定された最大のクロツク電圧が現われ
ると、電極２１１の下に蓄えられた電荷量は読出
され、新規の過程が始まる。ダイヤグラムは曲
線３６，３６′によりこの場合の電位関係を示
し、その際破線の曲線３６は読出し開始のときの
関係、鎖線の曲線３６′は読出し終了後の関係を
表わす。

さて評価回路２１には実際に評価回路２２，２
４においてそうであるように負の係数が割当てら
れたと仮定する。この場合電極２１１には常に信
号Ｕ_Sが、電極２１２には常に最大値Ｕ_MAXが印加
される。前述のように転送デバイス中に電荷量が
読込まれた後にスイツチング素子が開かれる（ゲ
ート電極に信号値Ｕ_Sより低い電圧が印加された
ことにより）。之は電圧U₃であると良い。しかる
後入力４１にＵ_Sより低い電圧が印加される。之
はやはり電圧U₂に等しく選定すると良い。前述
のように電極２１１，２１２の下の領域は電子で
溢れる。この関係をダイヤグラムで示す。破線
の曲線３７は溢れる前の基板における表面電位の
経過を、鎖線の曲線３７′は溢れた後を、斜線を
施した範囲は電子で溢れた部分を与える。続いて
端子４１の電圧は信号値Ｕ_S以上に（殊にＵ_MAX以
上に）高められ、よつてそこに電圧U₆が印加さ
れる。今や電極２１１の下に、コンデンサ２１１
の容量に差Ｕ_MAX−U₃を乗じたものに等しい電荷
量が蓄えられる。ダイヤグラムＶはこの関係（曲
線３７″）を表わす。続いてゲート電極の電圧は
Ｕ_MAX或はそれ以上に高められ、電極２１２の下
に蓄えられた電子は、そこに最大のクロツク電圧
が印加されたとき、コンデンサ１１１中に流れる
ことができる。ダイヤグラム中の破線の曲線３
８或は鎖線の曲線３８′は読出しの前および後の
表面電位の経過を与える。

上記の動作方法においてｐ形ドープの基板が仮
定された、すなわち全電圧は基板電位に対して正
である。ｎ形ドープの基板の際には、もつぱら全
電圧の極性を反転すべきであり、今や値Ｕ_MAXに
は最大の負値、しかしてＵ_MINには最低の負値が
対応される。

基板電位に関し、ｐ形ドープの基板においては
正のみの、しかしてｎ形ドープの基板においては
負の信号値のみを用いるのが良い。

第４図は、各個の評価回路において与えられる
電荷パケツトが如何に加算され、よつて希望の濾
波された信号が生じるかの時間的経過を示す。入
力信号として短時間のインパルスが使用される。
希望の応答として、係数α_１乃至α_５により近似
される曲線７０が予定される。その際第２図の説
明に従いα_２＝−２α_１，α_３＝４α_１，α_４＝
−２α_１，α_５＝α_１が適用される。所属の並列
入力或は記憶場所はその下に横軸上に点でマーク
される。シフトレジスタの出力は横軸上に矢印で
マークされる。下方に向けられた縦軸上の時刻t₀
乃至t₁₁は順次の読込み過程をマークする。縦軸
に平行に濾波されるべき信号が示される。横のダ
ツシユは電荷量が存在せず、或は読込まれないこ
とを意味する。時刻t₀に第１回読込まれる。信号
値は“０”である、すなわち最小値に対応するの
で、記憶場所１１，１３，１５中には電気量は読
込まれないのに対し、記憶場所１２，１４には最
大の発生可能の電気量が読込まれる。この最大の
電気量は値２α_１に対応する。この電荷分布の１
記憶場所だけのシフト後、時刻t₁において新たに
もとの、時刻t₀に対応する電荷分布が読込まれ加
えられる。このことは時刻t₅における読込みまで
連続的に継続される。この読込み後評価回路に最
大値が印加され、よつて記憶場所１２，１４に電
荷量は無く、記憶場所１１，１５には電荷量α_１
が、記憶場所１３には電荷量α_１が存在する。こ
の電荷分布は時刻t₆において、時刻t₅で１記憶場
所だけシフトされた電荷分布に加えられる。時刻
t₆における読込み後信号値はやはり“０”であ
り、よつて以後再びもとの、時刻t₀に対応する電
荷分布が読込まれかつ加えられる。時刻t₁₁にお
いて既に完全なフイルタ作用が得られ、之は曲線
７０で表示される。

第２図の実施形において転送デバイスとして３
相動作に対する普通の転送デバイスが使用され
る。シリコン基板の際絶縁膜コンデンサを使用す
るとき、絶縁層は酸化シリコンから成ると良く、
外部電極はアルミニウムから成ると良い。しかし
この実施形に対しすべての可能な転送デバイスが
適当であり、例えばアルミニウム―シリコン，シ
リコン―シリコン，或はアルミニウム―アルミニ
ウム技術による２相或は４相動作に対する転送デ
バイス、或はこれらの技術の３相動作の転送デバ
イスが適する。

電荷結合転送デバイスにおいて各記憶場所はク
ロツク線と同数のコンデンサ素子を持つので、か
かる転送デバイスによりクロツク線と同数の種々
のフイルタ作用を実現することが可能である。そ
の際コンデンサ素子のそばに各クロツク線に、そ
れぞれ並列入力および評価回路を備えるべきであ
る。希望のフイルタ作用の係数の読込みは、対応
するクロツク相の間ゲート電極を開くことにより
行われる。

第１図或は第２図のトランスバーサルフイルタ
の所要面積を、若干の方策により著しく減少する
ことができる。第１の方策は転送デバイスを分割
することにある。第５および第６図はこの方策に
よる２種のトランスバーサルフイルタの構成を線
図的に示す。その際第１図のトランスバーサルフ
イルタを比較フイルタとして基礎となる。第５図
において第１の各個の係数α_１乃至α_４に対する
第１のアナログシフトレジスタ５、および残りの
各個係数α_５乃至α_８に対する他のアナログシフ
トレジスタ６が存在する。第１のシフトレジスタ
５の記憶場所は５０１乃至５０４で、第２のもの
の記憶場所は６０１乃至６０４で示す。両シフト
レジスタの直列出力は共通の出力６００に接続さ
れる。他のシフトレジスタに所属する評価回路２
５乃至２８は共通の入力２０に直接接続されるの
に対し、第１のシフトレジスタに所属する評価回
路２１乃至２４は遅延回路５００を経て共通入力
２０に接続される。遅延回路５００は入力信号
を、他のシフトレジスタ中で電荷を記憶場所６０
１から６０４までシフトするのに必要な時間だけ
遅延させる。遅延回路は、他のシフトレジスタと
同数の記憶場所を持つアナログシフトレジスタに
よつて実現すると有利である。その際第１のおよ
び他のシフトレジスタは電荷結合転送デバイスに
よつて実現できる。この実施形の動作は第１図の
フイルタの動作と等しい。もつぱら全シフトレジ
スタを同じシフトクロツクによつて動作させるこ
とを考慮すべきである。この実施形により第１図
の実施形に比し1/3の所要面積を節約できる。

第６図は第５図の実施形の変形を示すが、第６
図のものは全評価回路２１乃至２８が共通の入力
２０に接続され、しかし共通の直列出力６００と
第１のシフトレジスタ５の出力との間に、遅延回
路５００と同じ特性を持つ遅延回路６０１が接続
されたことにより第５図のものと相違する。

第５および第６図の実施形においてシフトレジ
スタは、同数の記憶場所および評価回路を持つ必
要は無い。

所要面積を縮少するための他の有利な方策は、
シフトレジスタの記憶場所に１個のの評価回路の
みを所属させるので無い点にある。第７図はその
１実施例を示す。比較フイルタとしてやはり第１
図のトランスバーサルフイルタが役立つ。第７図
においてシフトレジスタ７は４個の記憶場所７０
１乃至７０４を持つ。直列出力を７００で示す。
各記憶場所にそれぞれ２個の評価回路、殊にシフ
ト方向に列をなして評価回路対２１と２５，２２
と２６，２３と２７，２４と２８が所属する。評
価回路の第１図による第２の半部２５乃至２８は
直接に信号入力２０と、評価回路の第１半部２１
乃至２４は遅延回路８００を経て信号入力２０と
接続される。この遅延回路は、電荷量が転送デバ
イス７の最初の記憶場所７０１から最後の記憶場
所７０４までシフトされるのに必要な時間に等し
い遅延時間を持つ。遅延回路８００はやはり電荷
結合転送デバイスであり得るシフトレジスタによ
つて実現できる。その際このシフトレジスタはシ
フトレジスタ７と同数の記憶場所を持ち、かつ同
じシフトクロツクにより動作されねばならない。
この実施形の動作仕方は第１図のものと同じであ
るが、相違点は２個の評価回路の電荷量が各記憶
場所に読込まれる点にある。各記憶場所の必要な
容量は、第１図および第５図、第６図におけるよ
うに、その面積により象徴的に与えられる。ここ
でも第１図の実施形に比して所要面積の1/3以上
が節約される。

一般に第７図のトランスバーサルフイルタは下
記のように構成される。すなわち第１の並列入力
およびシフト方向において第１の特定並列入力を
含み以後のすべての並列入力まで、それぞれ第１
の評価回路が所属され、最後のものから第２の特
定並列入力およびシフト方向において以後のすべ
ての並列入力にそれぞれ第２の評価回路が所属さ
れ、第１の各評価回路の信号入力の前にそれぞれ
遅延回路が接続され、遅延回路は入力信号を、電
荷が第２の特定並列入力から第１の特定並列入力
までシフトするのに必要な時間だけ遅延させるよ
うに構成される。並列入力が奇数の際、シフト方
向において最後から直ぐ前の並列入力を第１の特
定並列入力として、および第１の並列入力を第２
の特定並列入力として選定されるか、或は最後の
並列入力を第１の特定並列入力として、および第
２の並列入力を第２の特定並列入力として選定さ
れる。並列入力が偶数の場合第７図がそうである
ように、最後の並列入力を第１の特定並列入力と
して、および第１の並列入力を第２の特定並列入
力として選定される。

所要面積を減少する他の可能性は、シフトレジ
スタとして４相動作に対する電荷結合転送デバイ
スを選定し、之は並列入力を持つコンデンサ素子
の次の次に隣接するコンデンサ素子において付加
の並列入力を持ち、各付加の並列入力にはそれぞ
れ付加の評価回路が所属され、全評価回路の信号
出力は一方において第１のスイツチング素子を経
て、他方において第２のスイツチング素子および
遅延回路を経て共通の信号入力と接続され、その
際遅延回路は、電荷量が電荷転送デバイス８を通
過するのに必要な時間に等しい遅延時間を持つよ
うにするのである。

第８図にその実施例を示す。転送デバイス８は
８１乃至８４で示すコンデンサ素子の順次の４群
から成る。４群の各々は記憶場所を形成する。４
群の各々の各コンデンサ素子の外部電極は、順次
に４個のクロツク線９１乃至９４に接続される。
転送デバイスはやはり終端に直列出力９０を持
つ。第８図においてシフト方向は右とする。評価
回路および付加の評価回路として、第１図或は第
２図の評価回路２１乃至２５が基礎となる。しか
し奇数個の評価回路が常に偶数個の並列入力に向
い合うので、１個の並列入力は利用されないまま
である。しかし１評価回路を２分すると利用する
ことができる。このことは大きい各個係数を持
つ、すなわち所要面積が大きい評価回路の際具合
良く行われる。それには第２図の評価回路２３が
適する。すなわちその際３個の評価回路２１乃至
２３′および３個の付加の評価回路２３″乃至２５
が存在する。評価回路２３′および２３′にそれぞ
れ各個評価係数α〓を割当てると良い。評価回路
２１乃至２３′はコンデンサ素子８２のそばに、
しかして残りはコンデンサ素子８４のそばに配置
される。評価回路の構成は第２図のようであり、
転送デバイスおよび評価回路の間にゲート電極
（第８図では９０１）が存在し、第２図の実施形
におけるような目的を果たす。全配置はやはりド
ープされた半導体材料の、基板端子を持つ基板１
００の表面上に存在する。全評価回路の入力は第
１のスイツチング素子としての電界効果トランジ
スタ９０２を経て共通の信号線２００と接続され
る。評価回路は付加的に第２のスイツチング素子
としての他の電界効果トランジスタ９０３、およ
び遅延回路９０４を経て信号入力２００と接続さ
れる。遅延回路はやはりシフトレジスタ、本例の
場合電荷結合転送デバイスであり得る。第８図の
実施形は第２図のものと同様に動作される、すな
わち電荷量が並列入力を持つコンデンサ素子か
ら、並列入力を持つ直ぐ隣りのコンデンサ素子に
シフトされたとき、すわち本例の場合或る並列入
力から付加の並列入力に、或はその逆にシフトさ
れたとき、いつでも読込まれる。スイツチング素
子９０２は、クロツク線９４に最大のクロツク電
圧が印加されたとき閉結され、しかしてスイツチ
ング素子９０３はクロツク線９２に最大のクロツ
ク電圧が印加されたとき閉結される。

次に本例のトランスバーサルフイルタに対する
特に有利な動作方法を述べる。その際第１図のト
ランスバーサルフイルタ、すなわち最も簡単な形
式を基にする。上述の方法は全評価回路が並列
に、アナログシフトレジスタ中に読込まれる如く
に経過する。この読込みの時刻に、共通の信号入
力に所定の信号値が印加される。この信号値は確
保され、読込まれた情報は１記憶場所だけ直列出
力へシフトされる。このシフトの直後に評価回路
は新規にアナログシフトレジスタ中に並列に読込
まれ、その際なお確保される信号値が共通の信号
入力に印加される。

さて上記の要領で新規に動作できるが、簡単の
ために確保された信号値に対し２個だけ読込みが
行われるものと仮定する。すなわち第２の読込み
後信号値はもはや確保されず、よつて共通の信号
入力には今や、この時刻に実際に存在する信号値
が印加される。この信号値はやはり確保され、評
価回路は並列にアナログシフトレジスタ中に読込
まれる。しかしその際先行の信号値の際の評価回
路の読込みと、今の信号値の際の読込みとの間に
シフトは行われない。今確保された信号値の際の
読込み後、１記憶場所だけ直列出力へのシフトが
行われ、ついで新たに読込まれ、方法は連続的に
継続される。

動作のために、濾波されるべき信号は分離され
ている場合が具合良い。しかし濾波されるべき信
号の周波数が余り高くない際、分離は不必要であ
る。何となれば確保された信号値の際、最初のお
よび最後の読込み過程の間の時間間隔内で信号変
化は僅かだからである。

上記方策はトランスバーサルフイルタの上記の
簡単な場合に限定されるもので無く、すべての変
形および応用に対応して利用可能である。

上記の方策によりトランスバーサルフイルタの
所要面積に関し、決定的な進歩が達成された。説
明のためにやはり上記の簡単なトランバーサルフ
イルタを基礎とする。インパルス応答として時間
的に順次の係数α_o乃至α_１（第１図においてｎ
＝８）により予定されるフイルタ作用の実現のた
め、公知のように各個の評価回路にかかる係数
を、各個の率として所属させ、その際所属関係は
シフト方向において増加する指数が順次に生じる
ようにする。公知のように各個の係数は、大きく
なる際著しい所要面積が必要である所の容量によ
つて実現される。

上述の方法の使用の下に予定のフイルタ作用は
下記の仕方で実現することができる。すなわち評
価係数α_１乃至α_oを持つ評価回路を各個に、新
規の各個評価係数α_１−α_２，α_２−α_３，……
α_o-2−α_o-1，α_o-1−α_o，α_oを持つ新規の評価
回路によつて置換するのである。すなわち上記の
方法を応用する際、一般に小さい各個評価係数が
得られる。新規の評価係数の負に対し評価回路
は、各個の係数まで最大値からそのときどきの信
号値を差引いた差額に等しい所の電荷量を供給し
なければならない。

ここでも最後に述べた方法は上記の簡単なトラ
ンスバーサルフイルタに限定されるので無く、す
べての変形および応用に利用可能である。

第９図において′はトランスバーサルフイル
タの実施形を示す。電荷転送デバイスは１０′で
示し、殊に２相動作に対する電荷結合転送デバイ
スにより実現される。之はまたバケツトブリゲー
ド回路から成ることもできる。２相動作に対する
電荷結合転送デバイスは公知である。この転送デ
バイスの各素子は２個の隣接するコンデンサ素子
から成る。第９図において素子は１′乃至４′によ
り、しかしてコンデンサ素子は１１′，１２′，２
１′，２２′，３１′，３２′，４１′，４２′で示
す。参照数字が１位桁１′を持つ所のコンデンサ
素子の外部電極に、第１のシフトパルス列が印加
され、それに対し残りのコンデンサ素子の外部電
極には、第２のシフトパルス列（之は第１の列に
対しほぼ反映される）が印加される。両シフトパ
ルスの合成によりシフトクロツクが発生され、之
により情報はシフト方向にコンデンサ素子からコ
ンデンサ素子へとシフトされる。そのためｎ相動
作に対するデバイスにおいて、ｎ個の互に位相推
移されたクロツクパルス列が必要である。各コン
デンサ素子は２個の隣接する絶縁膜コンデンサか
ら成り、その際例えば一方のコンデンサの絶縁膜
は他方のものに比較して膜厚さが大きい。これら
両コンデンサの外部電極は互に導電的に接続され
る。第１のクロツクパルス列に対して決定された
コンデンサ素子、すなわち１１′，２１′，３
１′，４１′はそれぞれ並列入力を持つ。その際並
列入力は膜厚さの薄いコンデンサにあると良い。
この各並列入力はそれぞれ評価回路K₁₁，K₂₁，
K₃₁，K₄₁の出力と接続される。その際参照符号
K₁₁乃至K₄₁は同時に各個の評価回路の評価係数
を表わす。各評価回路の入力は濾波されるべき信
号に対する共通の入力E′と接続される。シフト
レジスタ１′の直列出力はA′で示す。

フイルタ′はこの発明によるフイルタの第１
の変形を示す。ここで各コンデンサ素子は、評価
回路K₁₁乃至K₄₁のそれぞれの出力と接続された
並列入力を持つ。′から分かるようにフイルタ
に比較して４個のコンデンサ素子１１′，１
２′，２１′，２２′が必要なのみである。その他
は′と同じである。すなわちもとの実施形に対
して面積節約はほぼ50％に達する。

フイルタ′はこの発明のフイルタの他の変形
であり、フイルタ′との相違は、コンデンサ素
子１２′，２２′，３２′，４２′もそれぞれ並列入
力を持ち、これらの並列入力にそれぞれ付加の評
価回路K₁₂，K₂₂，K₃₂，K₄₂が接続された点にあ
る。この新規の参照符号K₁₂乃至K₄₂はここでも
同時に、各個の付加の評価回路の評価係数を表わ
す。これらの付加の評価回路の入力は入力E′と
接続される。

′乃至′は２相動作に対する電荷転送デバイ
スに限定されるものでは無い。ｎ相動作に対する
電荷転送デバイスを使用する際、転送デバイスの
各素子がｎ個のコンデンサ素子から成る。従つて
一般に変形′において所要面積は率１／２だけ減少さ れ、それに対し変形′においては所要面積の増
加無しにｎ倍の個数の評価回路を接続することが
できる。

フイルタ′，′の電荷結合転送デバイスに対
するシフトクロツクの周波数の選定が著しく重要
である。その際２つの場合が殊に興味がある。１
つはクロツク周波数をフイルタ′に対する_０
のように選定し、之により出力A′に到来する濾
波された信号を選出する所の出力周波数が保持さ
れ、或はシフトクロツク_０／ｎの周波数が選定さ れ、之により入力E′において濾波されるべき信
号を走査する走査周波数がフイルタ′のように
保持される。出力A′における出力周波数は常
に、入力E′における走査周波数より２倍だけ
（ｎ倍）小さい。

従つて第９図のフイルタ′，′に対し総計４
個の場合が区別される。第１図のフイルタ１′に
対するシフトクロツクの周波数を上記のように
_０，′に対し′、しかして′に対し、
′とすると、これらの場合は下記のように区別さ
れる。

′＝_０，′＝_０， ′＝_０／ｎ，′＝_０／ｎ 第９図の特殊の場合にｎ＝２である。

次に第１０図について更に説明する。ダイヤグ
ラム′において時間ｔに関し、電荷結合転送デ
バイス′に対するシフトクロツクの列を短線に
よつて示す。クロツクの間隔はT₀で示す。その
下のダイヤグラムV′にやはり時間ｔに関し、濾
波されるべき信号の任意に選定された形を示す。
シフトクロツクの周波数に対し_０＝１／Ｔ_０が適用 される。濾波されるべき信号は′においてクロ
ツク周波数_０／２（一般に_０／ｎ）で走査される。
走査 された信号値はS₁₁，S₂₁，S₃₁，S₄₁で示される。
フイルタ′がクロツク周波数２_０で動作され
る場合、付加の信号値が走査される。この付加的
に走査された信号値は第１０図にやはり記入さ
れ、S₁₂，S₂₂，S₃₂，S₄₂で示される。

フイルタ′中でコンデンサ素子は２桁の参照
数字xyを備える。ここでｘは電荷結合転送デバ
イスの素子の通し番号を表わし、その際出力
A′に対して数えられる。ｙは素子中のコンデン
サ素子の通し番号を表わし、やはり出力A′に対
して数えられる（′においてｙは数１および２
を経、一般には数１乃至ｎを経る）。対応する仕
方で′において評価係数はＫ_xyで示す。従つて
例えば評価係数K₂₁は第９図のデバイス′中で
コンデンサ素子２１′に接続される評価回路であ
る。K₂₂はデバイス′中でコンデンサ素子２
２′に接続された評価回路である。

評価係数で評価された信号値は一般にＫ_xy・ｓ
_uvの形で表わされる。ｘ，ｙの意味は前述の通り
で、ｕは走査点t₁，t₂等（第１０図参照）の通し
指数であり、ｖは数１からｎまでを通り、しかし
て′がクロツク周波数ｎ・_０で動作される場
合ｔ_uおよびｔ_u+1の間の付加の走査点を与える。

第１１図乃至第１４図は評価された信号Ｋ_xy・
ｓ_uvのマトリクス形の線図を示す。この線図にお
いて信号形成に重要な評価された信号値Ｋ_xy・ｓ
_uvはそれぞれ円で囲まれる。所定の円は線により
互に接続される。このことはこの円の値Ｋ_xy・ｓ
_uvが濾波されるべき信号の出力値の形成のために
加算されることを意味する。

第１１図の線図は第９図のデバイス′に関係
する。時刻t₁においてコンデンサ素子１１′中に
値K₁₁，s₁₁が読込まれる。同時にコンデンサ素子
２１′，３１′，４１′に値K₂₁・s₁₁，K₃₁・s₁₁，
K₄₁・s₁₁が読込まれる。しかしこれらの読込まれ
た値は出力信号の形成に対し重要で無く、従つて
ここでは、以後のように円で包囲されない。時刻
t₂においてすなわち当然読込まれ得ない中間クロ
ツク後、コンデンサ素子１１′中に値K₁₁・s₂₁、
同時にコンデンサ素子２１′に値K₂₁・s₂₁が読込
まれる。残りの同時に読込まれた値K₃₁・s₂₁およ
びK₄₁・s₂₁は出力信号の形成に対しやはり重要で
ない。時刻t₂において値K₁₁・s₁₁はコンデンサ素
子２１′にシフトされるので、之に値K₂₁・s₂₁が
加算される。上述のようにこのことは該当する両
円の間の接続線により表わされる。この図形の継
続は、時刻t₅において濾波された信号の第１の信
号値A₁、時刻t₆において第２の信号値A₂などが
出力A′に現われることとなる。濾波されるべき
信号を走査する走査周波数_E′、および濾波され
た信号を走査する走査周波数_A′は、_E′＝_A
′＝_０／２が適用される。

第１２図はフイルタ′に対する出力信号の形
成を、シフトクロツクの周波数を′＝_０／２に選 定した場合に対して線図的に示し、之により上記
のように_E′＝_０／２であり、すなわち走査周波数 は保持される。何となればこの場合各クロツク毎
に読込まれるからである。時刻t₁においてコンデ
ンサ素子１１′に値K₁₁・s₁₁が読込まれる。時刻
t₂においてここに値K₂₁・s₂₁が読込まれる（評価
回路K₂₁は′のデバイスにおいてコンデンサ素
子１２′に接続される）。時刻t₂において値K₁₁・
s₁₁がコンデンサ素子１２′にシフトされので、之
に値K₂₁・s₂₁が加算される。進行に連れて時刻t₅
において出力A′に濾波された信号の第１の値、
時刻t₉において次の信号値A₂、以下同様に現われ
る。すなわち出力A′の走査周波数_A′に対し_A
′＝_E′／２が適用される。一般にこの場合ｎ相
動作に対して電荷結合転送デバイスを用いると
き、出力A′における走査周波数_A′は_E′に比し
て１／ｎ倍に減少することになる。従つてこのフイル タは低域フイルタとして優れている。入力信号の
高い帯域巾Ｂ_E′に対応して信号は周波数_E′＝
2B_E′（一般にnB_E′）で走査される。しかし出力
には信号は、狭い帯域巾Ｂ_A′に対応する周波数に
よつて再現されねばならず、よつて周波数_A′＝
_Ｅ′／２＝2B_A（一般にnB_A）が与えられる。之は第 ９図のフイルタ′により、第１２図の線図によ
る動作仕方と共に正確に達成される。更にフイル
タの面積は係数１／ｎだけ減少される。

第１３図の線図は、第９図のフイルタ′がク
ロツク周波数_０で動作され、従つて濾波される
信号が第１２図の場合に比して、２倍の周波数
_E′＝_０で走査される場合を与える。時刻t₁にお
いて値K₁₁・s₁₁が読込まれるとき、次のクロツク
において、すなわち時刻t₂の前に、中間値s₁₂に所
属する値K₂₁・K₁₂が読込まれる。進行に連れて
時刻t₃において出力A′に濾波された信号の第１の
値A₁が現われ、時刻t₄に直ぐ次の信号値A₂以下
同様に現われることになる。すなわち出力A′の
濾波された信号は、第１１図のフイルタ′にお
けると同じ周波数_a＝_０／２で走査される。

第１４図に示す線図は、第９図のデバイス′
がクロツク周波数′＝_０／２で動作される場合を 示す。t₁においてK₁₁・s₁₁が読込まれると、時刻
t₂において値K₁₂・s₂₁が読込まれるなどである。
線図の進行につれて、濾波された信号の第１の信
号値A₁が時刻t₉に出力A′に現われ、次の信号値
A₂が時刻t₁₁に現われるなどとなる。従つて濾波
された信号は周波数_A′＝_０／４で走査される。

第１５図に示す線図は、第９図のデバイス′
がクロツク周波数＝_０で動作される場合を
与える。濾波されるべき信号は入力E′において
周波数２_０によつて走査され、出力A′におけ
る濾波された信号に対する走査周波数はもとのク
ロツク周波数に等しい。濾波された信号の第１の
値A₁は時刻t₅において出力A′に現われ、次の信号
値A₂は時刻t₇に現われるなどである。

第１６図はダイヤグラム′において、第９図
のデバイス′の出力A′に、クロツク周波数_０
で動作の際に現われる如き、濾波された信号に対
する例を与える。ダイヤグラム′に同じ入力信
号に対する第９図のフイルタ′の出力A′におけ
る信号を比較のために示し、その際このデバイス
はクロツク周波数_０で動作される。このフイル
タ′の低域フイルタ特性が認識されることは明
かである。デバイス′の出力A′には、フイルタ
′の出力Ａに比して第２の信号値のみが現われ
る。何となれば濾波された信号はここで半分の周
波数で再現されるからである。両デバイスにおい
て同じ時刻に現われる信号値は一致する。

【図面の簡単な説明】

第１図はこの発明のトランスバーサルフイルタ
の特に簡単な実施例の原理的構成、第２図は第１
図のトランスバーサルフイルタの実現例を示し、
その際シフトレジスタは３相動作に対する電荷結
合転送デバイスとして、しかして評価回路はコン
デンサ対をもつて構成され、第３図は第２図によ
る実現例の切断線Ａ―Ａに沿う断面図、およびそ
の下のダイヤグラム乃至に、種々の動作仕方
および動作状態に対する、基板における表面電位
の場所についての曲線、第４図は第２図のデバイ
スにおいて如何にして濾波された信号が生じるか
を示し、第５図および第６図は２個のシフトレジ
スタを持つトランスバーサルフイルタの構成の線
図、第７図はシフトレジスタの各並列入力に２個
の評価回路が所属されたトランスバーサルフイル
タ、第８図は４相動作に対する電荷結合転送デバ
イスを持つトランスバーサルフイルタの実現例、
第９図は′乃至′なる異なるトランスバーサル
フイルタの線図的表示、第１０図は時間ｔに対す
るダイヤグラム′のシフトクロツク、およびそ
の下のダイヤグラム′による濾波されるべき信
号の時間経過、第１１図乃至第１５図はマトリク
ス形の表示、第１６図は時間ｔについてのダイヤ
グラム′および′による種々のフイルタの出力
信号を示す。 １……アナログシフトレジスタ、１′〜４′……
記憶場所、５，６，７，８……アナログシフトレ
ジスタ、１１〜１８……記憶場所、１９……出
力、１１′〜４２′……コンデンサ素子、２０……
信号入力、２１〜２８……評価回路、４１……信
号入力、８１〜８４……コンデンサ素子、９０…
…出力、１１１〜１５２……コンデンサ、１７２
……出力、２００……信号入力、５００……遅延
回路、５０１〜５０４……記憶場所、６００……
出力、６０１〜６０４……記憶場所、７００……
出力、７０１〜７０４……記憶場所、８００，９
０４……遅延回路、α_１〜α_８……評価係数、
K₁₁〜K₄₂……評価回路。

Claims (1)

1. 【特許請求の範囲】 １ イ 多数の並列入力（１１０乃至１８０）と
   １個の直列出力１９，７００，９０を持つ少く
   も１個のアナログシフトレジスタ１，５，７，
   ８を備え、 ロ 多くの各個の評価回路（２１乃至２８，２
   ３′，２３″）を備え、その際各評価回路は、濾
   波されるべき信号の付与のための少くも１個の
   信号入力および少くも１個の出力を持ち、 ハ これらの評価回路の第１の群は出力から下記
   のような電荷量を供給する、すなわちこの電荷
   量は個々の評価係数と、濾波されるべき信号の
   そのときどきの信号値と信号最少の値に等しい
   か或はそれより小さい所の予定の最小値との差
   額の積に等しく、 ニ 評価回路の第２の群は、出力から下記のよう
   な電荷量を供給する、すなわちこの電荷量は
   個々の評価係数と、信号最大値に等しいか若く
   はそれより大きい所の最大値と濾波されるべき
   信号のそのときどきの信号値との差額の積に等
   しく、 ホ 各評価回路の出力はスイツチング素子６０，
   ９０１を経て、所属の並列入力に接続可能であ
   り、 ヘ シフトレジスタの各記憶場所の容量は少くも
   下記の大きさである、すなわちシフト方向に反
   対の方向において隣接する記憶場所から供給さ
   れる最大の電荷量を常に収容でき、しかして並
   列入力を持つ記憶場所であるときは付加的に、
   関係する評価回路から供給される最大電荷量を
   収容できるような大きさであることを特徴とす
   る少くとも１個のアナログシフトレジスタを持
   つトランスバーサルフイルタ。 ２ 各評価回路は、少くも１個の基板端子を持
   つ、ドープされた半導体材料から成る基板１０の
   表面上に配置されたコンデンサ対からなり、これ
   らのコンデンサ対は、第１の絶縁膜コンデンサ或
   は堰層コンデンサ２１１，２２１，２３１，２４
   １，２５１であつて基板の表面に存在する接続端
   子を備えた領域４０（之は基板と反対にドープさ
   れる）に接触するものと、第１のコンデンサに密
   接して配置された第２の絶縁膜コンデンサ或は堰
   層コンデンサ２１２，２２２，２３２，２４２，
   ２５２とから成り、その際第２のこのコンデンサ
   は各個係数に等しい容量を持ち、第２のコンデン
   サの外部電極は信号入力と、しかして第１のコン
   デンサは固定電圧（その値は最小値と等しい）が
   接続された端子５１と接続され、或は第１のコン
   デンサの外部電極は信号入力と、しかして第２の
   コンデンサは第２の固定電圧（その値は最大値に
   等しい）が接続された第２の端子５２と接続さ
   れ、しかして第２のコンデンサの対向極は評価回
   路の出力と接続されたことを特徴とする特許請求
   の範囲第１項記載のトランスバーサルフイルタ。 ３ シフトレジスタは基礎電荷を付与するための
   直列入力２０を持つことを特徴とする特許請求の
   範囲第１項記載のトランスバーサルフイルタ。 ４ アナログシフトレジスタは電荷転送デバイス
   であり、之においてドープされた半導体材料から
   成る基板の表面上に、少くもそれぞれ１個の絶縁
   膜コンデンサおよび（或は）堰層コンデンサから
   成る少くも１列のコンデンサ素子が備えられ、そ
   の動作のため各コンデンサ素子の外部電極に、少
   くも２個の互いに位相推移されたシフトパルス列
   の多数が印加可能であり、各コンデンサ素子に並
   列入力が備えられ、フイルタ作用の実現のための
   評価回路、或はコンデンサ素子が備えられたと同
   数のコンデンサ素子或は単一のフイルタ作用の実
   現のための評価回路が備えられ、しかして各並列
   入力は評価回路のそれぞれ１個の出力と接続され
   ることを特徴とする特許請求の範囲第１項記載の
   トランスバーサルフイルタ。 ５ イ 多数の並列入力（１１０乃至１８０）と
   １個の直列出力１９，７００，９０を持つ少く
   も１個のアナログシフトレジスタ１，５，７，
   ８を備え、 ロ 多くの各個の評価回路（２１乃至２８，２
   ３′，２３″）を備え、その際各評価回路は、濾
   波されるべき信号の付与のための少くも１個の
   信号入力および少くも１個の出力を持ち、 ハ これらの評価回路の第１の群は出力から下記
   のような電荷量を供給する。すなわちこの電荷
   量は個々の評価係数と、濾波されるべき信号の
   そのときどきの信号値と信号最少の値に等しい
   か或はそれより小さい所の予定の最小値との差
   額の積に等しく、 ニ 評価回路の第２の群は、出力から下記のよう
   な電荷量を供給する。すなわちこの電荷量は
   個々の評価係数と、信号最大値に等しいか若く
   はそれにより大きい所の最大値と濾波されるべ
   き信号のそのときどきの信号値との差額の積に
   等しく、 ホ 各評価回路の出力はスイツチング素子６０，
   ９０１を経て、所属の並列入力に接続可能であ
   り、 ヘ シフトレジスタの各記憶場所の容量は少くも
   下記の大きさである、すなわちシフト方向に反
   対の方向において隣接する記憶場所から供給さ
   れる最大の電荷量を常に収容でき、しかして並
   列入力を持つ記憶場所であるときは付加的に、
   関係する評価回路から供給される最大電荷量を
   収容できるような大きさであり、 ト 第１の並列入力およびこれから第１の特定の
   並列入力７０４まで続くすべての並列入力に、
   第１の評価回路（第７図の２１乃至２４）が所
   属され、 チ それから２番目の特定の並列入力およびシフ
   ト方向において続く総ての並列入力に、第２の
   評価回路（第７図の２５乃至２８）が所属さ
   れ、 リ 第１の評価回路の信号入力の前に遅延回路８
   ００が接続され、該遅延回路は入力信号を、第
   ２の特定並列入力７０１から第１の特定並列入
   力７０４まで電荷量をシフトするのに必要な時
   間だけ遅らすことを特徴とする少くも１個のア
   ナログシフトレジスタをもつトランスバーサル
   フイルタ。 ６ 遅延回路は直列のシフトレジスタから成るこ
   とを特徴とする特許請求の範囲第５項記載のトラ
   ンスバーサルフイルタ。 ７ 直列シフトレジスタは電荷結合転送デバイス
   であることを特徴とする特許請求の範囲第５項記
   載のトランスバーサルフイルタ。 ８ イ 多数の並列入力（１１０乃至１８０）と
   １個の直列出力１９，７００，９０を持つ少く
   も１個のアナログシフトレジスタ１，５，７，
   ８を備え、 ロ 多くの各個の評価回路（２１乃至２８，２
   ３′，２３″）を備え、その際各評価回路は、濾
   波されるべき信号のための少くも１個の信号入
   力および少くも１個の出力を持ち、 ハ これらの評価回路の第１の群は出力から下記
   のような電荷量を供給する、すなわちこの電荷
   量は個々の評価係数と、濾波されるべき信号の
   そのときどきの信号値と信号最少の値に等しい
   か或はそれより小さい所の予定の最小値との差
   額の積に等しく、 ニ 評価回路の第２の群は、出力から下記のよう
   な電荷量を供給する、すなわちこの電荷量は
   個々の評価係数と、信号最大値に等しいか若く
   はそれより大きい所の最大値と濾波されるべき
   信号のそのときどきの信号値との差額の積に等
   しく、 ホ 各評価回路の出力はスイツチング素子６０，
   ９０１を経て、所属の並列入力に接続可能であ
   り、 ヘ シフトレジスタの各記憶場所の容量は少くも
   下記の大きさである、すなわちシフト方向に反
   対の方向において隣接する記憶場所から供給さ
   れる最大の電荷量を常に収容でき、しかして並
   列入力を持つ記憶場所であるときは付加的に、
   関係する評価回路から供給される最大電荷量を
   収容できるような大きさであり、 ト 少くも１個の他のアナログシフトレジスタ６
   が備えられ、 チ 付加の多数の他の評価回路（２５乃至２８）
   が備えられ、他の評価回路（２５乃至２８）の
   出力は前記他のシフトレジスタ６の所属の並列
   入力に接続可能であり、 リ 各評価回路（２１乃至２４）の信号入力の前
   に遅延回路５００が接続され、および（或は）
   シフトレジスタ５の直列出力の後に他の遅延回
   路６０１が接続され、 ヌ これらの遅延回路は総計して、他のシフトレ
   ジスタ６中で最初の並列入力から最後の並列入
   力までに必要な時間に等しい遅延時間を持ち、 ル 両シフトレジスタ５，６は同じクロツクによ
   り作動することを特徴とする少くとも１個のア
   ナログシフトレジスタをもつトランスバーサル
   フイルタ。 ９ イ 多数の並列入力（１１０乃至１８０）と
   １個の直列出力１９，７００，９０を持つ少く
   も１個のアナログシフトレジスタ１，５，７，
   ８を備え、 ロ 多くの各個の評価回路（２１乃至２８，２
   ３′，２３″）を備え、その際各評価回路は、濾
   波されるべき信号の付与のための少くも１個の
   信号入力および少くも１個の出力を持ち、 ハ これらの評価回路の第１の群は出力から下記
   のような電荷量を供給する、すなわちこの電荷
   量は個々の評価係数と、濾波されるべき信号の
   そのときどきの信号値と信号最少の値に等しい
   か或はそれより小さい所の予定の最少値との差
   額の積に等しく、 ニ 評価回路の第２の群は、出力から下記のよう
   な電荷量を供給する、すなわちこの電荷量は
   個々の評価係数と、信号最大値に等しいか若く
   はそれより大きい所の最大値と濾波されるべき
   信号のそのときどきの信号の差額の積にひとし
   く、 ホ 各評価回路の出力はスイチング素子６０，９
   ０１を経て、所属の並列入力に接続可能であ
   り、 ヘ シフトレジスタの各記憶場所の容量は少くも
   下記の大きさである。すなわちシフト方向に反
   対の方向において隣接する記憶場所から供給さ
   れる最大の電荷量を常に収容でき、しかして並
   列入力を持つ記憶場所であるときは付加的に、
   関係する評価回路から供給される最大電荷量を
   収容できるような大きさである少くも１個のア
   ナログシフトレジスタを持つトランスバーサル
   フイルタの動作方法において、アナログシフト
   レジスタは公知の仕方で動作され、各評価回路
   の入力は常に入力信号が直接に、或は遅延して
   印加され、評価回路はそのスイツチング素子の
   閉結により、少くも１個の評価回路が接続され
   た並列入力を持つ直ぐ隣の記憶場所の電荷量
   が、並列入力を持つ所属の記憶場所へシフトさ
   れたときに、シフトレジスタ中に読込まれ、供
   給された信号が直列出力から取出されることを
   特徴とするトランスバーサルフイルタの動作方
   法。 １０ 第１のスイツチング素子は、並列入力を持
   つコンデンサ素子に最大のクロツク電圧差が印加
   される時間内に閉結され、しかして第２のスイツ
   チング素子は、付加の並列入力を持つコンデンサ
   素子に最大のクロツク電圧が印加される時間内に
   閉結され、しかして電荷量が次の次のコンデンサ
   素子にシフトされたとき常に読込まれることを特
   徴とする特許請求の範囲第９項記載のトランスバ
   ーサルフイルタの動作方法。 １１ 第１の絶縁膜コンデンサの端子に固定電圧
   （その値は最少値に等しい）が印加されるか、或
   は第２の絶縁膜コンデンサ或は堰層コンデンサの
   第２の端子に第２の固定電圧（その値は最大値に
   等しい）が印加され、しかしてシフトレジスタ中
   に読込ました電荷量が、並列入力を持つ隣接の記
   憶場所へ至るのに必要なシフト時間中、第１の絶
   縁膜コンデンサ或は堰層コンデンサにこの時間に
   印加される電圧よりも低い電圧が印加され、それ
   に対しそうで無い場合には常に後者の電圧より高
   い電圧が印加されることを特徴とする特許請求の
   範囲第９項記載のトランスバーサルフイルタの動
   作方法。 １２ 濾波されるべき信号の時間的に連続する走
   査値の各々に対し、各評価回路は順次に何回も読
   込まれ、その際２個のかかる読込み過程の間でそ
   れぞれ、電荷シフトが行われ、しかして第２のか
   かる読込み過程と第１の読込み過程との間で、次
   の走査値に対し電荷シフトは行われないことを特
   徴とする特許請求の範囲第９項ないし第１１項の
   いずれかに記載のトランスバーサルフイルタの動
   作方法。 １３ 全評価回路の入力に、濾波されるべき信号
   が印加され、評価回路は情報をコンデンサ素子か
   らコンデンサ素子へとシフトする所のシフトクロ
   ツク毎に電荷転送デバイス中に読込まれ、直列出
   力から濾波された信号が取出されることをと特徴
   とする特許請求の範囲第９項記載のトランスバー
   サルフイルタの動作方法。