Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS6236564B2 - - Google Patents
[go: Go Back, main page]

JPS6236564B2 - - Google Patents

Info

Publication number
JPS6236564B2
JPS6236564B2 JP55180756A JP18075680A JPS6236564B2 JP S6236564 B2 JPS6236564 B2 JP S6236564B2 JP 55180756 A JP55180756 A JP 55180756A JP 18075680 A JP18075680 A JP 18075680A JP S6236564 B2 JPS6236564 B2 JP S6236564B2
Authority
JP
Japan
Prior art keywords
block
program
input
output
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55180756A
Other languages
Japanese (ja)
Other versions
JPS56168215A (en
Inventor
Masayuki Furukawa
Shigeru Toyoda
Hirosada Mikasa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Idec Corp
Original Assignee
Idec Izumi Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Idec Izumi Corp filed Critical Idec Izumi Corp
Priority to JP18075680A priority Critical patent/JPS56168215A/en
Publication of JPS56168215A publication Critical patent/JPS56168215A/en
Publication of JPS6236564B2 publication Critical patent/JPS6236564B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Program-control systems
    • G05B19/02Program-control systems electric
    • G05B19/04Program control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042Program control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0426Programming the control sequence

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Programmable Controllers (AREA)

Description

【発明の詳細な説明】 本発明はシーケンスコントローラに関し、さら
に詳述すると、マイクロプロセツサとメモリとキ
ーボードを備え、キーボードによりメモリにプロ
グラムを設定し、歩進条件が成立したときにプロ
グラムが次のステツプへ進む方式、いわゆるスト
ワード・プログラム方式の工程歩進型シーケンス
コントローラに関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a sequence controller, and more specifically, it is equipped with a microprocessor, a memory, and a keyboard, a program is set in the memory by the keyboard, and when a step condition is met, the program is executed next. The present invention relates to a step-by-step sequence controller that uses a so-called "stoward program" method.

本発明者らは、複数系列のプログラムを並列に
設定し実行すると共に、ある一つの系列の所定ス
テツプと他の系列の所定ステツプとを内部フラツ
グを媒体としてリンクさせることにより異るプロ
グラム相互間のプログラムの移行を任意且つ現象
の進行に合わせて制御し得るシーケンスコントロ
ーラを提案している。本発明はこれに関連してな
されたものである。
The present inventors set up and execute multiple series of programs in parallel, and linked a predetermined step of one series with a predetermined step of another series using an internal flag as a medium, thereby making it possible to communicate between different programs. We have proposed a sequence controller that can control program transitions arbitrarily and in accordance with the progress of phenomena. The present invention has been made in this regard.

本発明の目的は、工程歩進型シーケンスコント
ローラにおいて、複数系列(ブロツク)のプログ
ラムを並列に運転すると共に、外部から制御でき
るブロツク選択端子と「リセツト」「ストツプ」
「ステツプ」「スタート」「プロセスストツプ」等
の外部制御入力端子を設け、両端子の組合せによ
りブロツク別に外部制御できるシーケンスコント
ローラを提供することにある。
An object of the present invention is to operate multiple series (blocks) of programs in parallel in a step-by-step sequence controller, and to provide a block selection terminal and "reset" and "stop" functions that can be controlled externally.
It is an object of the present invention to provide a sequence controller which is provided with external control input terminals such as "step", "start" and "process stop", and which can perform external control for each block by a combination of both terminals.

以下、3ブロツク並列プログラムの本発明実施
例を図面に基いて説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of a three-block parallel program according to the present invention will be described below with reference to the drawings.

第1図に本発明実施例のコンソール前面パネル
の構成を示す。
FIG. 1 shows the configuration of a console front panel according to an embodiment of the present invention.

左上段には入力信号及び内部フラツグのいずれ
かをランプ表示する入力兼内部フラツグ表示器1
が設けられ、右上段には出力信号をランプ表示す
る出力表示器2が設けられている。なお入力及び
出力は01番から32番までの各32個があり、内部フ
ラツグは33番から48番までの16個があり、内部フ
ラツグ表示は入力表示の01番から16番までのラン
プと兼用している。
In the upper left corner is an input/internal flag indicator 1 that displays either the input signal or internal flag as a lamp.
An output display 2 for displaying the output signal with a lamp is provided at the upper right stage. There are 32 inputs and outputs numbered 01 to 32, and 16 internal flags numbered 33 to 48.The internal flag display also serves as the input display lamps numbered 01 to 16. are doing.

中段には左から順に、W、X、Yの各ブロツク
をランプ表示するブロツク表示器3、ステツプ番
号を数字表示するステツプ表示器4、TIM(時
間)、CNT(計数)、AND、OR、JMP(ジヤン
プ)、RPT(繰返し)SET、2−OR/ANDなど
のオペレーシヨンの種類をランプ表示するオペレ
ーシヨン表示器5並びに各オペレーシヨンごとの
3種のデータA、B、Cの意味を教示する教示板
6、オペレーシヨンのデータA、B、Cの内容を
表示する2桁の数字表示器から成るデータ表示器
7,8,9、POWER、RUNなどの機械の運転状
態を表示する運転状態表示ランプ10がそれぞれ
並設されている。なお、データ表示器7,8,9
の小数点表示が内部フラツグのリセツト状態
(NOT)を表示するようになつている。
In the middle row, from the left, there is a block display 3 that displays the W, X, and Y blocks with lamps, a step display 4 that displays the step number numerically, TIM (time), CNT (count), AND, OR, JMP. (jump), RPT (repetition) SET, 2-OR/AND, etc., and the meaning of the three types of data A, B, and C for each operation. Teaching board 6, data displays 7, 8, and 9 consisting of two-digit numerical displays that display the contents of operation data A, B, and C, operating status display that displays machine operating status such as POWER, RUN, etc. The lamps 10 are arranged in parallel. In addition, data display devices 7, 8, 9
The decimal point display indicates the reset state (NOT) of the internal flag.

下段中央部にはキーボード11が設けられてい
る。キーの種類として、数字キー0〜9、タイマ
ーを指示するキー「TIM」、カウンタを指示する
キー「CNT」、AND論理を指示するキー
「AND」、OR論理を指示するキー「OR」、ジヤン
プを指示するキー「JMP」、繰返しを指示するキ
ー「RPT」、内部フラツグのセツト又はリセツト
を指示するキー「SET」、2−AND又は2−OR
を指示するキー「2AND/OR」、プログラムの終
了を指示するキー「END」、外部割込み発生時の
運転停止等を指示するキー「RET」、オペレーシ
ヨンのないことを指示するキー「NOP」、反転を
指示するキー「NOT」、データの書き込みを指示
するキー「W」、出力を指示するキー「OUT」、
プロセスセツトを指示するキー「PSET」、出力
ONを指示するキー「ON」、出力OFFを指示する
キー「OFF」、内部フラツグの状態を確認するキ
ー「IR」、ブロツクの切換えを指示するキー
「BLC−INC」がある。なお、上記「ON」
「OFF」「IR」の各キーは外部接続されるカセツ
トテープレコーダの操作キー「VERI」「REC」
「PLAY」を兼用している。
A keyboard 11 is provided at the center of the lower stage. Types of keys include number keys 0 to 9, key to instruct timer "TIM", key to instruct counter "CNT", key to instruct AND logic "AND", key to instruct OR logic "OR", jump key. Key "JMP" to instruct repeat, key "RPT" to instruct repeat, key "SET" to instruct setting or resetting of internal flag, 2-AND or 2-OR
``2AND/OR'' key to instruct program termination, ``END'' key to instruct program termination, ``RET'' key to instruct to stop operation when external interrupt occurs, ``NOP'' key to instruct no operation, Key "NOT" to instruct inversion, key "W" to instruct data writing, key "OUT" to instruct output,
Key “PSET” to instruct process set, output
There is a key ``ON'' to instruct ON, a key ``OFF'' to instruct output OFF, a key ``IR'' to check the state of internal flags, and a key ``BLC-INC'' to instruct block switching. In addition, the above “ON”
The "OFF" and "IR" keys are the operating keys for the externally connected cassette tape recorder, "VERI" and "REC."
Also serves as "PLAY".

下段右端部にはモード切換スイツチ12が設け
られている。このスイツチ12により選択される
モードは「プログラムモード」「ロツクモード」
「モニタモード」の3種類である。プログラムモ
ードは、キーボード11から内蔵メモリ内へプロ
グラムを設定するときに用いられる。ロツクモー
ドはシーケンスコントローラとして制御を実行す
るときに用いられるモードで、キーボードのキー
は「IR」キーのみ有効に機能する。モニタモー
ドは制御の実行中にプログラムの内容をモニタす
るとき用いられるモードで、キーボードのキーは
「IR」及び「BLC−INC」キーのみ有効に機能す
る。外部制御入力の選択スイツチ13は2個のリ
ターン型スイツチから構成されており、その一つ
は「スタート」又は「ステツプ」を入力するため
のもの、もう一つは「リセツト」又は「出力ON
−OFF」を入力するためのものである。リター
ン型スイツチは通常は中央位置にあり、指で上又
は下へ押している間だけ信号が入力される。これ
らの外部制御入力用スイツチの各接点は第7図に
示す外部接点と並列に接続されている。なお、図
において14はカセツト型デジタル磁気テープデ
ツキを外部接続する端子である。
A mode changeover switch 12 is provided at the lower right end. The modes selected by this switch 12 are "program mode" and "lock mode".
There are three types of "monitor modes". The program mode is used when setting a program from the keyboard 11 into the built-in memory. Lock mode is a mode used when executing control as a sequence controller, and only the "IR" key on the keyboard functions effectively. The monitor mode is a mode used to monitor the contents of a program during control execution, and only the "IR" and "BLC-INC" keys on the keyboard function effectively. The external control input selection switch 13 consists of two return type switches, one of which is used to input "start" or "step", and the other is used to input "reset" or "output ON".
-OFF”. A return type switch is normally located in the center position, and a signal is input only while the switch is pressed up or down with a finger. Each contact of these external control input switches is connected in parallel with the external contact shown in FIG. In the figure, 14 is a terminal for externally connecting a cassette type digital magnetic tape deck.

第2図に本発明実施例の電気的構成を示す。装
置全体はマイクロプロセツサ21及びマイクロプ
ロセツサに接続されたバスライン22に各種モジ
ユール回路部、及び各種メモリを接続した形で構
成されている。
FIG. 2 shows the electrical configuration of the embodiment of the present invention. The entire device consists of a microprocessor 21 and a bus line 22 connected to the microprocessor, with various module circuits and various memories connected thereto.

キーボード11の各入力信号はコード信号に変
換されてからキー入力インターフエイス24内に
一時記憶され、「W」キーの操作によりデータバ
ス221に送り込まれる。表示装置25は、第1
図とともに説明した通り、入力兼内部フラツグ表
示器1、出力表示器2、ブロツク表示器3、ステ
ツプ表示器4、オペレーシヨン表示器5、データ
表示器7,8,9から構成されており、これらの
各表示器はアドレスバス222の制御信号に従い
データバス221のデータを取り込む表示用イン
ターフエイス26により駆動制御される。
Each input signal from the keyboard 11 is converted into a code signal, temporarily stored in the key input interface 24, and sent to the data bus 221 by operating the "W" key. The display device 25 is the first
As explained with the figure, it is composed of an input/internal flag display 1, an output display 2, a block display 3, a step display 4, an operation display 5, and data displays 7, 8, and 9. Each display device is driven and controlled by a display interface 26 which takes in data from a data bus 221 in accordance with control signals from an address bus 222.

32個の入力端子I1〜I32は入力用モジユール27
に接続され、入力用モジユール27に内蔵された
デ表タセレクタにより順次走査され、選択された
信号はデータバス221に送り込まれてCPU2
1に取り込まれる。データセレクタはアドレスバ
ス222により制御されている。
32 input terminals I 1 to I 32 are input module 27
are connected to the data bus 221 and sequentially scanned by the data selector built into the input module 27, and the selected signals are sent to the data bus 221 and sent to the CPU 2.
1. The data selector is controlled by address bus 222.

当該シーケンスコントローラから制御対象に送
り出される出力信号は、出力用モジユール28を
介して32個の出力端子O1〜O32に出力される。出
力用モジユール28には、各出力端子線に対応す
る32ビツト容量のラツチ回路を内蔵しており、歩
進条件がが成立するまでの間その出力状態を保持
しつづける。出力用モジユール28はアドレスバ
ス222により制御され、データバス221の信
号を取り込んで作動する。
Output signals sent from the sequence controller to the controlled object are outputted to 32 output terminals O 1 to O 32 via the output module 28 . The output module 28 has a built-in latch circuit with a 32-bit capacity corresponding to each output terminal line, and continues to maintain its output state until the stepping condition is satisfied. The output module 28 is controlled by the address bus 222 and operates by taking in signals from the data bus 221.

また、バスライン22にはオーデイオ用カセツ
ト型磁気テープを外部接続するためのテープデツ
キ用インターフエイス34が接続されている。
Also connected to the bus line 22 is a tape deck interface 34 for externally connecting an audio cassette type magnetic tape.

メモリは、システムプログラムエリア29、ユ
ーザプログラムエリア30、及びワーキングエリ
ア31から構成されている。システムプログラム
エリア29はリードオンリーメモリから成り、
CPU21と協同して実行する各種のルーチンプ
ログラムを固定的に記憶している。ユーザプログ
ラムエリア30はランダムアクセスメモリから成
り、キーボード11から書き込み或いは変更でき
るエリアであつて、後述するW,X,Yの3ブロ
ツクのプログラムエリアから構成されている。ワ
ーキングエリア31もランダムアクセスメモリか
ら成り、ユーザプログラムエリア30からW,
X,Y各ブロツクの実行中のステツプのプログラ
ム内容だけを取り出して一時記憶するエリア、並
びに33番乃至48番の内部フラツグから構成され、
これらの内容に基いてCPU21が出力制御を行
う。なお、内部フラツグはプログラミングにより
制御され、入力I1〜I32と同様に歩進条件として用
いられる。
The memory consists of a system program area 29, a user program area 30, and a working area 31. The system program area 29 consists of read-only memory;
Various routine programs executed in cooperation with the CPU 21 are permanently stored. The user program area 30 is made up of a random access memory, and is an area that can be written or changed using the keyboard 11, and is made up of three program areas W, X, and Y, which will be described later. The working area 31 also consists of random access memory, and is connected to the user program area 30 to W,
It consists of an area for extracting and temporarily storing only the program contents of the step being executed in each block X and Y, and internal flags Nos. 33 to 48.
The CPU 21 performs output control based on these contents. Note that the internal flags are controlled by programming and are used as step conditions in the same way as the inputs I1 to I32 .

ユーザプログラムエリア30に記憶されるプロ
グラム命令語の構成を第3図に示す。これはオペ
レーシヨンの種類を示す8ビツト構成の命令コー
ド301、歩進条件を示すSET−A、SET−
B、SET−Cからなる3×8ビツト構成のコー
ド302及び、32個の出力端子について、歩進条
件成立後に出力されるべき制御命令が“ON”で
あるか“OFF”であるかを示す32ビツト構成の
出力設定コード303から構成されている。
The structure of the program command words stored in the user program area 30 is shown in FIG. This consists of an 8-bit instruction code 301 that indicates the type of operation, SET-A, and SET-A that indicate the step condition.
Indicates whether the control command to be output after the step condition is satisfied is "ON" or "OFF" for the code 302 with a 3 x 8 bit configuration consisting of B and SET-C and 32 output terminals. It consists of a 32-bit output setting code 303.

ユーザプログラムエリア30は第3図に示した
プログラム命令語を複数個記憶するエリアから構
成されており、これの全体構成例を第4図に示
す。すなわち、W,X,Y3ブロツクから構成さ
れ、各ブロツクはステツプ01からステツプ85まで
の85ステツプから構成されている。
The user program area 30 is composed of an area for storing a plurality of program command words shown in FIG. 3, and an example of the overall configuration thereof is shown in FIG. 4. That is, it is composed of W, X, Y3 blocks, and each block is composed of 85 steps from step 01 to step 85.

外部制御入力33はブロツク選択入力と制御入
力から構成され、両入力を組合わせて各ブロツク
別に外部から運転できるようにしている。ブロツ
ク選択入力うして「ブロツクW」「ブロツクX」
「ブロツクY」があり、制御入力として「リセツ
ト」「ストツプ」「ステツプ」「スタート」「プロセ
スストツプ」がある。選択された信号はデータバ
ス221に送り込まれてCPU21に取り込まれ
る。第7図に、コントローラの背面に配設されて
いる接続端子図を、外部接点34…34を併記し
て示す。
The external control input 33 is composed of a block selection input and a control input, and these inputs are combined so that each block can be operated from the outside. Input block selection and select “Block W” and “Block X”
There is a ``block Y'' and control inputs include ``reset'', ``stop'', ``step'', ``start'', and ``process stop''. The selected signal is sent to the data bus 221 and taken into the CPU 21. FIG. 7 shows a diagram of the connection terminals arranged on the back surface of the controller, together with the external contacts 34...34.

以下、各入力の機能を説明する。 The functions of each input will be explained below.

「リセツト」入力がONになると運転が停止し
出力はすべてOFFになり、表示装置はステツプ
0番の内容を表示し、各種カウンタの内容は0に
復帰し、内部フラツグの状態はすべてリセツトさ
れる。
When the "reset" input turns ON, operation stops and all outputs are turned OFF, the display device displays the contents of step 0, the contents of various counters return to 0, and all internal flag states are reset. .

「ストツプ」入力がONになると、実行中のス
テツプで運転が停止し、出力はすべてOFFにな
る。しかし内部状態はそのまま保存される。「ス
タート」入力がONになると、表示中のステツプ
からプログラムに従い運転が開始され、各ブロツ
クごとにステツプが異る場合はそれぞれの異るス
テツプから運転が開始される。「プロセスストツ
プ」入力がONになると、実行中のステツプで工
程カウンタの歩進が停止し、出力状態、計数タイ
マ等の状態を保時する。「ステツプ」入力がONに
なると、その都度、工程カウンタが1ステツプづ
つ歩進されそれに従つて表示内容、出力状態等が
変化してゆく。ただし、計数中のタイマ、カウン
タの内容は次のステツプに移ると同時にクリアさ
れる。
When the "stop" input turns ON, operation stops at the step being executed and all outputs turn OFF. However, the internal state is preserved as is. When the "start" input is turned ON, operation starts according to the program from the step being displayed. If the steps are different for each block, operation starts from each different step. When the "process stop" input is turned ON, the progress of the process counter is stopped at the step being executed, and the output status, count timer status, etc. are maintained. Each time the "step" input is turned ON, the process counter is incremented by one step, and the display contents, output status, etc. change accordingly. However, the contents of the timer and counter during counting are cleared at the same time as the next step.

このような機能を用いて、例えば自動運転の途
中から特定のブロツクを手動歩進させたい場合、
そのブロツク入力と「プロセスストツプ」入力を
ともにONにすることによつてそのブロツクの歩
進を停止させ、次に「ステツプ」入力のON−
OFFを繰り返すことにより任意のタイミングで
手動運転することができる。
Using such a function, for example, if you want to manually advance a specific block during automatic driving,
By turning on both the block input and the "process stop" input, the progress of that block is stopped, and then the "step" input is turned on.
Manual operation can be performed at any timing by repeating OFF.

CPU21の構成の概要を第5図に示す。これ
は、市販のマイクロプロセツサを使用することが
できる。
An outline of the configuration of the CPU 21 is shown in FIG. A commercially available microprocessor can be used for this.

CPU21は、クロツク発生器を内蔵したタイ
ミングおよび制御部211、命令デコーダ21
2、命令レジスタ213、演算部214、アキユ
ムレータ215、アドレスバス222に対しアド
レス信号を送り出すためのプログラムカウンタ2
16、及びアドレスバツフア217、その他の各
種レジスタ群218、データバス221に対しデ
ータの授受を行うためのデータバツフア219な
どを有し、各種レジスタ群218の中に、当該シ
ーケンスコントローラのプログラムステツプを各
ブロツクごとに規定する工程ステツプカウンタ2
24、各ブロツクごとの時計用カウンタ225、
各ブロツクごとに入力パルス信号数を計数する計
数用カウンタ226、WXYのブロツク制御信号
を出力する3進リングからなるブロツクカウンタ
227が含まれている。データバス221は8本
のラインから成り、アドレスバス222は16本の
ラインから成つている。
The CPU 21 includes a timing and control unit 211 including a clock generator, and an instruction decoder 21.
2. Program counter 2 for sending address signals to the instruction register 213, arithmetic unit 214, accumulator 215, and address bus 222.
16, an address buffer 217, a group of other registers 218, a data buffer 219 for sending and receiving data to and from a data bus 221, etc., and each register group 218 stores each program step of the sequence controller. Process step counter 2 defined for each block
24. Clock counter 225 for each block;
Each block includes a counting counter 226 for counting the number of input pulse signals, and a block counter 227 consisting of a ternary ring for outputting WXY block control signals. Data bus 221 consists of 8 lines, and address bus 222 consists of 16 lines.

次に、第3図に示したユーザプログラムの命令
語の内容がオペレーシヨンの種類によつてどのよ
うに定められているかについて第6図を参照しつ
つ説明する。
Next, how the contents of the instruction words of the user program shown in FIG. 3 are determined depending on the type of operation will be explained with reference to FIG. 6.

時間を設定する「TIM」命令の場合、第6図
Aに示すように、SET−Aに分、SET−Bに
秒、SET−Cに1/10秒が設定される。従つて、
0から99分59秒9までの時間を自在に設定するこ
とができる。
In the case of the "TIM" command for setting time, as shown in FIG. 6A, minutes are set in SET-A, seconds in SET-B, and 1/10 second in SET-C. Therefore,
You can freely set the time from 0 to 99 minutes 59 seconds 9.

計数値を設定する「CNT」命令の場合、第6
図Bに示すように、SET−Aに入力端子番号を
指定し、SET−B乃至SET−Cの4桁に計数値
が設定される。従つて、最大9999個まで設定する
ことができる。
In the case of the "CNT" command that sets the count value, the 6th
As shown in FIG. B, the input terminal number is specified in SET-A, and the count value is set in the four digits SET-B to SET-C. Therefore, a maximum of 9999 can be set.

論理演算「AND」命令の場合、第6図Cに示
すように、SET−A、SET−B、SET−Cにそ
れぞれ入力端子番号を指定し、いずれの入力端子
にも信号「1」が到来したとき歩進条件が成立す
る。
In the case of the logical operation "AND" instruction, as shown in Figure 6C, input terminal numbers are specified for SET-A, SET-B, and SET-C, and a signal "1" arrives at any input terminal. When this happens, the step condition is satisfied.

論理演算「OR」命令の場合は、SET−A、
SET−B、SET−Cにそれぞれ入力端子番号を
指定し、いずれか1つの入力端子に信号「1」が
到来したとき歩進条件が成立する。
For logical operation "OR" instruction, SET-A,
Input terminal numbers are designated for SET-B and SET-C, and the step condition is satisfied when a signal "1" arrives at any one input terminal.

ジヤンプ「JMP」命令の場合は、第6図Dに示
すように、SET−Aに指定した入力端子番号の
入力信号が「1」になつたとき歩進条件が成立
し、次にSET−Bに指定されているステツプへ
ジヤンプする。この命令において、SET−C及
び出力設定エリアは使用されない。
In the case of jump "JMP" command, as shown in Figure 6D, the step condition is satisfied when the input signal of the input terminal number specified in SET-A becomes "1", and then Jump to the specified step. In this command, SET-C and output setting area are not used.

繰返し「RPT」命令の場合、第6図Eに示す
ようにSET−Aにはじめ繰返すべき回数を設定
し、SET−Bに繰返し中に次にジヤンプすべき
ステツプ番号を設定する。また実行中CPU21
の制御により1回繰返すごとにSET−Aの内容
が−1づつ減算される。この命令において、
SET−C及び出力設定エリアは使用されない。
In the case of a repeat "RPT" command, as shown in FIG. 6E, the number of repetitions to be repeated is initially set in SET-A, and the step number to be jumped next during repetition is set in SET-B. Also running CPU21
Under the control of , the contents of SET-A are decremented by -1 each time it is repeated. In this command,
SET-C and output setting area are not used.

プログラムの終了を示す「END」命令の場合
は、第6図Fに示すように、SET−Aに指定さ
れたステツプへ直ちにジヤンプする。特に、
SET−Aの指定ステツプが0番又は1番の場合
は継続してプログラムがスタートする。この命令
において、SET−B、SET−C、出力指定エリ
アは使用されない。
In the case of an "END" command indicating the end of the program, the program immediately jumps to the step designated by SET-A, as shown in FIG. 6F. especially,
If the designated step of SET-A is number 0 or 1, the program will continue to start. In this command, SET-B, SET-C, and output designation area are not used.

リターンを指定する「RET」命令の場合は、
外部割込み発生直前に実行中であつた元のステツ
プへジヤンプする。この命令において、第6図G
に示すように、SET−A,B,C及び出力設定
エリアはいずれも使用されない。
For the "RET" instruction that specifies return,
Jumps to the original step that was being executed immediately before the external interrupt occurred. In this instruction, Figure 6G
As shown in , none of SET-A, B, C and output setting areas are used.

ノン・オペレーシヨンを指示する「NOP」命
令の場合、当該ステツプにおいては何も実行せず
に直ちに次のステツプへ進む。これはプログラム
変更により不要になつたステツプに使用して便利
である。従つて、この命令の場合、第6図Hに示
すように、SET−A,B,C及び出力設定エリ
アはいずれも使用されない。
In the case of a "NOP" instruction that instructs a non-operation, nothing is executed in that step and the process immediately proceeds to the next step. This is useful for steps that are no longer needed due to program changes. Therefore, in the case of this command, none of SET-A, B, C and output setting areas are used, as shown in FIG. 6H.

否定論理演算「NOT」命令は、単独では使用
されず、「AND」「OR」「CNT」「JMP」「SET」
等の入力に関する他の命令と併用され、その入力
信号を修飾する形で使用される。すなわち、第6
図1に示すように、SET−A,B,Cに指定さ
れた入力端子番号の入力状態「1」又は「0」を
反転して論理演算する。
Negative logic operation "NOT" instruction is not used alone, but "AND", "OR", "CNT", "JMP", "SET"
It is used in conjunction with other commands related to input such as, and is used to modify the input signal. That is, the sixth
As shown in FIG. 1, the input states "1" or "0" of the input terminal numbers designated as SET-A, B, and C are inverted and logically operated.

入力条件に応じて内部フラツグを設定する
「SET」命令の場合は、第6図Jに示すように、
SET−Aに入力端子番号を指定し、SET−B、
SET−Cに内部フラツグ番号を指定する。この
とき「NOT」と併用したときは当該内部フラツ
グのリセツト命令となり、データ表示器8又は9
の小数点が点灯してこれを表示する。
In the case of the "SET" command that sets internal flags according to input conditions, as shown in Figure 6 J,
Specify the input terminal number in SET-A, SET-B,
Specify the internal flag number in SET-C. At this time, when used together with "NOT", it becomes a reset command for the internal flag, and the data display 8 or 9
The decimal point lights up to indicate this.

割込の受付処理は、特に割込入力端子を設け
ず、入力端子I1〜I32のいずれかとジヤンプ先のス
テツプを指定することにより行われる。すなわ
ち、各ブロツクのステツプ00番に第6図Dに示す
「JMP」を設定すると、SET−Aに指定された入
力に信号が来たときSET−Bに指定されたステ
ツプへジヤンプし、そのジヤンプ先のステツプ以
降に予め組まれている割込みプログラムを優先的
に実行する。
Interrupt acceptance processing is performed by specifying one of the input terminals I 1 to I 32 and the step to jump to, without providing any particular interrupt input terminal. In other words, if "JMP" shown in Figure 6D is set in step 00 of each block, when a signal comes to the input specified in SET-A, it will jump to the step specified in SET-B, and the jump will be Interrupt programs preset after the previous step are executed preferentially.

第8図に上記実施例によりWXY、3ブロツク
を並列運転させる場合のプログラムシートの要部
抜粋を示し、第9図にその作用説明図を示す。
FIG. 8 shows an excerpt of the main part of a program sheet when three WXY blocks are operated in parallel according to the above embodiment, and FIG. 9 shows an explanatory diagram of its operation.

各ブロツク間のリンク動作は、内部フラツグの
状態を各ブロツクの歩進条件に使用することによ
り行つている。「SET」命令においてSET−Aの
入力条件が00のとき、無条件にSET−B、SET
−Cに指定されている内部フラツグがセツト又は
リセツトされる。従つて、ブロツクWのステツプ
aにおいて内部フラツグ33番と34番がセツトされ
ると、直ちにブロツクXのステツプ1のAND論
理及びブロツクYのステツプ1のAND論理が成
立して両ブロツクともステツプ2以後へ歩進し、
3ブロツクが並列に進行する。ブロツクXのステ
ツプcにおいて「SET」命令により内部フラツ
グ33番がリセツトされると、ブロツクWのステツ
プbにおけるAND論理が成立してプログラムは
ブロツクW,XのものがWに統合された形とな
り、同様にブロツクYのステツプdにおいて
「SET」命令により内部フラツグ34番がリセツト
されると、ブロツクWのステツプeにおける
AND論理が成立してブロツクYのプログラムが
Wに統合される。
Link operations between blocks are performed by using the state of internal flags as step conditions for each block. In the "SET" command, when the input condition of SET-A is 00, SET-B and SET are unconditionally
-The internal flag specified by C is set or reset. Therefore, when internal flags 33 and 34 are set at step a of block W, the AND logic of step 1 of block Step forward to
Three blocks proceed in parallel. When internal flag No. 33 is reset by the "SET" command at step c of block Similarly, when internal flag No. 34 is reset by the "SET" command at step d of block Y, it is reset at step e of block W.
The AND logic is established and the program of block Y is integrated into W.

この間の表示は、運転中のロツクモードにおい
てはWXYのうちいずれかのブロツクが作動して
いるかぎりランプ表示器10の「RUN」が点灯
しており、運転中にモード切換スイツチ12をモ
ニターモードに切換えたときは選択されているブ
ロツク、すなわちブロツク表示器3のランプ点灯
しているブロツクが作動しているときだけランプ
「RUN」が点灯するから、キー「BLC−INC」を
順次操作してブロツク選択を切換えてみれば、い
ずれの動作中のブロツクを個別に認識することが
できる。また、運転中のロツクモードにおいて、
データ表示器7,8,9はそれぞれブロツクW,
X,Yの実行中のステツプ番号を表示するから、
実行ステツプを3ブロツクとも同時に認識するこ
とができる。
The display during this time is that in the lock mode during operation, "RUN" on the lamp display 10 is lit as long as any block among WXY is operating, and when the mode changeover switch 12 is switched to monitor mode during operation. When the block is selected, the lamp ``RUN'' lights up only when the selected block, that is, the block whose lamp on block display 3 is lit, is in operation, so operate the keys ``BLC-INC'' in sequence to select the block. By switching the blocks, you can individually recognize which blocks are in operation. Also, in lock mode while driving,
Data displays 7, 8, and 9 are block W, respectively.
Displays the step numbers of X and Y being executed.
All three blocks of execution steps can be recognized at the same time.

このようなリンク機能を利用して3ブロツクを
縦続接続して直列運転をすることができる。この
場合のデータ表示器7,8,9の表示内容は、例
えばWX両ブロツクが全プログラムが終了して丁
度Yブロツクの第10ステツプにあるものとすれ
ば、「85,85,10」となり、この表示からYブロ
ツクの実行中であることを認識することができ
る。
Using such a link function, three blocks can be connected in cascade and operated in series. In this case, the display contents of the data displays 7, 8, and 9 will be "85, 85, 10" if, for example, both WX blocks are at the 10th step of the Y block after all programs have been completed. From this display, it can be recognized that the Y block is being executed.

また、各ブロツクW,X,Yを同時にスタート
させたい場合は、外部制御入力を利用し、ブロツ
クW、ブロツクX、ブロツクY、スタートの各入
力をONにすればよい。
Furthermore, if it is desired to start each block W, X, and Y at the same time, the external control inputs can be used to turn on each of the block W, block X, block Y, and start inputs.

本発明によれば、シーケンスコントローラ1台
で複数の制御対象を互に関連させながら制御する
ことができる。
According to the present invention, a single sequence controller can control a plurality of control objects while relating them to each other.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図乃至第9図はいずれも本発明実施例に係
る図面であつて、第1図はその外観正面図、第2
図は電気回路のブロツク図、第3図はユーザプロ
グラムエリア30に記憶されるプログラム命令語
の構成を示す図、第4図はユーザプログラムエリ
ア30のステツプ構成を示す図、第5図はCPU
21の構成を示すブロツク図、第6図は第3図に
示した命令語の使用状態における内容例を示す
図、第7図は外部制御入力33の端子とその選択
スイツチを示す図、第8図は複数ブロツクを並列
運転させる場合のプログラムシートの要部抜粋
図、第9図は第8図に示すプログラムの作用説明
図である。 1……入力兼内部フラツグ表示器、2……出力
表示器、3……ブロツク表示器、11……キーボ
ード、21……CPU、29……システムプログ
ラムエリア、30……ユーザプログラムエリア、
31……ワーキングエリア。
1 to 9 are drawings related to an embodiment of the present invention, and FIG. 1 is an external front view thereof, and FIG.
3 is a block diagram of the electric circuit, FIG. 3 is a diagram showing the configuration of program command words stored in the user program area 30, FIG. 4 is a diagram showing the step configuration of the user program area 30, and FIG.
21, FIG. 6 is a diagram showing an example of the contents of the instruction word shown in FIG. The figure is an excerpt of a main part of a program sheet when a plurality of blocks are operated in parallel, and FIG. 9 is an explanatory diagram of the operation of the program shown in FIG. 8. 1... Input and internal flag display, 2... Output display, 3... Block display, 11... Keyboard, 21... CPU, 29... System program area, 30... User program area,
31... Working area.

Claims (1)

【特許請求の範囲】[Claims] 1 複数個の入力信号端子と、複数個の出力信号
端子と、オペレーシヨンの種類,歩進条件を指定
するデータ及び出力指令データを工程ステツプご
とに貯蔵するプログラムメモリと、上記プログラ
ムメモリにオペレーシヨンの種類,データ数値等
を書き込むためのキーボードと、中央処理ユニツ
トとを備え、歩進条件が成立したときプログラム
が次のステツプへ進む方式のシーケンスコントロ
ーラにおいて、複数ブロツクごとの工程ステツプ
を計数する複数個の工程カウンタと、上記複数ブ
ロツクを外部から個別に選択するブロツク選択入
力と、実行中ステツプの歩進並びにそのステツプ
の出力の停止,実行中ステツプの歩進停止,プロ
グラムの開始,手動歩進等の制御入力を設け、上
記ブロツク選択入力と上記制御入力の組合わせに
よりブロツク別のプログラムを外部から制御し得
るように構成したことを特徴とする工程歩進型シ
ーケンスコントローラ。
1. A plurality of input signal terminals, a plurality of output signal terminals, a program memory that stores data specifying the type of operation, step conditions, and output command data for each process step, and a program memory that stores the operation information in the program memory. A sequence controller is equipped with a keyboard for writing the types of data, data values, etc., and a central processing unit, and the program advances to the next step when step conditions are met. A block selection input that selects each of the above-mentioned blocks individually from the outside, increments of the step being executed, stopping the output of that step, stopping the step of the step being executed, starting the program, manual increments. 1. A step-by-step sequence controller, characterized in that it is provided with control inputs such as the following, and is configured such that a program for each block can be externally controlled by a combination of the block selection input and the control input.
JP18075680A 1980-12-19 1980-12-19 Process step-forward type sequence controller Granted JPS56168215A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18075680A JPS56168215A (en) 1980-12-19 1980-12-19 Process step-forward type sequence controller

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18075680A JPS56168215A (en) 1980-12-19 1980-12-19 Process step-forward type sequence controller

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP7240780A Division JPS56168214A (en) 1980-05-29 1980-05-29 Process step-forward type sequence controller

Publications (2)

Publication Number Publication Date
JPS56168215A JPS56168215A (en) 1981-12-24
JPS6236564B2 true JPS6236564B2 (en) 1987-08-07

Family

ID=16088762

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18075680A Granted JPS56168215A (en) 1980-12-19 1980-12-19 Process step-forward type sequence controller

Country Status (1)

Country Link
JP (1) JPS56168215A (en)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS588308B2 (en) * 1976-07-12 1983-02-15 松下電工株式会社 Pre-aeration device for the flow rate adjustment tank of human waste purification equipment
DE2642481C3 (en) * 1976-09-17 1984-04-05 Mannesmann AG, 4000 Düsseldorf Method and device for aligning a US test facility
JPS5856121B2 (en) * 1978-03-06 1983-12-13 オムロン株式会社 sequence programmer
JPS592923B2 (en) * 1978-08-23 1984-01-21 オムロン株式会社 sequence programmer
JPS603208B2 (en) * 1978-09-06 1985-01-26 オムロン株式会社 programmable controller

Also Published As

Publication number Publication date
JPS56168215A (en) 1981-12-24

Similar Documents

Publication Publication Date Title
US4006464A (en) Industrial process controller
JPS6112282B2 (en)
JPS6236563B2 (en)
JPS6236569B2 (en)
JPS6236568B2 (en)
JPS592923B2 (en) sequence programmer
JPS6236564B2 (en)
JPS6236565B2 (en)
JPH01177609A (en) Simulation system for pc
JPS6236566B2 (en)
JPS6236570B2 (en)
JPS6236567B2 (en)
JPS5952303A (en) Programmable controller provided with forcible operating function of input and output data
JP2731166B2 (en) Programmable controller
EP0923010B1 (en) Programmable controller
JPH07120182B2 (en) Numerical control system
JPS607281B2 (en) Display method for output data settings in sequence programmer
JPS6295603A (en) Programmable controller
JP2507999B2 (en) Program setting input device for control equipment
JP2727804B2 (en) Radio selective call receiver and method of setting incoming call information display order
JPS62224805A (en) Ladder diagram display system for program of sequence programmable controller
JPS6326889B2 (en)
JPH026996A (en) Display device
JPS5856121B2 (en) sequence programmer
JP2858790B2 (en) Time setting device in electrical equipment