JPS6237535B2 - - Google Patents
Info
- Publication number
- JPS6237535B2 JPS6237535B2 JP52157997A JP15799777A JPS6237535B2 JP S6237535 B2 JPS6237535 B2 JP S6237535B2 JP 52157997 A JP52157997 A JP 52157997A JP 15799777 A JP15799777 A JP 15799777A JP S6237535 B2 JPS6237535 B2 JP S6237535B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- potential
- conductivity type
- terminal
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置にかかり、特に半導体のＰ
−ｎ接合及び絶縁物質よりなる蓄電容量部と有す
る半導体装置に関するものである。
−ｎ接合及び絶縁物質よりなる蓄電容量部と有す
る半導体装置に関するものである。
従来の半導体表面に形成される集積回路に於い
ては、これを形成する個々のトランジスタが
MOS（Unipolar）TrかBipolar Trかの何れに拘
らず、該集積回路内に現われる電位は、一般に使
用される二種の電源電圧値の間の値をとるもので
ある。しかし該集積回路でその回路構成に依り、
当電源電圧よりも高い又は低い電圧を必要とする
場合がある。このためこのような高い又は低い電
圧を該集積回路内で上記二種の電源電圧のもとで
発生させる方法が特別に考えられている。例えば
その使用する電源電圧の正値又は負値に拘らず集
積回路内に絶対値に関して電源電圧値より大きな
電位を必要とするとき、特別にブートストラツプ
回路を同集積回路内に構成する。又他例では、該
集積回路内に当電源の極性と逆の極性を有する一
定電位を発生するため、チヤージポンプ（文献：
IE3 VOL ED−16、NO ３ Charge Pumping
in Devicesにこのチヤージポンプの動作原理が述
べられている）と呼ばれる回路を構成する案が提
案され且つ製品化されている。
ては、これを形成する個々のトランジスタが
MOS（Unipolar）TrかBipolar Trかの何れに拘
らず、該集積回路内に現われる電位は、一般に使
用される二種の電源電圧値の間の値をとるもので
ある。しかし該集積回路でその回路構成に依り、
当電源電圧よりも高い又は低い電圧を必要とする
場合がある。このためこのような高い又は低い電
圧を該集積回路内で上記二種の電源電圧のもとで
発生させる方法が特別に考えられている。例えば
その使用する電源電圧の正値又は負値に拘らず集
積回路内に絶対値に関して電源電圧値より大きな
電位を必要とするとき、特別にブートストラツプ
回路を同集積回路内に構成する。又他例では、該
集積回路内に当電源の極性と逆の極性を有する一
定電位を発生するため、チヤージポンプ（文献：
IE3 VOL ED−16、NO ３ Charge Pumping
in Devicesにこのチヤージポンプの動作原理が述
べられている）と呼ばれる回路を構成する案が提
案され且つ製品化されている。
本発明は、上記の２例に示された主旨と同じ思
想の下に半導体基体表面に形成される集積回路内
に同回路で使用される電源電圧とその極性が逆の
電位を得る半導体装置を提供せんとするものであ
る。即ち、少くもその極性が正の電圧と接地電圧
を電源電圧とする集積回路内に極性が負の電位を
再現性よく発生する。又は少くもその極性が負の
電圧と接地電圧を電源電圧とする集積回路内に極
性が正の電位を再現性よく発生する半導体装置を
提供することを目的とする。
想の下に半導体基体表面に形成される集積回路内
に同回路で使用される電源電圧とその極性が逆の
電位を得る半導体装置を提供せんとするものであ
る。即ち、少くもその極性が正の電圧と接地電圧
を電源電圧とする集積回路内に極性が負の電位を
再現性よく発生する。又は少くもその極性が負の
電圧と接地電圧を電源電圧とする集積回路内に極
性が正の電位を再現性よく発生する半導体装置を
提供することを目的とする。
本発明の特徴は、半導体基体表面上に該基体の
導電型と異る導電型を有する領域を少くとも２領
域形成し、この内の１領域を蓄電容量部の１対の
電極の１極とし、絶縁物質をはさんで相対した他
方の蓄電容量部の電極を形成し、当電極を先述し
た該基体の導電型と異る導電型を有する残りの領
域がダイオードの１電極となるダイオードの他方
電極に接続する構成としたことである。
導電型と異る導電型を有する領域を少くとも２領
域形成し、この内の１領域を蓄電容量部の１対の
電極の１極とし、絶縁物質をはさんで相対した他
方の蓄電容量部の電極を形成し、当電極を先述し
た該基体の導電型と異る導電型を有する残りの領
域がダイオードの１電極となるダイオードの他方
電極に接続する構成としたことである。
次に実施例で以つて本発明の詳細な説明を行
う。以下その導電型がＰ型の半導体基体の場合に
ついてのみ述べるが、Ｎ型の半導体基体の場合も
全く同様となることに前もつて言及しておく。但
し、この場合半導体の導電型は当実施例であられ
る導電型とは全て逆になる。
う。以下その導電型がＰ型の半導体基体の場合に
ついてのみ述べるが、Ｎ型の半導体基体の場合も
全く同様となることに前もつて言及しておく。但
し、この場合半導体の導電型は当実施例であられ
る導電型とは全て逆になる。
第１図の如く導電型がＰ型の半導体基体１０１
の表面に比較的厚い膜厚を有する絶縁物質１０２
を形成し、該絶縁物質が形成されていない該半導
体基体表面部に導電型がＮ型の領域１０３，１０
４を形成する。次に斯くの如きＮ型領域のうちの
１領域１０３がその１対の電極の一方となる蓄電
容量部の絶縁物質１０５（例えば二酸化シリコン
膜、シリコン窒化膜）を設け、当蓄電容量部の他
方の電極１０６を形成する。ここで当蓄電部の片
電極１０６はアルミ等の金属又は、高濃度有効不
純物（本実施例ではＰ型不純物）を含有する半導
体物質で構成されるか又は、アルミ等の金属と高
濃度有効不純物を含有する半導体物質を接続した
姿態の電極で構成される。斯くの如き蓄電容量部
の片側電極１０６はその導電型がＰ型の領域１０
７とオーミツクに接続される。ここで該Ｐ型領域
１０７は先述したＮ型導電型領域の巾１０３と異
る領域１０４に構成されており、領域１０７，１
０４は半導体のＰ−ｎ接合１１１を有するダイオ
ードを形成する。次に先述したＮ型導電領域１０
３部に電極１０８を、該蓄電容量部の片側電極１
０６に取り出し電極１０９を、先述した他のＮ型
導電領域１０４部の電極１１０をそれぞれ形成す
る。斯くして本発明に於ける半導体装置は構成さ
れる。
の表面に比較的厚い膜厚を有する絶縁物質１０２
を形成し、該絶縁物質が形成されていない該半導
体基体表面部に導電型がＮ型の領域１０３，１０
４を形成する。次に斯くの如きＮ型領域のうちの
１領域１０３がその１対の電極の一方となる蓄電
容量部の絶縁物質１０５（例えば二酸化シリコン
膜、シリコン窒化膜）を設け、当蓄電容量部の他
方の電極１０６を形成する。ここで当蓄電部の片
電極１０６はアルミ等の金属又は、高濃度有効不
純物（本実施例ではＰ型不純物）を含有する半導
体物質で構成されるか又は、アルミ等の金属と高
濃度有効不純物を含有する半導体物質を接続した
姿態の電極で構成される。斯くの如き蓄電容量部
の片側電極１０６はその導電型がＰ型の領域１０
７とオーミツクに接続される。ここで該Ｐ型領域
１０７は先述したＮ型導電型領域の巾１０３と異
る領域１０４に構成されており、領域１０７，１
０４は半導体のＰ−ｎ接合１１１を有するダイオ
ードを形成する。次に先述したＮ型導電領域１０
３部に電極１０８を、該蓄電容量部の片側電極１
０６に取り出し電極１０９を、先述した他のＮ型
導電領域１０４部の電極１１０をそれぞれ形成す
る。斯くして本発明に於ける半導体装置は構成さ
れる。
次に第２図に本発明の半導体装置の等価回路概
略図を示す。この中でａの回路は半導体基体（第
１図の１０１）がＰ型の導電性を有する場合であ
り、ｂの回路は同基体がＮ型の導電性を有する場
合である。又第３図に本発明に於ける入力パルス
と出力パルスを示した。当第２図、第３図並びに
第１図を参照しながら本発明の動作方法及び原理
について説明する。ここで第２図の２０１（２０
１′），２０２（２０２′），２０３（２０３′）は
それぞれ第１図の１０８，１０９，１１０に対応
するものである。第２図２０１（第１図１０８）
に第３図Ａの如き矩形パルスを与える。本発明半
導体装置の作動初期では、端子２０３が接地され
ておりしかも端子２０１の電位が初め接地電位の
とき端子２０２の電位はＰ−ｎ接合の内部発生電
位差だけ接地電位より低くなる。次に端子２０１
の電位が正に上昇すると容量２０４，２０４′を
介して容量カツプリングが起り端子２０２の電位
が正に上昇しようとする。しかしここでダイオー
ド２０５，２０５′が順方向にバイアスされるこ
とになり、容量カツプリングによる端子２０２の
電位上昇は阻止される。即ち、端子２０２部に接
地端子２０３より電子が注入されると等価のこと
が生じる。次に再び端子２０１に加えられる矩形
パルスの電位が接地電位になる時、再び容量２０
４を介する容量カツプリングにより端子２０２の
電位は下がる。この時の電圧は(1)式で表わされ
る。
略図を示す。この中でａの回路は半導体基体（第
１図の１０１）がＰ型の導電性を有する場合であ
り、ｂの回路は同基体がＮ型の導電性を有する場
合である。又第３図に本発明に於ける入力パルス
と出力パルスを示した。当第２図、第３図並びに
第１図を参照しながら本発明の動作方法及び原理
について説明する。ここで第２図の２０１（２０
１′），２０２（２０２′），２０３（２０３′）は
それぞれ第１図の１０８，１０９，１１０に対応
するものである。第２図２０１（第１図１０８）
に第３図Ａの如き矩形パルスを与える。本発明半
導体装置の作動初期では、端子２０３が接地され
ておりしかも端子２０１の電位が初め接地電位の
とき端子２０２の電位はＰ−ｎ接合の内部発生電
位差だけ接地電位より低くなる。次に端子２０１
の電位が正に上昇すると容量２０４，２０４′を
介して容量カツプリングが起り端子２０２の電位
が正に上昇しようとする。しかしここでダイオー
ド２０５，２０５′が順方向にバイアスされるこ
とになり、容量カツプリングによる端子２０２の
電位上昇は阻止される。即ち、端子２０２部に接
地端子２０３より電子が注入されると等価のこと
が生じる。次に再び端子２０１に加えられる矩形
パルスの電位が接地電位になる時、再び容量２０
４を介する容量カツプリングにより端子２０２の
電位は下がる。この時の電圧は(1)式で表わされ
る。
Ｖ＝−（｜Vin｜＋Vo） ……(1)式
ここでVinはｐ−ｎ接合の接触電位であり、Vo
は端子２０１に加えられる矩形パルスの高い方の
電位を示す。すなわち、第２図の201端子に第３
図Ａの如き接地電位と正値電位の間の矩形パルス
を入力すると第２図端子２０２には第３図Ｂに示
した如き矩形パルス即ち接地電位と(1)式 Ｖ＝−（｜Vin｜＋Vo）の電位の矩形パルスが
発生する。以上第２図ａについて述べたが、ｂの
場合には、端子２０３′を接地した状態で端子２
０１′に接地電位と、負の極性電位をもつ矩形パ
ルスを与えると、ａの場合とは逆に容量２０４′
に依る容量カツプリングにより端子２０２′部に
＋｜Vin｜電位と｛｜Vin｜＋｜Vo｜）｝電位の矩
形パルスが発生する。斯くの如く、本発明は、半
導体のｐ−ｎ接合で以つて電流方向の非可逆性を
与えながら容量カツプリングで以つて電源電圧と
逆極性の信号パルスを再現性よく発生する。斯く
の如き逆極性の信号パルスは例えば集積回路内の
デプレツシヨン型MOS電界効果トランジスタの
作動に有効に使用できる。
は端子２０１に加えられる矩形パルスの高い方の
電位を示す。すなわち、第２図の201端子に第３
図Ａの如き接地電位と正値電位の間の矩形パルス
を入力すると第２図端子２０２には第３図Ｂに示
した如き矩形パルス即ち接地電位と(1)式 Ｖ＝−（｜Vin｜＋Vo）の電位の矩形パルスが
発生する。以上第２図ａについて述べたが、ｂの
場合には、端子２０３′を接地した状態で端子２
０１′に接地電位と、負の極性電位をもつ矩形パ
ルスを与えると、ａの場合とは逆に容量２０４′
に依る容量カツプリングにより端子２０２′部に
＋｜Vin｜電位と｛｜Vin｜＋｜Vo｜）｝電位の矩
形パルスが発生する。斯くの如く、本発明は、半
導体のｐ−ｎ接合で以つて電流方向の非可逆性を
与えながら容量カツプリングで以つて電源電圧と
逆極性の信号パルスを再現性よく発生する。斯く
の如き逆極性の信号パルスは例えば集積回路内の
デプレツシヨン型MOS電界効果トランジスタの
作動に有効に使用できる。
第１図は本発明の一実施例を示す断面図であ
る。第２図は本発明における半導体装置の等価回
路概略図である。第３図Ａは本発明の作動入力パ
ルスを示す図であり、第３図Ｂはその出力パルス
を示す図である。 尚、図において、１０１……半導体基体、１０
２……厚い絶縁物質、１０３……半導体基体１０
１と異なる導電型の半導体領域１、１０４……半
導体基体１０１と異る導電型の半導体領域２、１
０５……蓄電容量用絶縁物質、１０６……蓄電容
量部の１電極、１０７……ｐ−ｎ接合ダイオード
の１電極、１０８……蓄電容量部の１取り出し電
極、１０９……蓄電容量部の１取り出し電極、１
１０……ｐ−ｎ接合ダイオード１取り出し電極、
１１１……ｐ−ｎ接合、２０１，２０１′……第
１図の１０８に相当する蓄電容量部の電極、２０
２，２０２′……第１図の１０９に相当する蓄電
容量部の電極、２０３，２０３′……第１図の１
１０に相当するｐ−ｎ接合ダイオード電極、２０
４，２０４′……蓄電容量部、２０５，２０５′…
…半導体ｐ−ｎ接合ダイオードである。
る。第２図は本発明における半導体装置の等価回
路概略図である。第３図Ａは本発明の作動入力パ
ルスを示す図であり、第３図Ｂはその出力パルス
を示す図である。 尚、図において、１０１……半導体基体、１０
２……厚い絶縁物質、１０３……半導体基体１０
１と異なる導電型の半導体領域１、１０４……半
導体基体１０１と異る導電型の半導体領域２、１
０５……蓄電容量用絶縁物質、１０６……蓄電容
量部の１電極、１０７……ｐ−ｎ接合ダイオード
の１電極、１０８……蓄電容量部の１取り出し電
極、１０９……蓄電容量部の１取り出し電極、１
１０……ｐ−ｎ接合ダイオード１取り出し電極、
１１１……ｐ−ｎ接合、２０１，２０１′……第
１図の１０８に相当する蓄電容量部の電極、２０
２，２０２′……第１図の１０９に相当する蓄電
容量部の電極、２０３，２０３′……第１図の１
１０に相当するｐ−ｎ接合ダイオード電極、２０
４，２０４′……蓄電容量部、２０５，２０５′…
…半導体ｐ−ｎ接合ダイオードである。
Claims (1)
- １ 一導電型半導体基体の一主表面に逆導電型領
域を少なくとも２個所設け、一方の該逆導電型領
域に一導電型領域を設け、他方の該逆導電型領域
を第１の電極とし第２の電極を前記一導電型領域
に接続した蓄電容量部を形成し、前記第１の電極
に印加した信号パルスと逆極性の信号パルスを前
記第２の電極から取り出すことを特徴とする半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15799777A JPS5491085A (en) | 1977-12-28 | 1977-12-28 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15799777A JPS5491085A (en) | 1977-12-28 | 1977-12-28 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5491085A JPS5491085A (en) | 1979-07-19 |
| JPS6237535B2 true JPS6237535B2 (ja) | 1987-08-13 |
Family
ID=15661978
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15799777A Granted JPS5491085A (en) | 1977-12-28 | 1977-12-28 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5491085A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0182530U (ja) * | 1987-11-20 | 1989-06-01 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5826689B2 (ja) * | 1975-08-13 | 1983-06-04 | 松下電器産業株式会社 | チユ−ナソウチ |
-
1977
- 1977-12-28 JP JP15799777A patent/JPS5491085A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0182530U (ja) * | 1987-11-20 | 1989-06-01 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5491085A (en) | 1979-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4559548A (en) | CMOS Charge pump free of parasitic injection | |
| EP0143157B1 (en) | Charge pumping circuit for a substrate voltage generator | |
| US4377756A (en) | Substrate bias circuit | |
| US5360989A (en) | MIS type capacitor having reduced change in capacitance when biased in forward and reverse directions | |
| US4255677A (en) | Charge pump substrate bias generator | |
| EP0048474A1 (en) | Self-substrate-bias circuit device | |
| JPH0793383B2 (ja) | 半導体装置 | |
| JPS6038028B2 (ja) | 基板電位発生装置 | |
| JPH06105785B2 (ja) | 逆電圧保護回路を具えたパワー半導体装置 | |
| US4704625A (en) | Capacitor with reduced voltage variability | |
| JPS6386465A (ja) | 基板にキャパシタを形成する方法 | |
| US5637887A (en) | Silicon controller rectifier (SCR) with capacitive trigger | |
| US3808476A (en) | Charge pump photodetector | |
| JPS6237535B2 (ja) | ||
| US4266237A (en) | Semiconductor apparatus | |
| US4587546A (en) | Light-triggerable thyristor having a low light power requirement | |
| JP3412393B2 (ja) | 半導体装置 | |
| JPH0318345B2 (ja) | ||
| US5805410A (en) | MOS capacitor for improving electrostatic durability by using of a transistor | |
| JPH05243281A (ja) | 半導体装置及びその製造方法 | |
| JPH09102609A (ja) | 半導体装置 | |
| JP2574082B2 (ja) | 絶縁ゲート型電界効果半導体装置 | |
| JPS628400A (ja) | コンデンサメモリ回路 | |
| JP2907504B2 (ja) | 半導体装置 | |
| JPS62163358A (ja) | 自己回復型ｍｏｓキヤパシタ |