JPS6237859B2 - - Google Patents
Info
- Publication number
- JPS6237859B2 JPS6237859B2 JP55010291A JP1029180A JPS6237859B2 JP S6237859 B2 JPS6237859 B2 JP S6237859B2 JP 55010291 A JP55010291 A JP 55010291A JP 1029180 A JP1029180 A JP 1029180A JP S6237859 B2 JPS6237859 B2 JP S6237859B2
- Authority
- JP
- Japan
- Prior art keywords
- line
- input
- data
- output
- line number
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/122—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware performs an I/O function other than control of data transfer
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer And Data Communications (AREA)
- Communication Control (AREA)
Description
【発明の詳細な説明】
本発明は通信制御装置に関する。
従来、この種の通信制御装置は、各回線からの
入力データを直接回線制御メモリへ入力するよう
に構成するか、または、各回線ごとにフアースト
イン・フアーストアウト・キユーを有し、必ず該
キユーを介してデータを入力するよう構成されて
いた。そのため、前者の場合、一時的な入力負荷
の増加に対して、処理不可となる欠点があり、後
者の場合は、回線対応に多数のハードウエアを必
要とする欠点があつた。
入力データを直接回線制御メモリへ入力するよう
に構成するか、または、各回線ごとにフアースト
イン・フアーストアウト・キユーを有し、必ず該
キユーを介してデータを入力するよう構成されて
いた。そのため、前者の場合、一時的な入力負荷
の増加に対して、処理不可となる欠点があり、後
者の場合は、回線対応に多数のハードウエアを必
要とする欠点があつた。
本発明は、回線からの入力データを回線制御メ
モリの状態により、対応する回線番号と共に、先
着順に入出力するフアーストイン・フアーストア
ウト・キユーに入力することにより、上記欠点を
解決し、一時的な入力負荷の増加に対して、回線
対応にフアーストイン・フアーストアウト・キユ
ーを有することなく、処理可能な通信制御装置を
提供することを目的とする。
モリの状態により、対応する回線番号と共に、先
着順に入出力するフアーストイン・フアーストア
ウト・キユーに入力することにより、上記欠点を
解決し、一時的な入力負荷の増加に対して、回線
対応にフアーストイン・フアーストアウト・キユ
ーを有することなく、処理可能な通信制御装置を
提供することを目的とする。
本発明の通信制御装置は、各回線対応の制御情
報および入出力データを入出力する回線制御メモ
リと；各回線の制御指示、各回線からの入力デー
タおよび各回線への出力データを前記回線制御メ
モリとの間で授受する通信制御プロセツサと；前
記回線制御メモリへ入力される回線からの入力デ
ータおよび対応する回線番号を先着順に入出力す
るフアーストイン・フアーストアウト・キユー
と；該フアーストイン・フアーストアウト・キユ
ーから出力された回線番号と指定回線番号を比較
する比較部と；を含み、前記回線制御メモリへ入
力されたデータが前記通信制御プロセツサに引き
取られていない場合、回線からのそれ以後の入力
データおよび対応回線番号を前記フアーストイ
ン・フアーストアウト・キユーへ入力し、さら
に、前記回線制御メモリへ入力されたデータが前
記通信制御プロセツサに引き取られた場合、前記
フアーストイン・フアーストアウト・キユーへ入
力されたデータおよび回線番号を先着順に出力
し、該出力された回線番号と指示された回線番号
とを前記比較部で比較し、一致した場合その時の
フアーストイン・フアーストアウト・キユーから
の出力を前記回線制御メモリへ入力し、不一致の
時は再度該フアーストイン・フアーストアウト・
キユーへ入力することを特徴とする。
報および入出力データを入出力する回線制御メモ
リと；各回線の制御指示、各回線からの入力デー
タおよび各回線への出力データを前記回線制御メ
モリとの間で授受する通信制御プロセツサと；前
記回線制御メモリへ入力される回線からの入力デ
ータおよび対応する回線番号を先着順に入出力す
るフアーストイン・フアーストアウト・キユー
と；該フアーストイン・フアーストアウト・キユ
ーから出力された回線番号と指定回線番号を比較
する比較部と；を含み、前記回線制御メモリへ入
力されたデータが前記通信制御プロセツサに引き
取られていない場合、回線からのそれ以後の入力
データおよび対応回線番号を前記フアーストイ
ン・フアーストアウト・キユーへ入力し、さら
に、前記回線制御メモリへ入力されたデータが前
記通信制御プロセツサに引き取られた場合、前記
フアーストイン・フアーストアウト・キユーへ入
力されたデータおよび回線番号を先着順に出力
し、該出力された回線番号と指示された回線番号
とを前記比較部で比較し、一致した場合その時の
フアーストイン・フアーストアウト・キユーから
の出力を前記回線制御メモリへ入力し、不一致の
時は再度該フアーストイン・フアーストアウト・
キユーへ入力することを特徴とする。
次に図面を参照して本発明の実施例について説
明する。第１図は本発明の一実施例を示すブロツ
ク図である。通信制御装置CCUは、回線L0，L1
…Lnと回線アダプターLA0，LA1…LAnを介して
データを入出力する回線入力レジスタLA IN、
回線出力レジスタLA OUTと、LA INからのお
よびLA OUTへの各回線対応の制御情報および
入出力データを回線制御部Ｌ CTLの制御によ
り、入出力する回線制御メモリLCWと、各回線
の制御指示、各回線から入力データおよび各回線
への出力データをLCWとの間で授受する通信制
御プロセツサCCPと、LA INからの入力データ
DTiおよび対応する回線番号Liをキユーコントロ
ール部Ｑ CTLの制御により先着順に入出力す
るフアーストイン・フアーストアウト・キユー
LQと、LQからの出力LiおよびＱ CTLからの指
定回線番号QLiを比較し、一致（不一致）出力Ｍ
を出力する比較部MATとを有する。
明する。第１図は本発明の一実施例を示すブロツ
ク図である。通信制御装置CCUは、回線L0，L1
…Lnと回線アダプターLA0，LA1…LAnを介して
データを入出力する回線入力レジスタLA IN、
回線出力レジスタLA OUTと、LA INからのお
よびLA OUTへの各回線対応の制御情報および
入出力データを回線制御部Ｌ CTLの制御によ
り、入出力する回線制御メモリLCWと、各回線
の制御指示、各回線から入力データおよび各回線
への出力データをLCWとの間で授受する通信制
御プロセツサCCPと、LA INからの入力データ
DTiおよび対応する回線番号Liをキユーコントロ
ール部Ｑ CTLの制御により先着順に入出力す
るフアーストイン・フアーストアウト・キユー
LQと、LQからの出力LiおよびＱ CTLからの指
定回線番号QLiを比較し、一致（不一致）出力Ｍ
を出力する比較部MATとを有する。
CCPによつて、各回線対応にLCMに書込まれ
た制御指示情報をＬ CTLはLCWアクセスに割
り当てられた時間にLCWより読み出し、該制御
指示情報に基づいて、LA INからデータDTiを
LCWへ入力し、また、LA OUTへのデータDT0
をLCWから出力する。このとき、以前にLA IN
からLCWへ入力したデータがCCPにより引き取
られていない場合、Ｌ CTLは、Ｑ CTLに指
示を与え、LA INからの入力データDTiおよび対
応する回線番号ＬiをLQに入力する。CCPが
LCW内のデータを引き取つた時、CCPからの指
示によりＱ CTLはLQよりデータを先着順に出
力し、指示された回線番号QLiおよびLQから出
力されたＬiをMATにより比較し、一致した場
合、その時のLQからの出力DTiをLCWに入力す
る。それ以外のデータは、再度LQに先着順に入
力する。
た制御指示情報をＬ CTLはLCWアクセスに割
り当てられた時間にLCWより読み出し、該制御
指示情報に基づいて、LA INからデータDTiを
LCWへ入力し、また、LA OUTへのデータDT0
をLCWから出力する。このとき、以前にLA IN
からLCWへ入力したデータがCCPにより引き取
られていない場合、Ｌ CTLは、Ｑ CTLに指
示を与え、LA INからの入力データDTiおよび対
応する回線番号ＬiをLQに入力する。CCPが
LCW内のデータを引き取つた時、CCPからの指
示によりＱ CTLはLQよりデータを先着順に出
力し、指示された回線番号QLiおよびLQから出
力されたＬiをMATにより比較し、一致した場
合、その時のLQからの出力DTiをLCWに入力す
る。それ以外のデータは、再度LQに先着順に入
力する。
本発明は以上説明したように、回線制御メモリ
に書込まれた回線からの入力データが一時的な負
荷の増加によりCCPに引き取られない場合、入
力データを先着順に入出力するLQに積み込むこ
とにより入力データを正常に受信することが可能
であり、通信制御プロセツサCCPの平常時の負
荷に対する使用率を高められる効果がある。
に書込まれた回線からの入力データが一時的な負
荷の増加によりCCPに引き取られない場合、入
力データを先着順に入出力するLQに積み込むこ
とにより入力データを正常に受信することが可能
であり、通信制御プロセツサCCPの平常時の負
荷に対する使用率を高められる効果がある。
第１図は本発明の通信制御装置の一実施例を示
すブロツク図である。 CPUは中央処理装置、CCUは通信制御装置、
CCPは通信制御プロセツサ、LCWは回線制御メ
モリ、LA OUTは回線出力レジスタ、LA INは
回線入力レジスタ、LQはフアーストイン・フア
ーストアウト・キユー、Ｑ CTLはキユーコン
トロール部、Ｌ CTLは回線制御部、LA0，LA1
…LAnは回線アダプター、L0，L1…Lnは回線、
DT0は回線への出力データ、DTiは回線からの入
力データ、Ｌiは入力データDTiに対応する回線番
号、QLiはＱ CTLから指示された回線番号、
MATはＬiとQLiの比較回路、ＭはMATの出力。
すブロツク図である。 CPUは中央処理装置、CCUは通信制御装置、
CCPは通信制御プロセツサ、LCWは回線制御メ
モリ、LA OUTは回線出力レジスタ、LA INは
回線入力レジスタ、LQはフアーストイン・フア
ーストアウト・キユー、Ｑ CTLはキユーコン
トロール部、Ｌ CTLは回線制御部、LA0，LA1
…LAnは回線アダプター、L0，L1…Lnは回線、
DT0は回線への出力データ、DTiは回線からの入
力データ、Ｌiは入力データDTiに対応する回線番
号、QLiはＱ CTLから指示された回線番号、
MATはＬiとQLiの比較回路、ＭはMATの出力。
Claims (1)
- 【特許請求の範囲】 １ 各回線対応の制御情報および入出力データを
入出力する回線制御メモリと、 各回線の制御指示、各回線からの入力データお
よび各回線への出力データを前記回線制御メモリ
との間で授受する通信制御プロセツサと、 前記回線制御メモリへ入力される回線からの入
力データおよび対応する回線番号を先着順に入出
力するフアーストイン・フアーストアウト・キユ
ーと、 該フアーストイン・フアーストアウト・キユー
から出力された回線番号と指定回線番号を比較す
る比較部と、 を含み、 前記回線制御メモリへ入力されたデータが前記
通信制御プロセツサに引き取られていない場合、
回線からのそれ以後の入力データおよび対応回線
番号を前記フアーストイン・フアーストアウト・
キユーへ入力し、 さらに、前記回線制御メモリへ入力されたデー
タが前記通信制御プロセツサに引き取られた場
合、前記フアーストイン・フアーストアウト・キ
ユーへ入力されたデータおよび回線番号を先着順
に出力し、該出力された回線番号と指示された回
線番号とを前記比較部で比較し、一致した場合そ
の時のフアーストイン・フアーストアウト・キユ
ーからの出力を前記回線制御メモリへ入力し、不
一致の時は再度該フアーストイン・フアーストア
ウト・キユーへ入力することを特徴とする通信制
御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1029180A JPS56107662A (en) | 1980-01-31 | 1980-01-31 | Communication control equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1029180A JPS56107662A (en) | 1980-01-31 | 1980-01-31 | Communication control equipment |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56107662A JPS56107662A (en) | 1981-08-26 |
| JPS6237859B2 true JPS6237859B2 (ja) | 1987-08-14 |
Family
ID=11746187
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1029180A Granted JPS56107662A (en) | 1980-01-31 | 1980-01-31 | Communication control equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56107662A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5970333A (ja) * | 1982-10-15 | 1984-04-20 | Matsushita Electric Works Ltd | 多重伝送システムのデ−タ受信器 |
| JPS59109943A (ja) * | 1982-12-15 | 1984-06-25 | Hitachi Ltd | 通信制御装置の回線処理制御方式 |
-
1980
- 1980-01-31 JP JP1029180A patent/JPS56107662A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56107662A (en) | 1981-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4417303A (en) | Multi-processor data communication bus structure | |
| JPS6237859B2 (ja) | ||
| WO1993012486A1 (en) | Direct memory access interface for buses of different width | |
| JPS5968069A (ja) | アクセス優先制御方式 | |
| JPH04323755A (ja) | Ｄｍａ装置 | |
| RU2027219C1 (ru) | Устройство для распределения заданий процессорам | |
| JPS5864529A (ja) | 計算機システムの入出力制御装置 | |
| JPS5937878Y2 (ja) | 情報処理装置 | |
| JPS61292752A (ja) | 仮想計算機システム | |
| JPS62145345A (ja) | 直接メモリアクセス間隔制御方式 | |
| JPH0256697B2 (ja) | ||
| JPS5850410Y2 (ja) | 割込み優先順位制御装置 | |
| JPS61183765A (ja) | デ−タ転送制御方式 | |
| JPS6151256A (ja) | 受信デ−タ転送制御方式 | |
| JPS63137346A (ja) | デ−タ転送のバツフア制御方式 | |
| JPH05181984A (ja) | データ処理システム | |
| JPH01111252A (ja) | データ転送制御方式 | |
| JPH07182278A (ja) | バス調停装置 | |
| JPH02128597A (ja) | 電力プラントモニタ用高速伝送装置 | |
| JPH0377125A (ja) | 分散処理型監視制御装置における蓄積データの印字方法 | |
| JPS6124739B2 (ja) | ||
| JPS616754A (ja) | ダイレクト・メモリ・アクセス転送方式 | |
| JPH02287661A (ja) | データアクセス方式 | |
| JPS58101336A (ja) | 高速情報伝送方式 | |
| JPS62245462A (ja) | メモリアクセス制御装置 |