JPS6238713B2 - - Google Patents
Info
- Publication number
- JPS6238713B2 JPS6238713B2 JP53024894A JP2489478A JPS6238713B2 JP S6238713 B2 JPS6238713 B2 JP S6238713B2 JP 53024894 A JP53024894 A JP 53024894A JP 2489478 A JP2489478 A JP 2489478A JP S6238713 B2 JPS6238713 B2 JP S6238713B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- storage device
- symbol
- signal
- repetition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electrophonic Musical Instruments (AREA)
Description
【発明の詳細な説明】
本発明は、プログラマブル自動演奏装置、特に
楽譜の反復記号、ジヤンプ記号を容易にかつ効率
的に記憶装置に記憶させ、自動演奏時も、これら
の反復、ジヤンプの動作を効率的に処理するプロ
グラマブル自動演奏装置に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention provides a programmable automatic performance device, in particular, a programmable automatic performance device that can easily and efficiently store repetition symbols and jump symbols in a musical score in a storage device, and that can perform these repetition and jump operations even during automatic performance. The present invention relates to a programmable automatic performance device that processes efficiently.
まず、以下の説明中で使用する「反復記号」、
「ジヤンプ記号」について定義する。一般に、反
復記号には、本発明で用いるジヤンプ記号(後
述)も含まれるが、本発明では、説明を容易にす
るため、機能的な呼称をつけ、各々反復記号、ジ
ヤンプ記号を次のように定義する。つまり、記号
〓は、それより前の記号〓で戻れ(反復)という
意味がある。 First, the "repetition symbol" used in the following explanation,
Define the "jump symbol". In general, repetition symbols include jump symbols (described later) used in the present invention, but in the present invention, in order to facilitate explanation, functional names are given to repetition symbols and jump symbols, respectively, as follows. Define. In other words, the symbol 〓 means to go back (repeat) with the previous symbol 〓.
本発明では、このような反復を命令する記号を
反復記号と定義する。反復記号としては〓、〓、・
〓・+D.S.、D.C.、〓などがある(〓も1つの
記号とみなし、反復記号と呼ぶ)。 In the present invention, a symbol that commands such repetition is defined as a repetition symbol. Repetition symbols are 〓, 〓,・
There are 〓・+D.S., DC, 〓, etc. (〓 is also considered as one symbol and is called a repetition symbol).
また、一番括弧の記号1は、それより後の二番
括弧の記号2のところまで飛び越せ(ジヤンプ)
といつた意味の命令記号である。 Also, the symbol 1 in the first parenthesis should be jumped to the symbol 2 in the second parenthesis.
It is a command symbol with a meaning such as.
本発明では、このようなジヤンプを命令する記
憶をジヤンプ記号と定義する。ジヤンプ記号とし
ては、1、to〓などがある。 In the present invention, a memory that commands such a jump is defined as a jump symbol. Jump symbols include 1, to〓, etc.
従来、反復記号、ジヤンプ記号を楽譜情報記憶
装置に記憶する場合、音符番地や小節番地の形で
記憶した。すなわち、旋律を所定の番地順に記憶
した記憶装置が別にあり、それらの実行番地が、
反復記号、ジヤンプ記号の一つの番地と一致した
時、それと対になつた反復記号の番地にもどつて
自動演奏をする等の方法である。この従来の方法
によれば、自動演奏器をプログラムする使用者
は、どの音符が記憶装置の何番地に入つているか
を絶えず知らねばならず、プログラミングシート
に市販の楽譜から一度楽譜情報を移しかえた後で
ないとプログラムできないという問題があつた。 Conventionally, when repeat symbols and jump symbols were stored in a musical score information storage device, they were stored in the form of note addresses or measure addresses. In other words, there is a separate storage device that stores melodies in a predetermined order of addresses, and their execution addresses are
When the address of one of the repeat marks or jump marks matches, the playback automatically returns to the address of the paired repeat mark. According to this conventional method, a user who programs an automatic musical instrument must constantly know which notes are located at which addresses in the storage device, and must once transfer musical score information from commercially available musical scores to the programming sheet. There was a problem that it could not be programmed until after it was completed.
本発明は、これらの従来の欠点を除去するもの
であり、楽譜通りに出てきた楽譜情報を順に記憶
装置に記憶させていくことができ、従つて、市販
の楽譜から直接容易にプログラムすることのでき
るプログラマブル自動演奏装置を提供するもので
ある。同時に、本発明の反復記号、ジヤンプ記号
の記憶方式によれば、記憶装置、とりわけそのビ
ツト数を節約することができるので、反復記号、
ジヤンプ記号をプログラムすることが出来るとい
つた機能を付加しても、自動演奏装置のコストを
殆ど上げなくて済む。 The present invention eliminates these conventional drawbacks, and allows musical score information that appears exactly as the musical score to be stored in a storage device in order, and therefore can be easily programmed directly from commercially available musical scores. The present invention provides a programmable automatic performance device that can perform the following functions. At the same time, according to the storage method of repetition symbols and jump symbols of the present invention, the storage device, especially the number of bits thereof, can be saved.
Even if features such as being able to program jump marks are added, there is little need to increase the cost of the automatic performance device.
すなわち、本発明は、楽譜の音符と休符、およ
び、反復記号、ジヤンプ記号を楽譜の順に所定の
番地に記憶させる記憶装置と、自動演奏時に前記
記憶装置から楽譜情報を読み出し、その楽譜情報
に従つて自動演奏する手段を具備する自動演奏装
置を提供するものである。 That is, the present invention provides a storage device that stores notes and rests of a musical score, repeat symbols, and jump symbols in the order of the musical score at predetermined addresses, and a storage device that reads musical score information from the storage device during automatic performance, and stores the musical score information in the musical score information. Therefore, it is an object of the present invention to provide an automatic performance device that is equipped with means for performing automatic performance.
本発明の目的の1つは、反復記号、ジヤンプ記
号、音符、休符等の楽譜情報を記憶させるに効率
的な一般的な記憶手段を提供することである。 One of the objects of the present invention is to provide a general storage means that is efficient in storing musical score information such as repeat marks, jump marks, musical notes, and rests.
本発明の他の目的の一つは、反復記号、ジヤン
プ記号をコード化信号の形で記憶させる一般的な
記憶手段を提供することである。 Another object of the invention is to provide a general storage means for storing repetition symbols and jump symbols in the form of coded signals.
本発明の他の目的に一つは、基本的な反復記号
「〓〓」、ジヤンプ記号「〓〓〓」を実行させる手
段を提供することである。 Another object of the present invention is to provide a means for executing the basic repetition symbol "〓〓" and jump symbol "〓〓〓".
本発明のさらに他の目的は、反復記号「〓〓」
で囲まれた部分をくり返す回数を外部から使用者
が指定できる手段を提供することである。 Still another object of the present invention is to repeat the symbol "〓〓"
To provide a means by which a user can externally specify the number of times a portion surrounded by is to be repeated.
以下、本発明を実施例の図面にもとづき、説明
する。第1図は、本発明の一実施例を示す図であ
る。第1図において、201は楽譜の高さ、およ
び、休符(rest)を指定する音高入力装置であ
り、ボタン□休や鍵〓…〓とこれらのボタンや鍵で
それぞれ駆動される2連のスイツチを有する2列
のスイツチで構成されている。1列のスイツチ
個々の一端は共通に接続され、OR回路202の
入力に接続される。他の列のスイツチは各々独立
にコード変換器203に接続され、各々の音高ま
たは休符に対応したコードに変換される。複数個
のコード変換器203で第1のコード変換装置2
04を構成している。 Hereinafter, the present invention will be explained based on drawings of embodiments. FIG. 1 is a diagram showing an embodiment of the present invention. In Fig. 1, 201 is a pitch input device for specifying the height of the musical score and rests, and the button □rest and key 〓...〓 and the double series activated by these buttons and keys respectively It consists of two rows of switches. One end of each of the switches in one column is connected in common and connected to the input of the OR circuit 202. The switches in the other rows are each independently connected to a code converter 203, and are converted into codes corresponding to each pitch or rest. The first code converter 2 with a plurality of code converters 203
04.
205は音符の長さを指定する音長入力装置で
あり、ボタン〓、〓、……〓とこれらのボタンで
それぞれ駆動される2連のスイツチを有する2列
のスイツチで構成されている。1列のスイツチの
一端は共通に接続され、一時記憶格納208のラ
イト端子に接続されている。他の列のスイツチは
各々独立にコード変換器206に接続され、各々
の音長に対応したコードに変換される。複数個の
コード変換器206で第2のコード変換装置20
7を構成している。コード変換器206として
は、それが選択されていない時、その出力端が高
インピーダンスとなるようなトライステート出力
のものを用いる。コード変換器206の出力はワ
イヤードORされて、一時記憶装置208の入力
端子に接続されている。音長入力装置205のう
ちの1つの音長ボタンが指定されると、それに対
応した一対のスイツチが閉じ、それによりコード
変換器206は対応する所定のコード信号を発生
する。一方、一時記憶装置208のライト端子に
1個のパルスが入ると、第2のコード変換装置2
07の出力コード信号は、一時記憶装置208に
記憶される。この一時記憶装置208の内容は、
次に音長入力装置が操作されるまで変わらない。 Reference numeral 205 denotes a note length input device for specifying the length of a note, and is composed of two rows of switches each having buttons 〓, 〓, . One end of each row of switches is connected in common and connected to a write terminal of the temporary memory storage 208. The switches in the other rows are each independently connected to a code converter 206, and are converted into codes corresponding to each note length. A second code converter 20 with a plurality of code converters 206
7. The code converter 206 uses a tri-state output whose output terminal becomes high impedance when it is not selected. The output of the code converter 206 is wired ORed and connected to the input terminal of the temporary storage device 208. When one tone length button of tone length input device 205 is designated, a corresponding pair of switches are closed, thereby causing code converter 206 to generate a corresponding predetermined code signal. On the other hand, when one pulse enters the write terminal of the temporary storage device 208, the second code conversion device 2
The output code signal of 07 is stored in the temporary storage device 208. The contents of this temporary storage device 208 are as follows:
It will not change until the next time the tone length input device is operated.
209は曲のストツプ、全体反復(リピー
ト)、反復記号(〓、〓、〓)、ジヤンプ記号(1)
動作を指定する動作入力装置であり、ボタン〓、
〓〓、〓〓とこれらのボタンでそれぞれ制御され
る2連のスイツチを有する2列のスイツチで構成
されている。1列のスイツチの一端は共通に接続
され、OR回路202の入力に接続されている。
他の列のスイツチは、各々独立にコード変換器2
10に接続される。コード変換器10の出力は各
スイツチに対応した所定のコードに変換される。
複数のコード変換器210で第3のコード変換装
置211を構成している。 209 is the stop of the song, the whole repetition (repeat), the repeat symbol (〓, 〓, 〓), the jump symbol (1)
It is an action input device for specifying an action, and the button 〓,
It consists of two rows of switches each controlled by the 〓〓 and 〓〓 buttons. One end of the switches in one row is connected in common and connected to the input of the OR circuit 202.
The switches in the other rows are each independently connected to the code converter 2.
10. The output of the code converter 10 is converted into a predetermined code corresponding to each switch.
A plurality of code converters 210 constitute a third code converter 211.
本実施例では、音高入力装置201、音長入力
装置205、動作入力装置209の各スイツチ
は、ON時+5Vに接続され、OFF時は接地される
ものとする。 In this embodiment, each switch of pitch input device 201, tone length input device 205, and motion input device 209 is connected to +5V when ON, and is grounded when OFF.
コード変換器203の出力端はトライステート
型で、それらの出力はワイヤードORされて、記
憶装置212の所定の入力端に接続される。同様
にコード変換器210の出力もワイヤードORさ
れ、記憶装置212の所定の入力端に接続され
る。一時記憶装置208の出力端は、記憶装置2
12の他の入力端に接続されている。OR回路2
02の出力はチヤツタ防止装置213を通つたの
ちプログラム・オート切換スイツチ214のプロ
グラム接点側に接続されている。スイツチ214
の共通端子は、AND回路215の入力端子に接
続されている。216はアドレスカウンタ(プリ
セツタカウンタを使用)であり、本発明において
は、記憶装置112の番地を記憶するアドレス・
レジスタとしての役目をもうけもつ。アドレスカ
ウンタ216のカウンタ出力記号(2進符号)
は、記憶装置212のアドレス端子に接続されて
いる。スイツチ214の共通端子は、また、リー
ド・ライト制御器217に接続される。リード・
ライト制御器217には、プログラム・オート切
換スイツチ214と連通するスイツチ218が接
続されている。スイツチ214と218がプログ
ラムモード側に接続されている時は、スイツチ2
14の共通端子からの入力信号があるごとに、記
憶装置212にライト命令信号を送るように、ま
た、スイツチ218が、オートモード側にたおれ
ている時は、その入力信号のいかんにかかわら
ず、記憶装置212にリード信号を送るように構
成される。 The output end of the code converter 203 is tri-state type, and the outputs thereof are wired-ORed and connected to a predetermined input end of the storage device 212. Similarly, the output of the code converter 210 is wired ORed and connected to a predetermined input terminal of the storage device 212. The output end of the temporary storage device 208 is connected to the storage device 2
12 other input terminals. OR circuit 2
The output of 02 passes through a chatter prevention device 213 and is then connected to the program contact side of a program/auto changeover switch 214. switch 214
The common terminal of is connected to the input terminal of the AND circuit 215. 216 is an address counter (using a preset counter), and in the present invention, the address counter 216 stores the address of the storage device 112
It also serves as a register. Counter output symbol of address counter 216 (binary code)
is connected to the address terminal of the storage device 212. The common terminal of switch 214 is also connected to read/write controller 217 . Lead
A switch 218 communicating with the program/auto changeover switch 214 is connected to the light controller 217 . When switches 214 and 218 are connected to the program mode side, switch 2
Every time there is an input signal from the 14 common terminals, a write command signal is sent to the storage device 212, and when the switch 218 is turned to the auto mode side, regardless of the input signal, It is configured to send a read signal to the storage device 212.
いま、スイツチ214,218が、プログラム
モード側に接続されている場合について詳しく述
べる。最初アドレスカウンタ216の内容に零に
クリヤされており、記憶装置212は零番地を指
定されているものとする。第2図に示すような、
説明的な楽譜をプログラムする場合を考える。 The case where the switches 214 and 218 are connected to the program mode side will now be described in detail. It is assumed that the contents of the address counter 216 are initially cleared to zero, and that the storage device 212 is designated with a zero address. As shown in Figure 2,
Consider the case of programming an explanatory musical score.
この楽譜は反復記号(〓、〓)とジヤンプ記号
(1)が入つており、演奏順序は、A→B→C→
B→Dとなる。音長入力装置5より、番号101
の音符の音長〓を指定入力する。前述の説明よ
り、この音長情報は、コード変換さ、一時記憶装
置208に記憶される。次に、音高入力装置20
1より、〓の音高を指定する。〓の音高は第1の
コード変換装置204でコード変換され、また
OR回路202には音高入力装置201の動作信
号が入るため、出力はHigh(+5V)となる。OR
回路202の出力信号はチヤツタ防止回路21
3、およびスイツチ214を介して、リード・ラ
イト制御器217に印加される。それ故、リー
ド・ライト制御器217は記憶装置212に対し
てライト信号を送出し、一時記憶装置208、お
よび第1のコード変換装置204の出力信号は、
各々記憶装置212の零番地の所定のビツト位置
に格納される。 This score contains repeat marks (〓, 〓) and jump marks (1), and the playing order is A→B→C→
B → D. From the note length input device 5, number 101
Enter the length of the note. As explained above, this tone length information is code-converted and stored in the temporary storage device 208. Next, the pitch input device 20
From 1, specify the pitch of 〓. 〓The pitch is code-converted by the first code conversion device 204, and
Since the operation signal of the pitch input device 201 is input to the OR circuit 202, the output becomes High (+5V). OR
The output signal of the circuit 202 is transmitted to the chatter prevention circuit 21.
3 and is applied to the read/write controller 217 via the switch 214. Therefore, the read/write controller 217 sends a write signal to the storage device 212, and the output signals of the temporary storage device 208 and the first code conversion device 204 are as follows.
Each is stored in a predetermined bit position at address zero of the storage device 212.
このようにして、音高入力装置をONにするこ
とにより番号101の音符情報が記憶装置212
の零番地に格納される。ここでプログラムモード
時、記憶装置212の出力端は高インピーダンス
にするようにしている。従つて記憶装置212の
出力端に接続されているAND回路215の1つ
の入力は抵抗を介して+5V(High)に接続され
ているのでHighの信号が入力されている状態に
ある。 In this way, by turning on the pitch input device, the note information of number 101 is transferred to the storage device 211.
is stored at address zero. Here, in the program mode, the output terminal of the storage device 212 is set to high impedance. Therefore, one input of the AND circuit 215 connected to the output end of the storage device 212 is connected to +5V (High) via a resistor, so a High signal is being input.
次に音高入力装置をOFFすると、AND回路2
15にはスイツチ214の共通端子からの信号が
入力されているため、その出力はHih→Low
(0V)に変化する。この変化により、アドレスカ
ウンタ216の計数は1つ進み、記憶装置212
は、1番地を指定され、次の情報を待機してい
る。 Next, when the pitch input device is turned off, AND circuit 2
Since the signal from the common terminal of switch 214 is input to 15, its output changes from Hih to Low.
(0V). Due to this change, the address counter 216 advances by one, and the storage device 212
has been assigned address 1 and is waiting for the next information.
番号102の音符を入力する場合も、同様な操
作をすればよい。この場合、幸いにその音長が番
号101の音符と同じ四分音符であるから、その
音長情報は、一時記憶装置208に残つている。
したがつて、音長情報は入力しなおす必要がな
く、単に音高〓を指定するだけでよい。このよう
にして、番号102の音符情報が記憶装置212
の1番地に格納される。 When inputting the note number 102, the same operation can be performed. In this case, fortunately, the note length is a quarter note, which is the same as the note number 101, so the note length information remains in the temporary storage device 208.
Therefore, there is no need to input the note length information again, and it is sufficient to simply specify the pitch. In this way, the note information of number 102 is stored in the storage device 212.
is stored at address 1.
番地103の音符は二分音符であり、番号10
2の音符と異なるため、番号101の音符を入れ
た時と同様に、まず、音長入力装置205から〓
を入力し、次に、音高入力装置201から〓を入
力する。同様に、このような手順で、番号10
4,105の音符が入力されたものとする。 The note at address 103 is a half note, number 10
Since the note number 2 is different from the note number 101, first, from the note length input device 205, enter the note number 101.
is input, and then 〓 is input from the pitch input device 201. Similarly, with these steps, number 10
Assume that 4,105 notes have been input.
番号105の音符の次には、反復符号(〓)が
ある。これは、動作入力装置209から入力され
る。この時の各部の働きは、音高入力装置から入
力する場合とまつたく同様といつてよい。すなわ
ち、動作入力装置209から〓を入力すると、そ
のコード変換された信号が、記憶装置212の動
作記憶領域の6番地に記憶される。この時、一時
記憶装置208には、番号105の音長情報が残
つており、それが音長記憶領域の6番地の所定の
ビツト位置に書きこまれる。また、音高情報もや
はり記憶装置212の音高記憶領域に書きこまれ
る。 Following the note numbered 105 is a repetition sign (ⓓ). This is input from the motion input device 209. The functions of each part at this time can be said to be exactly the same as when inputting from a pitch input device. That is, when 〓 is input from the motion input device 209, the code-converted signal is stored in address 6 of the motion storage area of the storage device 212. At this time, note length information number 105 remains in the temporary storage device 208, and is written to a predetermined bit position at address 6 in the note length storage area. Further, pitch information is also written to the pitch storage area of the storage device 212.
番号106,107,108の音符情報の入力
も前述と同様であるので説明は省略する。番号1
08の音符の次のジヤンプ記号も、楽譜の順通
り、動作入力装置209の〓を操作することによ
り記憶される。番号109,110の音符情報も
前述した他の音符と同じように記憶できる。番号
110の次の反復記号(〓)も同様に、動作入力
装置209から〓を入力することにより記憶でき
る。番号111,112,113の音符も他の音
符と同じように入力すればよい。番号114は四
分休符であるが、これは番号113の四分音符と
同じ長さであるから、再度、音長を指定しなおす
必要はなく、単に、音高入力装置101から□休
(rest)を入力するだけでよい。最後に、曲の終
り(〓)を示す情報を入力するのであるが、本実
施例では、〓または、〓のいずれかを動作入力装
置9より入れられるようにしてある。自動演奏
時、〓(ストツプ)を入れておれば曲はそこで停
止し、〓(全体反復)を入れておれば零番地にも
どり、無限にプログラムした曲をくり返すように
なる。 The input of note information for numbers 106, 107, and 108 is also the same as described above, so the explanation will be omitted. number 1
The jump mark next to the note 08 is also stored in the order of the musical score by operating the ⓓ button on the motion input device 209. Note information of numbers 109 and 110 can also be stored in the same way as the other notes mentioned above. Similarly, the next repetition symbol (〓) of number 110 can be stored by inputting 〓 from the operation input device 209. Notes numbered 111, 112, and 113 can be input in the same way as other notes. Number 114 is a quarter rest, but since it has the same length as the quarter note number 113, there is no need to specify the note length again, and you can simply enter the □ rest ( All you need to do is enter ``rest''. Finally, information indicating the end of the song (〓) is input, and in this embodiment, either 〓 or 〓 can be input from the motion input device 9. During automatic performance, if you set 〓 (stop), the song will stop there, and if you put 〓 (overall repeat), it will return to address zero and repeat the programmed song infinitely.
これまでは、プログラムに関する部分について
説明した。次に自動演奏に関する部分につき説明
する。スイツチ214と218はオートモードに
接続される。記憶装置212には、前述したよう
に、楽譜情報が格納されている。そして、それら
のプログラムされた楽譜を自動演奏する場合、ア
ドレスカウンタ216の2進符号出力により順次
アドレスを指定され、それに従つて、楽譜情報を
記憶装置212の出力端より出力する。記憶装置
212のaはstop信号、bはrepeat信号、cは反
復記号の〓、〓または〓信号、dはジヤンプ記号
の1信号、eは動作情報(stop、repeat、反復)
の有無をあらわす動作情報判別信号、fは音高信
号、gは休符信号、hは音長信号、iはタイ信号
を出力する出力端子である。記憶装置212の端
子fの音高信号(コード信号)は、楽音発生装置
220に接続される。楽音発生装置220は、コ
ード変換器とその出力コードでプログラムされる
プログラムブルカウンタと発振器により構成され
ており、記憶装置212からの音高情報に対応し
てプログラマブルカウンタで発振器の周波数を分
周して、楽音信号を発生するように構成されてい
る。端子gの出力は、休符情報がある時、Low
(低電位)である。端子iの出力は、タイ情報が
ある時、Lowである。端子eの出力は、動作情報
判別信号で動作命令がない時には、Low出力であ
り、OR回路221の1つの入力に印加されてい
る。また音長情報もOR回路221の他の入力に
印加されている。したがつて、音長情報判別信号
端子eがHighの時、OR回路221の出力は音長
信号hにかかわらずHighとなり、一方動作情報
判別信号端子eがLowの時、音長信号hがOR回
路221を介して、プリセツタブルカウンタ22
2に加えられる。プリセツタブルカウンタは、端
子hの音長信号に応じて、テンポ発振器223の
パルスをカウントして、キヤリイ出力を出す。キ
ヤリイ出力は、High(高電位)である。プリセ
ツタブルカウンタ222のキヤリイ出力は、
NAND回路224に入力されると同時に、インバ
ータ228を介してスイツチ214のオートモー
ド側端子に接続されている。NAND回路224の
他の入力には記憶装置212の端子iからのタイ
信号が入力されている。AND回路225には、
NAND回路224の出力と、記憶装置212の端
子gの休符情報が入力されており、AND回路2
25の出力はNANDゲート226の入力に接続さ
れる。NANDゲート226の他の入力には、楽音
発生装置220の出力信号が接続される。231
はリセツトスイツチであり、電源+5VをOR回路
230を介して、アドレスカウンタ216のリセ
ツト端子に接続されている。 So far, we have explained the parts related to the program. Next, parts related to automatic performance will be explained. Switches 214 and 218 are connected to auto mode. As described above, the storage device 212 stores musical score information. When these programmed musical scores are automatically played, addresses are sequentially designated by the binary code output of the address counter 216, and musical score information is output from the output end of the storage device 212 in accordance with the addresses. In the storage device 212, a is a stop signal, b is a repeat signal, c is a repetition symbol 〓, 〓, or 〓 signal, d is a jump symbol 1 signal, and e is operation information (stop, repeat, repetition).
f is a pitch signal, g is a rest signal, h is a note length signal, and i is an output terminal for outputting a tie signal. A pitch signal (code signal) at terminal f of the storage device 212 is connected to a musical tone generator 220 . The musical tone generator 220 is composed of a code converter, a programmable counter programmed with its output code, and an oscillator, and divides the frequency of the oscillator by the programmable counter in response to pitch information from the storage device 212. and is configured to generate a musical tone signal. The output of terminal g is Low when there is rest information.
(low potential). The output of terminal i is low when there is tie information. The output of the terminal e is an operation information discrimination signal and is a low output when there is no operation command, and is applied to one input of the OR circuit 221. Furthermore, tone length information is also applied to other inputs of the OR circuit 221. Therefore, when the tone length information discrimination signal terminal e is High, the output of the OR circuit 221 is High regardless of the tone length signal h, while when the operation information discrimination signal terminal e is Low, the tone length signal h is OR. Presettable counter 22 via circuit 221
Added to 2. The presettable counter counts the pulses of the tempo oscillator 223 according to the tone length signal at the terminal h, and outputs a carry output. The carry output is High (high potential). The carry output of the presettable counter 222 is
At the same time as being input to the NAND circuit 224, it is connected to the auto mode side terminal of the switch 214 via an inverter 228. A tie signal from terminal i of the storage device 212 is input to the other input of the NAND circuit 224. The AND circuit 225 has
The output of the NAND circuit 224 and the rest information of the terminal g of the storage device 212 are input, and the AND circuit 2
The output of 25 is connected to the input of NAND gate 226. The other input of the NAND gate 226 is connected to the output signal of the musical tone generator 220. 231
is a reset switch, and the +5V power supply is connected to the reset terminal of the address counter 216 via an OR circuit 230.
ここで、最も簡単な、自動演奏の概略を説明す
る。スイツチ214,218はオートモード側に
倒す。プリセツタブルカウンタ222は、1つの
音符の長さをカウントすると、キヤリイ出力(正
のパルス)を出力する。このキヤリイ出力はスイ
ツチ214、AND回路215を介して(AND回
路の他の入力には、Highの信号が入つていると
仮定)、アドレスカウンタ216のクロツク入力
に接続される。アドレスカウンタ216は、この
信号の前縁でカウントするので、計数が1だけ増
し、従つて、記憶装置212の指定番地が1だけ
進む。また、前述のキヤリイ出力は、プリセツタ
ブルカウンタ222のセツト入力に加えられ、こ
のセツトの動作が、前述のキヤリイ信号の後縁で
おこなわれるようにしておく。このようにする
と、プリセツタブルカウンタ222からキヤリイ
信号が出ると、記憶装置212の番地が1つ進
み、その出力に今まで演奏していた音符の次の音
符情報が出力され、そのうちの、端子hの音長情
報が、プリセツタブルカウンタ222セツトされ
る。プリセツトカウンタ222は、そのセツトさ
れた音長に対応する時間の後、またキヤリイ出力
を出し、それによつて、前述と同じ動作をして、
記憶装置212の次の番地の音長情報がプリセツ
タブルカウンタ222に新たにセツトされる。 Here, we will explain the simplest form of automatic performance. Switches 214 and 218 are turned to auto mode. When the presettable counter 222 counts the length of one note, it outputs a carry output (positive pulse). This carry output is connected to a clock input of an address counter 216 via a switch 214 and an AND circuit 215 (assuming that the other inputs of the AND circuit receive a High signal). Since address counter 216 counts on the leading edge of this signal, the count increases by one and therefore the designated address in storage device 212 advances by one. Further, the above-mentioned carry output is applied to the set input of the presettable counter 222, so that the setting operation is performed at the trailing edge of the above-mentioned carry signal. In this way, when the carry signal is output from the presettable counter 222, the address of the storage device 212 is incremented by one, and the note information next to the note that has been played up to now is outputted, and among them, the terminal The tone length information of h is set in the presettable counter 222. The preset counter 222 outputs a carry output again after the time corresponding to the set note length, thereby performing the same operation as described above.
The tone length information at the next address in the storage device 212 is newly set in the presettable counter 222.
このようにして、記憶装置222のプログラム
された音符情報は、プログラムされた音長情報の
時間間隔で、順次に読み出される。 In this way, the programmed note information in the storage device 222 is read out sequentially at time intervals of the programmed note length information.
プリセツタブルカウンタ222の出力信号は、
音符が変わつたことを示す楽譜変化信号と考えら
れる。読み出された端子fの音階情報は、楽音発
生器220によつて、楽音に変換されるので、曲
のメロデイが楽譜に従つて自動演奏される。ま
た、端子gの休符信号(休符の時Low)がある場
合には、AND回路225の出力もLowとなり、
NAND回路226により、楽音変換器220の出
力楽音信号が、阻止され、休符の長さの間だけ、
楽音が発音されなくなる。端子iのタイ信号がな
い場合には、プリセツタブルカウンタ222のキ
ヤリイ出力(音符変化信号)はNAND回路224
で反転するため、AND回路225の出力として
は、負のパルスとなる。それ故、タイのない楽符
を自動演奏する場合は、AND回路226によ
り、楽音変換器226の出力楽音信号は、音符が
変わるたびに一時阻止されるので、楽音は、音符
が変わるたびに一時途切れる。しかしながら、端
子iのタイ信号(タイ信号時Low)がある場合に
はNAND回路224の出力は常にHighになり、
NAND回路224の出力は、前述のプリセツタブ
ルカウンタ222の楽譜変化信号に無関係とな
り、音符が変わつても、楽音発生装置220の出
力楽音信号は途切れることなく発音する。このよ
うに、記憶装置222の楽譜情報から、楽譜変化
信号、休符信号、タイ信号をとり出し、タイ信号
がある時に、楽譜変化信号を阻止するようにし、
さらに、その論理出力信号を休符信号がある時
に、阻止するようにし、その論理出力信号でもつ
て、楽音信号の発音を制御し、タイ信号がある時
には、音符が変わつても、楽譜を切らず(手演奏
の時、タイがあれば、鍵を押さえたままに演奏す
ると同じ働き)、また休符がある時には、楽音が
発音しないように制御できる。この制御方式を用
いれば、休符、タイ信号の制御が非常に簡単にな
る。 The output signal of the presettable counter 222 is
This can be thought of as a musical score change signal indicating that a note has changed. The read scale information of the terminal f is converted into a musical tone by the musical tone generator 220, so that the melody of the song is automatically played according to the musical score. In addition, when there is a rest signal at terminal g (Low when it is a rest), the output of the AND circuit 225 also becomes Low,
The output musical tone signal of the musical tone converter 220 is blocked by the NAND circuit 226, and only during the length of the rest.
Musical sounds are no longer produced. If there is no tie signal at terminal i, the carry output (note change signal) of the presettable counter 222 is sent to the NAND circuit 224.
Since the pulse is inverted at , the output of the AND circuit 225 is a negative pulse. Therefore, when automatically playing musical notes without ties, the output musical tone signal of the musical tone converter 226 is temporarily stopped by the AND circuit 226 each time the musical note changes, so that the musical tone is temporarily stopped each time the musical note changes. Interrupted. However, if there is a tie signal at terminal i (Low during tie signal), the output of the NAND circuit 224 will always be High.
The output of the NAND circuit 224 is unrelated to the musical score change signal of the presettable counter 222 described above, and even if the note changes, the output musical tone signal of the musical tone generating device 220 is generated without interruption. In this way, the score change signal, rest signal, and tie signal are extracted from the score information in the storage device 222, and when there is a tie signal, the score change signal is blocked.
Furthermore, the logic output signal is blocked when there is a rest signal, and the logic output signal also controls the sounding of the musical tone signal, and when there is a tie signal, the score is not cut even if the note changes. (When playing by hand, if there is a tie, it will have the same effect as playing while holding down the key).Also, if there is a rest, you can control the sound so that it does not sound. Using this control method, controlling rests and tie signals becomes very easy.
次に、反復記号その他の動作情報が記憶装置2
12に記憶されており、それらを自動演奏する場
合について説明する。記憶計数装置212端子a
のストツプ信号(ストツプ時Low)はAND回路
215の1つの入力が接続されており、ストツプ
時、プリセツタブルカウンタ222から来る楽譜
変化信号を阻止する。それ故、記憶装置212に
ストツプ信号が入つておれば、もはや、記憶装置
212の番地は進まなくなり、曲の自動演奏はス
トツプする。また、記憶装置212の端子bのリ
ピート信号(リピート時high)は、OR回路23
0を介して、アドレスカウンタ216のリセツト
端子に加えられている。それ故、リピート信号が
出ると、アドレスカウンタ216の内容はクリヤ
されるため、記憶装置212の指定アドレスは0
番地となり、曲は、最初から演奏される。すなわ
ち、曲の最後に、リピート信号をプログラムして
おけば、無限の回数(時間)自動演奏をくり返す
ことになる。記憶装置212の端子eの動作情報
判別信号は、本実施例にあげたストリツプ、リピ
ート、反復、ジヤンプ信号(〓、1、〓)のよう
な動作信号がある時に出力し、OR回路221を
介して、プリセツタブルカウンタ222のプリセ
ツト入力に入る。この信号は、上述の動作信号が
入つた時、その番地の実行時間を最小にするよ
う、すなわち、プリセツタブルカウンタ222を
フルカウントになる値をセツトし、すぐにキヤリ
イ信号を出さしめ、動作情報の入つた番地の実行
時間を理想的に零にするようにする。なぜなら、
リピート信号、反復符号の実行に時間をかけると
演奏される音符の音長に誤差を生じ音楽のテンポ
が乱れるので、このようなことは良くないからで
ある。端子cの反復信号(〓、〓、〓)は、所定の
信号を出す第1の計数装置240に印加され、そ
の現われた回数が計数される。第1の計数装置の
出力端子Jは第1のレジスタ241のライト端子
に接続され、反復符号の回数が1回目の時出力
し、出力端子Jに信号が出るたびに、アドレスカ
ウンタに転送し格納する(1を加える回路は、煩
雑をさけるために省略したが、公知の加算器を用
いればよい)。第1の計数装置40はプリセツタ
ブルカウンタで、回数設定装置242で設定され
た回数を計数するともとの状態にクリヤされる。
この第1の計数装置240の出力端子Kは、回数
設定装置242で設定された回数N(N=1、
2、3、……)に対し、反復記号の出て来た回数
が2〜N回までの間、この端子に信号を出力す
る。N+1回目の反復記号が来ると、第1の計数
装置240の端子J,Kには出力があらわれず、
また内容はクリヤ(初期設定)される。第1の計
数装置240の出力に信号が出力されると、その
信号は第1のレジスタ241のライト端子に加え
られ、アドレスカウンタ216の内容に1を加え
たものが、第2のレジスタ243に転送され格納
される(1を加える回路は図示していない)。端
子dのジヤンプ記号信号(1)は、第2の計数装
置245に印加される。第2の計数装置245
は、1回目のジヤンプ信号1が来たときは何ら出
力せず、2回目のジヤンプ信号1が来た時に出力
信号を出すと同時に内部をクリヤ(初期設定)す
る。第2の計数装置245の出力信号は、OR回
路244を介して、アドレスカウンタ216のラ
イト端子(アドレスカウンタ216としてパラレ
ルプリセツト可能なカウンタを用いている時は、
パラレル入力エンネイブル端子PE)に加えられ
ており、その信号で第2のレジスタ243の内容
をアドレスカウンタ216に転送する。 Next, the repetition symbol and other operation information are stored in the storage device 2.
12, and the case where they are automatically played will be explained. Memory counting device 212 terminal a
The stop signal (low when stopped) is connected to one input of the AND circuit 215, and blocks the musical score change signal coming from the presettable counter 222 when stopped. Therefore, if a stop signal is received in the storage device 212, the address in the storage device 212 will no longer advance, and the automatic performance of the song will be stopped. Furthermore, the repeat signal (high during repeat) at terminal b of the storage device 212 is transmitted to the OR circuit 23.
0 to the reset terminal of address counter 216. Therefore, when the repeat signal is issued, the contents of the address counter 216 are cleared, so the specified address of the storage device 212 becomes 0.
The address will be displayed and the song will be played from the beginning. In other words, if a repeat signal is programmed at the end of a song, the automatic performance will be repeated an infinite number of times (time). The operation information discrimination signal at the terminal e of the storage device 212 is output when there is an operation signal such as the strip, repeat, repetition, or jump signal (〓, 1, 〓) mentioned in this embodiment, and is outputted via the OR circuit 221. Then, the preset input of the presettable counter 222 is entered. This signal is used to minimize the execution time of the address when the above-mentioned operation signal is input, that is, to set the presettable counter 222 to a value that makes it a full count, and immediately output a carry signal, thereby discharging the operation information. Ideally, the execution time of the address containing is set to zero. because,
This is not a good idea because if it takes time to execute the repeat signal or repeat code, it will cause an error in the length of the notes being played and disrupt the tempo of the music. The repetition signal (〓, 〓, 〓) at terminal c is applied to a first counting device 240 which outputs a predetermined signal, and the number of times it appears is counted. The output terminal J of the first counting device is connected to the write terminal of the first register 241, and is output when the number of repeated codes is the first, and every time a signal is output to the output terminal J, it is transferred to the address counter and stored. (The circuit that adds 1 is omitted to avoid complexity, but a known adder may be used.) The first counting device 40 is a presettable counter, and when it counts the number of times set by the number setting device 242, it is cleared to the original state.
The output terminal K of the first counting device 240 is connected to the number N (N=1,
2, 3, . . .), a signal is output to this terminal while the number of times the repetition symbol appears is 2 to N times. When the N+1st repetition symbol arrives, no output appears at terminals J and K of the first counting device 240;
The contents are also cleared (initialized). When a signal is output to the output of the first counting device 240, the signal is applied to the write terminal of the first register 241, and the contents of the address counter 216 plus 1 are sent to the second register 243. Transferred and stored (circuitry for adding 1 is not shown). The jump symbol signal (1) at terminal d is applied to the second counting device 245. Second counting device 245
does not output anything when the first jump signal 1 comes, and outputs an output signal when the second jump signal 1 comes, and at the same time clears the inside (initial setting). The output signal of the second counting device 245 is sent via the OR circuit 244 to the write terminal of the address counter 216 (when a counter capable of parallel presetting is used as the address counter 216,
This signal is applied to the parallel input enable terminal PE), and the contents of the second register 243 are transferred to the address counter 216 with that signal.
以上の構成において、第2図の楽譜をプログラ
ムした曲を動演奏する場合を考える。回数設定装
置242のNは2に設定される。番地0番地から
順次、音符を前述したように演奏し、5番地の〓
信号が出てくると、第1の計数装置240の端子
Jに出力信号があらわれ、アドレスカウンタ21
6の5番地に1を加えた6番地を第1のレジスタ
241に格納する。演奏は、ひきつづき6番地以
降を順次実行し、次に、9番地のジヤンプ信号1
が出ると、第2の計数装置245の出力には、何
もあらわれず、その履歴だけが内部情報として残
る。さらに演奏をつづけて、12番地の反復信号〓
が出ると、第2の計数装置245の出力端子Kに
信号があらわれ、アドレスカウンタ216の出力
数値12に1を加えた13番地が第2のレジスタ24
3に格納される。それと同時に、第1の計数装置
240の内容数値6が、アドレスカウンタ216
に移される。それ故、記憶装置212は6番地を
指定されるので、アドレスカウンタ216は6番
地に戻り、実行される。次に9番地のジヤンプ信
号1が出てくると、第2の計数装置245に出力
があらわれ、第2のレジスタ243の内容13が
アドレスカウンタ216に転送される。それ故、
自動演奏は、8番地から13番地にジヤンプする。
このようにして、演奏順序は、A→B→C→B→
Dのようになる。 In the above configuration, let us consider a case where a song programmed with the musical score shown in FIG. 2 is played dynamically. N of the number setting device 242 is set to 2. Play the notes sequentially from address 0 as described above, and then
When the signal is output, an output signal appears at the terminal J of the first counting device 240, and the address counter 21
The 6th address obtained by adding 1 to the 5th address of 6 is stored in the first register 241. The performance continues sequentially from address 6 onwards, and then jump signal 1 at address 9 is played.
When , nothing appears in the output of the second counting device 245, and only the history remains as internal information. Continuing to play, the repeat signal at number 12
When , a signal appears at the output terminal K of the second counting device 245, and the address 13, which is the output value 12 of the address counter 216 plus 1, is assigned to the second register 24.
3. At the same time, the content value 6 of the first counting device 240 is transferred to the address counter 216.
will be moved to Therefore, since address 6 is specified in the storage device 212, the address counter 216 returns to address 6 and is executed. Next, when the jump signal 1 at address 9 appears, an output appears on the second counting device 245, and the contents 13 of the second register 243 are transferred to the address counter 216. Therefore,
The automatic performance jumps from number 8 to number 13.
In this way, the playing order is A→B→C→B→
It will look like D.
また、第3図のように、一つの曲のある部分を
〓と〓によつてかこみ、回数設定装置242の設
定値をNとすると、自動演奏してきて、a番地の
〓信号が最初に出て来た時、第1のレジスタ24
1にはa+1が格納され、次にb番地の〓信号が
出てくる(2回目)と、アドレスカウンタ216
には第1のアドレス241の内容a+1が転送さ
れる。その結果記憶装置212はa+1番地から
反復自動演奏される。そして再びb番地の〓信号
が出てくる(3回目)と、2回目と同様の動作を
する。N回目の反復符号(〓)が出て来た時、第
1のレジスタ241の内容a+1は保存されたま
ま、その内容a+1がアドレスカウンタ216に
転送される。自動演奏は、ひきつづき記憶装置2
12のa+1番地からくり返し実行され、b番地
の反復記号(〓)(N+1回目)が出てくる、こ
こで、第1、第2の計数回路240,245の内
容はクリヤされ、初期設定される。そして自動演
奏はひきつづき記憶装置212のb+1番地以降
の曲を実行する(本実施例では〓も〓も同じ働き
をする)。このように、反復記号(〓又は〓)
と、回数設定装置242を使うことにより、任意
の番地の間を希望回数だけ演奏させることができ
る。 Also, as shown in Fig. 3, if a certain part of a song is surrounded by 〓 and 〓, and the setting value of the number setting device 242 is set to N, the 〓 signal at address a will be played automatically and the 〓 signal at address a will be output first. When the first register 24
1 stores a+1, and then when the 〓 signal of address b comes out (second time), the address counter 216
The content a+1 of the first address 241 is transferred to. As a result, the memory device 212 is repeatedly automatically played starting from address a+1. Then, when the 〓 signal of address b comes out again (third time), the same operation as the second time is performed. When the N-th repetition code (〓) appears, the content a+1 of the first register 241 is transferred to the address counter 216 while being saved. Automatic performance continues on memory device 2.
12 is repeatedly executed from address a+1, and the repetition symbol (〓) (N+1st time) at address b appears. Here, the contents of the first and second counting circuits 240 and 245 are cleared and initialized. . Then, the automatic performance continues to execute the songs starting from address b+1 in the storage device 212 (in this embodiment, 〓 and 〓 have the same function). Like this, the repetition symbol (〓 or 〓)
By using the number setting device 242, it is possible to perform the desired number of times between arbitrary addresses.
なお、以上の実施例において、本発明の要旨と
直接関係のない部分の説明は若干簡潔にし、全体
としての説明が簡潔になるように配慮したことを
ことわつておく。 It should be noted that in the above embodiments, the explanation of parts that are not directly related to the gist of the present invention has been simplified to make the overall explanation concise.
次に、マイクロコンピユータを使用した本発明
の他の実施例につき説明する。 Next, another embodiment of the present invention using a microcomputer will be described.
第4図は、本実施例(第5図参照)に使用する
マイクロコンピユータMN1400のシステムブ
ロツク図である。 FIG. 4 is a system block diagram of the microcomputer MN1400 used in this embodiment (see FIG. 5).
マイクロコンピユータMN1400は7つの機
能ブロツクから構成されている。 Microcomputer MN1400 is composed of seven functional blocks.
(1) 演算論理ユニツト部(ALU、4ビツトの
A、Bバス、ACC、テンポラリレジスタ、フ
ラツグ)
(2) データメモリ部(RAM、Xレジスタ、Yレ
ジスタ)
(3) プログラムカウンタ部(プログラムカウン
タ、ROM、サブルーチンスタツク)
(4) インストラクシヨンデコーダ部(インストラ
クシヨンレジスタ、インストラクシヨン
PLA)
(5) カウンタ部(SNSO、SNS1のセンス入力、
8ビツト非同期カウンタ)
(6) 入出力部(A、B入力ポート、C、D、E出
力ポート)
(7) クロツク発生部(発振器、タイミング信号)
よく知られているように、マイクロコンピータ
ーは、コンピノーターの一種であつて、信号のや
りとりをマイクロ命令でプログラム制御している
ため、第1図の各機能ブロツクとマイクロコンピ
ータの各部分とを明確に一対一に対応させること
はむつかしい。(1) Arithmetic logic unit section (ALU, 4-bit A and B buses, ACC, temporary registers, flags) (2) Data memory section (RAM, X register, Y register) (3) Program counter section (program counter, ROM, subroutine stack) (4) Instruction decoder section (instruction register, instruction
PLA) (5) Counter section (SNSO, SNS1 sense input,
(8-bit asynchronous counter) (6) Input/output section (A, B input ports, C, D, E output ports) (7) Clock generation section (oscillator, timing signal) As is well known, a microcomputer , a type of computer, and the exchange of signals is controlled by a program using microinstructions, so it is difficult to make a clear one-to-one correspondence between each functional block in FIG. 1 and each part of the microcomputer.
しかしながら、本発明の考え方そのものは、マ
イクロコンピータを用いた場合でも何ら変わらな
い。例えば、第1図のコード変換器203,20
6,210の各コードは第4図中のROMの中に
格納されている。ただ、このマイクロコンピータ
MN―1400では、電源投入と同時に、その
ROMの内容をRAMに移しかえ、RAM領域で、
コード変換を実施する。第1図の一時記憶装置2
08の記憶領域も、RAMの所定の番地に設定さ
れる。アドレスカウンタ216、第1のレジスタ
241、第2のレジスタ243の記憶領域も、
RAMの所定番地に設定される。第1図の実施例
1では、アドレスカウンタ216として、プリセ
ツト可能なカウンタを用いた。このカウンタの機
能は、マイクロコンピユータ内では、演算ユニツ
ト(ALU)、アキユームレータ(ACC)、および
RAMの間でのやりとり(プログラムで制御)で
達成できる。第1の計数装置240および第2の
計数装置245も、同様に、第4図のRAM領域
に計数結果を積算するこにより設定される。プリ
セツタブルカウンタ222は、マイクロコンピー
タ内蔵のカウンタを用いる。 However, the concept of the present invention itself remains unchanged even when a microcomputer is used. For example, code converters 203, 20 in FIG.
6,210 codes are stored in the ROM shown in FIG. However, this microcomputer
With the MN-1400, the power is turned on and the
Transfer the contents of ROM to RAM, and in the RAM area,
Perform code conversion. Temporary storage device 2 in Figure 1
The storage area 08 is also set at a predetermined address in the RAM. The storage areas of the address counter 216, the first register 241, and the second register 243 are also
Set to a specified location in RAM. In the first embodiment shown in FIG. 1, a presettable counter is used as the address counter 216. This counter functions in the arithmetic unit (ALU), accumulator (ACC), and
This can be achieved by communicating between RAMs (controlled by a program). The first counting device 240 and the second counting device 245 are similarly set by integrating the counting results in the RAM area of FIG. 4. The presettable counter 222 uses a counter with a built-in microcomputer.
第5図は、マイクロコンピータMN1400を
用いた本発明の一実施例を示す図である。音高入
力装置、音長入力装置、動作入力装置のスイツチ
類はマトリツクスの各交点に配置されている。こ
れらのマトリツクスは出力ポートCO〓〜CO6か
らの時分割捜査パルスで捜査され、その捜査結果
は入力ポートAi〓〜3、Bi〓〜3からマイクロ
コンピータMN―1400にとりこみ検索され、
これによりどの鍵を押したかが判別される。音高
スイツチは各音高に1つずつ設けられており、第
5図の場合には合計36種の音高入力が可能であ
る。音長入力装置は、スイツチの数を減らすため
に、タイ(〓)、付点を独立にして設けてある。
それ故、例えば、〓.を入力する時は、〓スイツ
チと□●スイツチを押すことにより、音長信号がマ
イクロコンピユータMN―1400に入力され
る。オートモードA、プログラムモードPの切換
用のスイツチ出力もマイクロコンピユータ内にと
りこまれ、判別される。反復記号(〓、〓、〓)の
回数N設定ボタンは、Co6とAi3のマトリツクス
交点に1つ配置されている。スイツチは、1つで
あるので、回数Nの設定は、たとえば、このスイ
ツチを押す回数によつて指定する。マイクロコン
ピータMN1400は、4bitsのマイクロコンピー
タであるから、楽符の記憶装置212としては、
256×4bitsのRAMを用いた。マイクロコンピ
ータの出力ポートEO〓〜EO3から、記憶装置2
12の8ビツトの番地信号が4bitsずつ2回に分
けて出力され、4bitsラツチを2つ用いたラツチ
301に4bitsずつ記憶される。ラツチ信号は
DO7出力から、ラツチ301に与えられる。記憶
装置212のRAM302は、音長情報(〓、〓、
〓、〓、〓、〓、〓、〓、〓、〓、〓、〓、〓)12種と
リピ
ート、ストツプ、ジヤンプ(1)、反復(〓、〓、
〓)の4種の動作信号の合計16種が記憶される。
RAM302の1ビツトは休符の有無、他の1ビ
ツトはタイの有無、残りの2bitは音高のオクター
ブ情報を記憶する。RAM304は、ノート情報
(12種)を記憶する。各RAM302,303,3
03への書き込み・読出しの制御は、出力ポート
CO9,CO10,CO11のチツプセレクト信号とCO8
のR/W信号(リード・ライト制御信号)により
行われる。RAM303,304の音高情報6bits
は、楽音発生装置220により、楽音信号に変換
される。これは、第1図のものと、同一である。
またRAM303の休符信号、タイ信号も、第1
図の場合とまつたく同様に、NAND回路224、
AND回路225、NAND回路226により処理
される。RAM302の音長信号、動作信号の出
力は、マイクロコンピータMN1400のBiポー
トから、マイクロコンピータにとりこまれる。そ
れが音長情報の時には、出力ポートのCO7から、
第1図のプリセツタブルカウンタ222のキヤリ
イ出力信号に相当する音符変化信号が出る。この
信号は、NAND回路224の入力に接続され、第
1図と同様に処理される。また、RAM302の
出力信号が動作信号の場合には、リピート、スト
ツプ、反復(〓、〓、〓)ジヤンプ(〓)のいずれ
かであるかを、マイクロコンピータは判別し、そ
の記憶装置22の番地をEO〓〜EO3の出力ポー
トから出力し、ラツチ301にラツチする。第5
図の223はテンポ発振器であり、第1図のそれ
と同一である。この発振信号は、マイクロコンピ
ータ内のカウンタ入力信号として、入力端子
SNS1からマイクロコンピユータにとりこまれ
る。 FIG. 5 is a diagram showing an embodiment of the present invention using a microcomputer MN1400. Switches for the pitch input device, tone length input device, and motion input device are arranged at each intersection of the matrix. These matrices are searched by time-division search pulses from output ports CO〓~ CO6 , and the search results are sent to the microcomputer MN-1400 from input ports Ai〓~3, Bi〓~3 and searched.
This determines which key was pressed. One pitch switch is provided for each pitch, and in the case of FIG. 5, a total of 36 pitches can be input. In order to reduce the number of switches, the note length input device is provided with independent ties (〓) and dots.
Therefore, for example, 〓. When inputting , the tone length signal is input to the microcomputer MN-1400 by pressing the 〓 switch and the □● switch. The switch output for switching between auto mode A and program mode P is also taken into the microcomputer and discriminated. One button for setting the number of repetition symbols (〓, 〓, 〓) is placed at the intersection of the Co 6 and Ai 3 matrices. Since there is only one switch, the setting of the number of times N is specified by, for example, the number of times this switch is pressed. Since the microcomputer MN1400 is a 4-bit microcomputer, it can be used as a music note storage device 212.
A 256×4 bits RAM was used. From the microcomputer output port EO ~ EO 3 , the storage device 2
Twelve 8-bit address signals are output in two parts of 4 bits each, and stored in 4 bits each in a latch 301 using two 4-bit latches. The latch signal is
The DO 7 output is applied to latch 301. The RAM 302 of the storage device 212 stores note length information (〓, 〓,
〓, 〓, 〓, 〓, 〓, 〓, 〓, 〓, 〓, 〓, 〓) 12 types and repeat, stop, jump (1), repeat (〓, 〓,
〓) A total of 16 types of operation signals of 4 types are stored.
One bit of the RAM 302 stores the presence or absence of a rest, another one bit stores the presence or absence of a tie, and the remaining two bits store pitch octave information. The RAM 304 stores note information (12 types). Each RAM302, 303, 3
Writing/reading to 03 is controlled by the output port.
Chip select signals for CO 9 , CO 10 , CO 11 and CO 8
This is performed using the R/W signal (read/write control signal). RAM303,304 pitch information 6bits
is converted into a musical tone signal by the musical tone generator 220. This is the same as that in FIG.
Also, the rest signal and tie signal of RAM303 are
As in the case of the figure, the NAND circuit 224,
Processed by an AND circuit 225 and a NAND circuit 226. The sound length signal and operation signal output from the RAM 302 are taken into the microcomputer from the Bi port of the microcomputer MN1400. When it is tone length information, from output port CO 7 ,
A note change signal corresponding to the carry output signal of the presettable counter 222 in FIG. 1 is output. This signal is connected to the input of NAND circuit 224 and processed in the same manner as in FIG. Furthermore, when the output signal of the RAM 302 is an operation signal, the microcomputer determines whether it is a repeat, stop, repeat (〓, 〓, 〓) or jump (〓), and the address of the storage device 22 is determined. is output from the output ports of EOⓓ to EO3 and latched to the latch 301. Fifth
223 in the figure is a tempo oscillator, which is the same as that in FIG. This oscillation signal is used as a counter input signal in the microcomputer at the input terminal.
Incorporated into microcomputer from SNS1.
第6図a,b,cは第5図の実施例の動作をフ
ローチヤートの形でまとめたものである。 6a, b, and c summarize the operations of the embodiment shown in FIG. 5 in the form of a flowchart.
なお、前述したようにマイクロコンピユータを
使用した実施例において、内部のRAMのどの部
分が第1図の実施例のどのコード変換装置に対応
するか等を説明することは非常に困難であるが、
RAM内部は予め番地割付けされているので、明
確に機能区分されている。したがつて第5図の実
施例は回路構成に若干の相違はあるが、機能、構
成面では実質的に第1図の実施例と同一である。 As mentioned above, in the embodiment using a microcomputer, it is very difficult to explain which part of the internal RAM corresponds to which code conversion device in the embodiment shown in FIG.
Since addresses are assigned in advance inside the RAM, functions are clearly divided. Therefore, although the embodiment of FIG. 5 has a slight difference in circuit configuration, it is substantially the same as the embodiment of FIG. 1 in terms of function and configuration.
以上のように、本発明による自動演奏装置は、
反復記号、ジヤンプ信号をコード化信号として記
憶装置に記憶し、記憶装置から、それらが読み出
された時点で、その記憶されている番地から、番
地情報に変換するため、使用者はプログラム時、
記憶装置の番地といつた従来の自動演奏装置の使
用時に必要なわかりにくい概念を知る必要もな
く、単に楽譜の順に入力装置を操作するだけでよ
く、また、コストも安くて済むなどの優れた効果
を発揮させることができる。 As described above, the automatic performance device according to the present invention has
The repetition symbol and jump signal are stored in a storage device as coded signals, and when they are read out from the storage device, the stored address is converted into address information.
There is no need to know difficult concepts required when using conventional automatic performance devices, such as memory device addresses, and you only need to operate the input device in the order of the musical score, and it is also inexpensive. It can be effective.
第1図は、本発明の一実施例を示す回路図、第
2図は本発明の自動演奏装置の入力方法を説明す
る図、第3図は反復記号にかこまれた部分を所定
回数演奏させる方法を説明するための図、第4図
は第5図に示す他の実施例に用いたマイクロコン
ピユータMN1400のシステムブロツク図、第
5図は本発明の他の実施例を示す図、第6図a,
b,cは第5図の実施例の動作を説明するための
図である。
201…音高入力装置、205…音長入力装
置、209…動作入力装置、204,207,2
11…第1、第2、第3のコード変換装置、20
8…一時記憶装置、212…記憶装置、216…
アドレスレジスタ(プリセツタブルカウンタ)、
217…リード・ライト制御器、222…プリセ
ツタブルカウンタ、223…テンポ発振器、24
0,245…第1、第2の計数装置、241,2
43…第1、第2のレジスタ、242…回数設定
装置、MN1400…マイクロコンピータ。
FIG. 1 is a circuit diagram showing an embodiment of the present invention, FIG. 2 is a diagram explaining an input method for the automatic performance device of the present invention, and FIG. 3 is a diagram for playing the part surrounded by repeat symbols a predetermined number of times. 4 is a system block diagram of the microcomputer MN1400 used in another embodiment shown in FIG. 5. FIG. 5 is a diagram showing another embodiment of the present invention. FIG. 6 is a diagram for explaining the method. a,
b and c are diagrams for explaining the operation of the embodiment of FIG. 5; 201...Pitch input device, 205...Tone length input device, 209...Movement input device, 204, 207, 2
11...first, second, and third code conversion devices, 20
8...Temporary storage device, 212...Storage device, 216...
Address register (presettable counter),
217... Read/write controller, 222... Presettable counter, 223... Tempo oscillator, 24
0,245...first and second counting devices, 241,2
43...First and second registers, 242...Number of times setting device, MN1400...Microcomputer.
Claims (1)
記号を楽譜の順に所定の番地に記憶させる記憶装
置と、自動演奏時に、記憶装置から読み出された
反復記号の回数を計数する第1の計数手段と、前
記記憶装置から読み出されたジヤンプ記号の回数
を計数する第2の計数手段と、前記記憶装置の実
行番地を格納するアドレスレジスタと、反復、ジ
ヤンプ記号の番地情報を一時格納する第1のレジ
スタ、第2のレジスタと、前記記憶装置から1回
目の反復記号が読み出されると、その反復記号が
入つていた前記記憶装置の番地またはそれに1を
加えた番地数値を前記第1のレジスタに格納する
手段と、2回目の反復記号が読み出された時、そ
の反復記号が入つていた前記記憶装置の番地また
はそれに1を加えた番地数値を前記第2のレジス
タに格納し、かつ前記第1のレジスタの内容を保
存したまま、その内容数値に1を加えた値、また
はその内容数値そのままを前記アドレスレジスタ
に格納し、自動演装の実行記憶装置の番地を1回
目の反復記号の次の番地に反復させる手段と、そ
れ以降所定のN回目の反復記号が前記記憶装置か
ら読み出されるまで、反復記号が読み出されるご
とに2回目の反復記号が読み出された時と同一の
動作をさせる手段と、N+1回目の反復記号が前
記記憶装置から読み出された時、前記第1のレジ
スタ、第2のレジスタの内容を初期設定し、N+
1回目の反復記号の格納さされた番地の次の番地
の楽譜情報を実行させる手段と、1回目のジヤン
プ記号が読み出れた時は第2の計数手段で計数
し、自動演奏はそのジヤンプ記号の格納された次
の番地からひきつづき実行させ、2回目のジヤン
プ記号が読み出された時は前記第2のレジスタの
内容に1を加えた数値、またはその内容そのまま
を前記アドレスレジスタに格納し、前記2回目の
反復記号の格納された次の記憶装置の番地から楽
譜情報を実行させるようにしたことを特徴とする
自動演奏装置。 2 反復記号の回数Nが外部から設定できるよう
にした特許請求の範囲第1項記載の自動演奏装
置。[Scope of Claims] 1. A storage device for storing musical notes, rests, repetition symbols, and jump symbols at predetermined addresses in the order of the musical score, and counting the number of repetition symbols read from the storage device during automatic performance. a first counting means for counting the number of jump symbols read from the storage device; an address register for storing an execution address of the storage device; and address information of repetition and jump symbols. When the first repetition symbol is read from the storage device, the address of the storage device containing the repetition symbol or an address value obtained by adding 1 to the address of the storage device is stored. means for storing in the first register, when the second repetition symbol is read, the address of the storage device containing the repetition symbol or an address value obtained by adding 1 thereto is stored in the second register; A value obtained by adding 1 to the numerical value of the content, or the numerical value of the content as is, is stored in the address register while the contents of the first register are saved, and the address of the automatic performance execution storage device is stored. means for repeating a repeat symbol at an address next to a first repeat symbol, and thereafter reading a second repeat symbol each time a repeat symbol is read until a predetermined Nth repeat symbol is read from the storage device. means for performing the same operation as when the N+1 repetition symbol is read out from the storage device;
A means for executing the musical score information at the address next to the address where the first repetition symbol is stored, and a second counting means when the first jump symbol is read, and automatic performance is performed based on that jump symbol. The execution continues from the next address where the jump symbol is stored, and when the second jump symbol is read, the value obtained by adding 1 to the contents of the second register, or the contents as they are, is stored in the address register, An automatic performance device characterized in that musical score information is executed from the address of the next storage device where the second repetition symbol is stored. 2. The automatic performance device according to claim 1, wherein the number N of repetition symbols can be set from the outside.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2489478A JPS54118227A (en) | 1978-03-03 | 1978-03-03 | Automatic player |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2489478A JPS54118227A (en) | 1978-03-03 | 1978-03-03 | Automatic player |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54118227A JPS54118227A (en) | 1979-09-13 |
| JPS6238713B2 true JPS6238713B2 (en) | 1987-08-19 |
Family
ID=12150885
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2489478A Granted JPS54118227A (en) | 1978-03-03 | 1978-03-03 | Automatic player |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS54118227A (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54130012A (en) * | 1978-03-30 | 1979-10-09 | Roland Corp | Automatic performance controller for electronic musical instrument |
| JPS57105789A (en) * | 1980-12-24 | 1982-07-01 | Casio Computer Co Ltd | Automatic musical performance repeating controlling system |
| JPS5818690A (en) * | 1981-07-24 | 1983-02-03 | シャープ株式会社 | Melody performer |
| JPS6191697A (en) * | 1984-10-12 | 1986-05-09 | 株式会社河合楽器製作所 | Melody data reading device |
| JP2576728B2 (en) * | 1991-09-30 | 1997-01-29 | カシオ計算機株式会社 | Automatic performance device |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS537317A (en) * | 1976-07-09 | 1978-01-23 | Hitachi Ltd | Electronic musical instrument |
-
1978
- 1978-03-03 JP JP2489478A patent/JPS54118227A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54118227A (en) | 1979-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4981066A (en) | Electronic musical instrument capable of editing chord performance style | |
| US4476766A (en) | Electronic musical instrument with means for generating accompaniment and melody sounds with different tone colors | |
| US5393927A (en) | Automatic accompaniment apparatus with indexed pattern searching | |
| US4448104A (en) | Electronic apparatus having a tone generating function | |
| US4633751A (en) | Automatic performance apparatus | |
| US4160399A (en) | Automatic sequence generator for a polyphonic tone synthesizer | |
| US4602544A (en) | Performance data processing apparatus | |
| JPH0760310B2 (en) | Touch control device | |
| JPS6243198B2 (en) | ||
| US4889026A (en) | Sequencer unit of electronic musical instrument | |
| CA1121189A (en) | Electronic musical instrument | |
| US4672876A (en) | Rhythm tone source assigning apparatus for use in electronic musical instrument | |
| JPS6238713B2 (en) | ||
| US4454797A (en) | Automatic music performing apparatus with intermediate span designating faculty | |
| US4100831A (en) | Automatic digital circuit for generating chords in a digital organ | |
| US4763554A (en) | Automatic rhythm performing apparatus for electronic musical instrument | |
| JPS6243197B2 (en) | ||
| US4294154A (en) | Music tone generating system | |
| US5101707A (en) | Automatic performance apparatus of an electronic musical instrument | |
| GB2091470A (en) | Electronic Musical Instrument | |
| JPH0617197Y2 (en) | Electronic musical instrument | |
| JP2604259B2 (en) | Electronic musical instrument data selection device | |
| JPS628795B2 (en) | ||
| JPS628797B2 (en) | ||
| JPS61256391A (en) | Automatic performer |