Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS6239568B2 - - Google Patents
[go: Go Back, main page]

JPS6239568B2 - - Google Patents

Info

Publication number
JPS6239568B2
JPS6239568B2 JP5698580A JP5698580A JPS6239568B2 JP S6239568 B2 JPS6239568 B2 JP S6239568B2 JP 5698580 A JP5698580 A JP 5698580A JP 5698580 A JP5698580 A JP 5698580A JP S6239568 B2 JPS6239568 B2 JP S6239568B2
Authority
JP
Japan
Prior art keywords
output
circuit
counter
pulse generator
pulses
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP5698580A
Other languages
Japanese (ja)
Other versions
JPS56153843A (en
Inventor
Eiji Hata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu General Ltd
Original Assignee
Fujitsu General Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu General Ltd filed Critical Fujitsu General Ltd
Priority to JP5698580A priority Critical patent/JPS56153843A/en
Publication of JPS56153843A publication Critical patent/JPS56153843A/en
Publication of JPS6239568B2 publication Critical patent/JPS6239568B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K23/00Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/64Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
    • H03K23/66Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
    • H03K23/662Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses by adding or suppressing pulses

Landscapes

  • Indication In Cameras, And Counting Of Exposures (AREA)
  • Electronic Switches (AREA)

Description

【発明の詳細な説明】 本発明は、カウンタの出力状態を所定の状態に
自動的に設定する装置に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a device that automatically sets the output state of a counter to a predetermined state.

例えば最近のカメラは、フアインダ内に多くの
情報を表示するようにしてある。その情報の1つ
はシヤツタスピードであり、このシヤツタスピー
ドは、しぼり優先方式のもとにおいて、予め予知
される。これにより撮影者は、シヤツタのスピー
ドを予め知りうることになる。
For example, modern cameras display a lot of information in the viewfinder. One of the pieces of information is the shutter speed, and this shutter speed is predicted in advance under the aperture priority method. This allows the photographer to know the shutter speed in advance.

一般にこの種のシヤツタスピードの表示手段は
トレーンパルス(連続パルス)のパルス数をカウ
ンタにより計数し、このカウンタの計数出力でマ
トリツクス回路を駆動し、このマトリツクス回路
の出力で所定の表示ランプを発光させ、この発光
でシヤツタスピードを表示するようにしてある。
Generally, this type of shutter speed display means uses a counter to count the number of train pulses (continuous pulses), uses the count output of this counter to drive a matrix circuit, and uses the output of this matrix circuit to light a predetermined indicator lamp. The shutter speed is displayed using this light emission.

ところがカメラの生産工程において、秒時特性
を検査するためにカウンタを所定の出力状態に設
定する必要がある。カウンタの出力状態は、カウ
ンタにトレーンパルスを所定のパルス数だけ入力
すれば得られるが、任意の位置でのパルス入力の
停止は、困難である。その理由は、パルス数の入
力が極めて高速であるからである。
However, in the production process of cameras, it is necessary to set the counter to a predetermined output state in order to inspect the time characteristics. The output state of the counter can be obtained by inputting a predetermined number of train pulses to the counter, but it is difficult to stop the pulse input at an arbitrary position. The reason is that the input of the number of pulses is extremely fast.

ここに本発明は、所定のトレーンパルスのパル
ス数を入力したときにその状態を電気的に検出
し、トレーンパルスの入力状態を自動的に停止さ
せるような装置を提供する点にある。
An object of the present invention is to provide a device that electrically detects the state of input of a predetermined number of train pulses and automatically stops the input state of train pulses.

上記目的のもとに本発明は、カウンタにトレー
ンパルスを連続的に入力させておき、カウンタの
出力状態を検出回路で検出し、所定の出力状態の
ときにトレーンパルスの入力状態を自動的に解除
するようにしている。
Based on the above object, the present invention continuously inputs train pulses to a counter, detects the output state of the counter with a detection circuit, and automatically changes the input state of the train pulse when the output state is a predetermined output state. I'm trying to cancel it.

以下、本発明の実施例を図面にもとづいて具体
的に説明する。
Embodiments of the present invention will be specifically described below based on the drawings.

本発明のカウンタの自動設定装置1は、カメラ
側に組込まれるカウンタ3、マトリツクス回路4
および表示ランプ5,5,…5n、測定器側
に組込まれるパルス発生回路2、検出回路6およ
び制御回路7により構成されている。
The automatic counter setting device 1 of the present invention includes a counter 3 and a matrix circuit 4 built into the camera side.
and indicator lamps 5 1 , 5 2 , .

パルス発生回路2は、トレーンパルスを発生す
るものであり、第1パルスジエネレータ8と、こ
の第1パルスジエネレータ8の出力を1つの入力
とし、かつ制御回路7の制御出力を他の1つの入
力とするアンドゲート10と、このアンドゲート
10の出力側に接続された第2パルスジエネレー
タ9とで構成してあり、出力としてのトレーンパ
ルスは、カウンタ3のアツプ入力またはダウン入
力に入力されるようにしてある。カウンタ3は、
例えばアツプ・ダウン型のものであり、パルス発
生回路2のトレーンパルスのパルス数を計数し、
その計数値にもとづいて所定の符号化された計数
出力を発生する。マトリツクス回路4は、カウン
タ3の符号化出力を入力として所定の出力部分に
選択的に出力を発生するものであり、マトリツク
ス回路4の出力にもとづいて発光ダイオードなど
の表示ランプ5,5,…5nを択一的に点灯
し、その点灯位置でシヤツタスピードを表示す
る。また検出回路6は、上記表示ランプ5,5
,…,5nのうち所定のものの端子間に選択的
に接続され、上記マトリツクス回路4の出力の位
置を検出するもので、電源端子11と表示ランプ
,5,…,5nとしての発光ダイオードの
カソード端との間にトランジスタのコレクタ・エ
ミツタで接続され、かつトランジスタのベースを
例えば表示ランプ5のアノードに接続されたス
イツチング用のトランジスタ13を主要部とし、
これらに限流用または電圧調整用の抵抗器12,
14および出力用のインバータ15を組合せて構
成してある。また制御回路7は、上記検出回路6
の検出出力を受けたときに上記パルス発生回路2
にトレーンパルスの発生を禁止させるための制御
出力を送るものであり、フリツプ・フロツプ16
を有している。このフリツプ・フロツプ16のセ
ツト端子Sは、インバータ19、手動のスイツチ
18を経てアース17に接続され、また出力端子
Qはアンドゲート10の一端に接続され、また他
方の出力端子は確認表示ランプ20を経てアー
ス17に接続されている。そして上記検出回路6
は、そのインバータ15の出力をフリツプ・フロ
ツプ16のリセツト端子Rに接続されている。
The pulse generation circuit 2 generates a train pulse, and uses the first pulse generator 8 and the output of the first pulse generator 8 as one input, and the control output of the control circuit 7 as the other input. It consists of an AND gate 10 as an input and a second pulse generator 9 connected to the output side of the AND gate 10, and the train pulse as an output is input to the up input or down input of the counter 3. It is designed so that Counter 3 is
For example, it is an up-down type, which counts the number of train pulses of the pulse generation circuit 2,
A predetermined coded count output is generated based on the count value. The matrix circuit 4 receives the encoded output of the counter 3 as an input and selectively generates an output at a predetermined output portion. Based on the output of the matrix circuit 4, display lamps 5 1 , 5 2 , etc. such as light emitting diodes are output. ...5n is selectively lit, and the shutter speed is displayed at the lit position. The detection circuit 6 also includes the indicator lamps 5 1 , 5
It is selectively connected between the terminals of predetermined terminals of the matrix circuits 2 , . . . , 5n to detect the position of the output of the matrix circuit 4 . The main part is a switching transistor 13 which is connected to the cathode end of the light emitting diode through the collector and emitter of the transistor, and whose base is connected to the anode of the display lamp 52 , for example.
These include a resistor 12 for current limiting or voltage adjustment;
14 and an output inverter 15. Further, the control circuit 7 includes the detection circuit 6
When receiving the detection output of
It sends a control output to prohibit the generation of train pulses to the flip-flop 16.
have. The set terminal S of this flip-flop 16 is connected to ground 17 via an inverter 19 and a manual switch 18, and its output terminal Q is connected to one end of an AND gate 10, and the other output terminal is connected to a confirmation indicator lamp 20. It is connected to ground 17 through the. And the detection circuit 6
The output of the inverter 15 is connected to the reset terminal R of the flip-flop 16.

次に動作を説明する。今、例えば表示ランプ5
の点灯状態にカウンタ3の出力状態を設定する
ものとして説明する。すべての回路に電源を投入
し、手動のスイツチ18をオンにすると、そのス
イツチ18からの「L」レベルの信号は、インバ
ータ19で反転されて「H」レベルとなり、フリ
ツプ・フロツプ16のセツト端子Sにセツト入力
として入力される。このためフリツプ・フロツプ
16は、その出力端子Qに「H」レベルの制御出
力を発生し、これをパルス発生回路2のアンドゲ
ート10の1つの入力端に送つている。このため
第1パルスジエネレータ8のトレーンパルスは、
アンドゲート10を経てカウンタ3のアツプ入力
端に連続的に入力される。ここでカウンタ3は、
そのパルス数を計数し、それを符号化してマトリ
ツクス回路4に送る。マトリツクス回路4は、そ
のカウンタ3の出力状態にもとづいて順次表示ラ
ンプ5,5,…5nを駆動すべく出力を発生
することになる。ここでマトリツクス回路4の出
力が表示ランプ5を駆動する出力状態になる
と、検出回路6のトランジスタ13のベースに
「H」レベルの信号が現われるため、トランジス
タ13は瞬時にオンに転じ、そのコレクタ側に
「L」レベルの信号が現われる。この「L」レベ
ルの信号は、インバータ15で反転し、「H」レ
ベルの検出出力として制御回路7のフリツプ・フ
ロツプ16のリセツト端子Rに入力される。この
ためフリツプ・フロツプ16はすぐにリセツトさ
れ、その出力端子Qの制御出力を「L」レベルに
設定する。したがつて第1パルスジエネレータ8
のトレーンパルスは、その検出の時点でアンドゲ
ート10を通過しなくなり、したがつてカウンタ
3は、表示ランプ5を駆動する状態で自動的に
停止することになる。そしてこの状態は、確認表
示ランプ20の点灯により確認できる。またこの
停止状態でカウンタ3の出力状態を所定の数例え
ば「2」だけ順次シフトしたい場合には、第2パ
ルスジエネレータ9を操作し、2つのパルス数の
トレーンパルスを直接カウンタ3に入力すればよ
い。このようにするとカウンタ3は、その都度2
つのパルス数を計数し、順次2づつ出力状態をシ
フトすることになる。もちろんこのパルス数は、
1以上任意の数でよく、したがつて第2パルスジ
エネレータ9の出力パルスは、1以上のパルス数
のものとして任意に選択できるように構成すると
よい。
Next, the operation will be explained. Now, for example, display lamp 5
The explanation will be made assuming that the output state of the counter 3 is set to the lighting state of No. 2 . When all the circuits are powered on and the manual switch 18 is turned on, the "L" level signal from the switch 18 is inverted by the inverter 19 and becomes the "H" level, and the set terminal of the flip-flop 16 is turned on. It is input to S as a set input. Therefore, the flip-flop 16 generates an "H" level control output at its output terminal Q, and sends this to one input terminal of the AND gate 10 of the pulse generating circuit 2. Therefore, the train pulse of the first pulse generator 8 is
The signal is continuously inputted to the up input terminal of the counter 3 via the AND gate 10. Here, counter 3 is
The number of pulses is counted, encoded, and sent to the matrix circuit 4. The matrix circuit 4 generates an output to sequentially drive the display lamps 5 1 , 5 2 , . . . 5 n based on the output state of the counter 3 . When the output of the matrix circuit 4 becomes an output state for driving the display lamp 52 , an "H" level signal appears at the base of the transistor 13 of the detection circuit 6, so the transistor 13 is instantly turned on, and its collector is turned on. An "L" level signal appears on the side. This "L" level signal is inverted by the inverter 15 and inputted to the reset terminal R of the flip-flop 16 of the control circuit 7 as an "H" level detection output. Therefore, the flip-flop 16 is immediately reset and the control output at its output terminal Q is set to the "L" level. Therefore, the first pulse generator 8
The train pulse will no longer pass through the AND gate 10 at the time of its detection, so the counter 3 will automatically stop driving the indicator lamp 52 . This state can be confirmed by lighting the confirmation indicator lamp 20. If you want to sequentially shift the output state of the counter 3 by a predetermined number, for example "2" in this stopped state, operate the second pulse generator 9 and directly input two pulses of train pulses to the counter 3. Bye. In this way, counter 3 will be 2 each time.
The number of pulses is counted, and the output state is sequentially shifted by two. Of course, this number of pulses is
The number of pulses may be one or more, and therefore, the output pulse of the second pulse generator 9 may be configured so that the number of pulses of one or more can be arbitrarily selected.

このようにして所定のカウンタ出力状態を得た
後、それに合つた露出制御用の秒時回路を測定
し、その秒時を調整する操作が進められることに
なる。
After obtaining a predetermined counter output state in this way, the operation of measuring the appropriate seconds circuit for exposure control and adjusting the seconds is proceeded.

なお、本発明は、カメラの秒時特性を検査し、
秒時設定回路を調整するために開発されたもので
あるが、このカウンタの自動設定装置1は、これ
に限定されず、その他のカウンタを有する回路に
も当然応用できる。
In addition, the present invention inspects the time characteristic of the camera,
Although this automatic counter setting device 1 was developed to adjust a seconds setting circuit, it is not limited thereto, and can of course be applied to circuits having other counters.

本発明によれば、カウンタの出力状態が所定の
位置に高速で設定できるため、表示ランプの発光
を確認しながら設定する操作に較べて、操作員の
目の疲労が無く、またその設定操作が高速で行え
るという利点がある。またカウンタが所定の出力
状態に達すると、装置が自動的に停止するため、
常に看視が必要とされず、作業性が単純化され
る。さらにパルス発生回路が手動操作により順次
送り出せる手段を有しているため、基準の設定位
置からの任意の順次設定が手動により簡単に行な
えるという特長もある。
According to the present invention, since the output state of the counter can be set to a predetermined position at high speed, the operator's eyes are not fatigued and the setting operation is easy, compared to the operation of setting while checking the light emission of the indicator lamp. It has the advantage of being fast. Additionally, when the counter reaches a predetermined output state, the device automatically stops, so
Constant monitoring is not required, simplifying workability. Furthermore, since the pulse generating circuit has a means for sequentially sending out pulses by manual operation, there is also the advantage that arbitrary sequential settings from a reference setting position can be easily performed manually.

【図面の簡単な説明】[Brief explanation of the drawing]

図は本発明に係るカウンタの自動設定装置のブ
ロツク線図である。 1…カウンタの自動設定装置、2…パルス発生
回路、3…カウンタ、4…マトリツクス回路、5
,5,……,5n…表示ランプ、6…検出回
路、7…制御回路、8…第1パルスジエネレー
タ、9…第2パルスジエネレータ、10…アンド
ゲート、11…電源端子、12…スイツチング用
のトランジスタ、16…フリツプ・フロツプ、1
8…スイツチ、20…確認表示ランプ。
The figure is a block diagram of an automatic counter setting device according to the present invention. DESCRIPTION OF SYMBOLS 1... Counter automatic setting device, 2... Pulse generation circuit, 3... Counter, 4... Matrix circuit, 5
1 , 5 2 , ..., 5n... Display lamp, 6... Detection circuit, 7... Control circuit, 8... First pulse generator, 9... Second pulse generator, 10... AND gate, 11... Power supply terminal, 12 ...Switching transistor, 16...Flip-flop, 1
8...Switch, 20...Confirmation display lamp.

Claims (1)

【特許請求の範囲】 1 トレーンパルスを連続的に発生する第1パル
スジエネレータと、手動操作によつて所定数のパ
ルスを発生する第2パルスジエネレータと、上記
第1パルスジエネレータの出力側に接続されたゲ
ート回路と、上記第2パルスジエネレータおよび
ゲート回路の出力側に現われたパルスのパルス数
を計数するカウンタと、このカウンタの出力を入
力として所定の出力部分に選択的に出力を発生す
るマトリツクス回路と、このマトリツクス回路の
出力で駆動される複数の表示ランプと、これらの
表示ランプのうち所定の表示ランプの端子間に選
択的に接続され上記マトリツクス回路の出力を検
出する検出回路と、この検出回路の検出出力を受
けたときに上記ゲート回路にトレーンパルスの通
過を禁止させるための制御出力を送る制御回路と
を具備することを特徴とするカウンタの自動設定
装置。 2 特許請求の範囲第1項記載において、検出回
路は、電源端子と表示ランプの一端との間にコレ
クタ・エミツタで接続され、かつベースを表示ラ
ンプの他の一端に接続可能なスイツチング用のト
ランジスタを主要部として構成されていることを
特徴とするカウンタの自動設定装置。 3 特許請求の範囲第1項または第2項記載にお
いて、制御回路は、手動用のスイツチ操作でセツ
トされ、検出回路の検出出力でリセツトされ、か
つ一方の出力端に制御出力を発生するフリツプ・
フロツプにより構成されていることを特徴とする
カウンタの自動設定装置。 4 特許請求の範囲第3項記載において、制御回
路は確認表示ランプを有し、この確認表示ランプ
はフリツプ・フロツプの他方の出力端に接続され
ていることを特徴とするカウンタの自動設定装
置。
[Claims] 1. A first pulse generator that continuously generates train pulses, a second pulse generator that generates a predetermined number of pulses by manual operation, and an output side of the first pulse generator. a gate circuit connected to the second pulse generator and a counter for counting the number of pulses appearing on the output side of the gate circuit; and a counter for counting the number of pulses appearing on the output side of the second pulse generator and the gate circuit; A matrix circuit that generates a signal, a plurality of display lamps driven by the output of the matrix circuit, and a detection circuit that is selectively connected between the terminals of a predetermined display lamp among these display lamps and detects the output of the matrix circuit. and a control circuit that sends a control output for prohibiting passage of a train pulse to the gate circuit when receiving the detection output of the detection circuit. 2. In claim 1, the detection circuit is a switching transistor whose collector-emitter is connected between the power supply terminal and one end of the indicator lamp, and whose base is connectable to the other end of the indicator lamp. An automatic counter setting device characterized in that it is configured as a main part. 3. In claim 1 or 2, the control circuit includes a flip-flop that is set by manual switch operation, reset by the detection output of the detection circuit, and generates a control output at one output terminal.
An automatic counter setting device comprising a flop. 4. The automatic setting device for a counter according to claim 3, wherein the control circuit has a confirmation indicator lamp, and the confirmation indicator lamp is connected to the other output terminal of the flip-flop.
JP5698580A 1980-04-28 1980-04-28 Automatic setting device of counter Granted JPS56153843A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5698580A JPS56153843A (en) 1980-04-28 1980-04-28 Automatic setting device of counter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5698580A JPS56153843A (en) 1980-04-28 1980-04-28 Automatic setting device of counter

Publications (2)

Publication Number Publication Date
JPS56153843A JPS56153843A (en) 1981-11-28
JPS6239568B2 true JPS6239568B2 (en) 1987-08-24

Family

ID=13042781

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5698580A Granted JPS56153843A (en) 1980-04-28 1980-04-28 Automatic setting device of counter

Country Status (1)

Country Link
JP (1) JPS56153843A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0268764U (en) * 1988-11-14 1990-05-24

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0268764U (en) * 1988-11-14 1990-05-24

Also Published As

Publication number Publication date
JPS56153843A (en) 1981-11-28

Similar Documents

Publication Publication Date Title
DE3348073C2 (en)
US3452347A (en) Luminous diode battery condition indicator for camera
US4518237A (en) Indicator for proper or improper exposure by automatic electronic flash
US3953864A (en) Camera device having a photographic flash device combined therewith
GB2201052A (en) Electronic flash
US4081813A (en) Photographic information setting apparatus for camera
US4494851A (en) Display unit for flashlight photography
US4038675A (en) System for indicating the operation of a self-timer in an electric shutter for camera
US4043677A (en) Exposure meter
DE3751951T2 (en) Interchangeable camera and interchangeable flash device
US3896460A (en) Electric shutter for programmed exposure control
JPS6239568B2 (en)
US5048955A (en) Device for measuring color temperature
US4099100A (en) Neon tube flashing device
US4306176A (en) Operation indicator for automatic flash device
US4163935A (en) Apparatus for checking a battery voltage
US4523830A (en) Automatic control type electronic flash apparatus
US4272170A (en) Photographic arrangement using various electronic flash devices
JPS59136720A (en) Automatic focusing controller
US4324466A (en) Light source apparatus for endoscope
US4431291A (en) Indicating device for a camera
US4152055A (en) Device for indicating light and photoflash circuit conditions in camera
US4025929A (en) Exposure time control device of electric shutter for camera capable of automatic and manual settings
US4183635A (en) Motion-picture camera with long-term exposure
US2818529A (en) Light-actuated switching device