JPS6239776B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は情報処理装置に関し、特に複数種類の
割込み処理機能を有する情報処理装置に関する。

プリンタやキー入力装置等の周辺機器を制御し
たり、マルチプロセツサ処理等を実行するような
情報処理装置には、複数の割込み処理を実行でき
る機能が要求されている。このため、従来の装置
は複数の割込み処理プログラムの中から所望のプ
ログラムを選択して実行できるように構成されて
おり、プログラムの選択は割込み要求信号によつ
て行なつていた。割込み要求信号は本装置に割込
み処理を実行させたい他の装置から発生され、本
装置はその要求信号を受け付けると、それによつ
て指定される割込み処理プログラムを選択して実
行するように設計されている。最近では、複数の
割込み要求信号に対して優先順位を与え、高順位
の割込み要求信号を優先に処理するように回路設
計された装置もある。この装置の場合には、優先
順位の低い割込み要求信号が高い方の割込み要求
信号でマスク（入力禁止）されるように割込み要
求信号受付部にマスクレジスタを設けているのが
一般的である。

更に、周辺機器を付随したり、上記情報処理装
置を複数個含むような情報処理システムにあつて
は、情報処理装置自体の処理内容も複雑化、高度
化する傾向にある。このため、処理のタイミング
（時間）制御も非常に複雑になつてくる。しかも
複数の割込み処理をも実行しなければならないと
なると、簡便なソフトウエア制御だけでは困難で
ある。

従つて、できる限り効率よく処理を遂行できる
ように、ソフトウエアの負担を軽減して、効率の
良いタイミング制御を行なうことが望まれる。し
かしながら、従来知られている割込処理機能付の
情報処理装置はこの要求を十分に満足するもので
はなく、特に割込みレベルが複雑あるものは処理
タイミングのずれが多く、急を要する割込み処理
であつても長時間待たされたり、あるいは無関係
な割込み処理が突然実行されたりして、処理効率
が悪く時として誤まつた処理を実行する危険性が
高かつた。

この本発明の目的は、プログラム処理特に複数
の割込み処理を含むような場合に、処理のタイミ
ング制御が容易でかつソフトウエアの負担を軽減
し、効率の良い割込み処理を実行する情報処理装
置を提供することにある。又、それに伴なう他の
目的として、消費電力を節約し、誤まつた割込み
処理を実行することのない信頼度の高い情報処理
装置を提供することである。

本発明は複数の割込み処理を実行する機能を備
えた情報処理装置において、前記割込み処理を指
示する要求信号を受付ける受付部と、受付けられ
た要求信号のうち所望の信号を選択する選択部
と、割込み処理を実行する処理部と、この処理部
の動作を一時停止させる停止部と、前記選択部で
選択された前記要求信号によつて前記停止部を制
御し停止状態を解除して前記処理部を動作状態に
する制御部と、停止状態が解除された前記処理部
に対してその停止解除に用いられた割込要求信号
によつて指定される割込処理を行なうか否かを決
定する割込処理決定部とを含み、前記処理部の停
止状態を解除した後、選択された割込要求信号に
基づく割込処理を行なうか否かの決定をすること
を特徴とする情報処理装置。

本発明によれば、処理部の動作を停止させるこ
とが可能な停止制御部を有しているため、不必要
な処理時間あるいは、１つの処理終了後次の処理
命令が与えられるまでの待ち時間、もしくは急を
要する割込み処理が発生する以前のタイミング期
間等に処理部の動作を一時停止せしめておくこと
ができる。従つて無駄な処理の実行や、非処理時
間時の消費電力を著しく低減することができる。
更に、緊急割込が発生するであろうことが予想さ
れる場合には、現在実行している処理を退避させ
て一時中断せしめ、割込み処理のために待機させ
ておくことができ、その割込み要求があれば即刻
その作業に取りかかることができる。従つて、緊
急度の高い割込み処理が冗らに待たされるという
こともなくなり、高速な処理を遂行することがで
きる。又、停止制御部の停止解除制御は選択部に
よつて選択された割込み要求信号、即ち要求され
る割込み処理を指定する信号によつて行なわれて
いるので、突発的あるいは不定期に発生した別の
割込み要求信号によつて処理部が占有されてしま
うという不都合も全くない。

さらに、本発明は選択された割込要求信号で処
理部の停止状態を解除した後、その停止解除に用
いられた割込要求信号に基いて実際の割込処理を
行なうか否かを決定する手段を有している。この
ため、所望の割込要求信号で処理部の停止状態を
解除した後、その割込を実行することも又しない
ことも自由に制御できる。すなわち、処理部の停
止状態のみを所望の割込要求があつた場合にのみ
解除できるという操作を可能とし、それによつて
後述するように割込処理の制御範囲を拡大できる
という効果を得ることができる。

本発明は、以上の説明からも明らかなように、
複数の割込み処理機能を有し、所定のサイクル毎
に所望の割込み処理を高速に実行するコントロー
ラが得られ、プリンタやキー入力装置のような端
末装置の制御系として極めて有用である。

以下にプリンタを端末装置としてその一部に含
むシステムを対象として、そのプリンタコントロ
ーラとして本発明の情報処理装置（以下、プロセ
ツサという）を用いた場合の一実施例を図面を用
いて説明する。

第１図は本発明の一実施例を示すプロセツサの
要部ブロツク図を示している。１はプログラムメ
モリ（例えばROM）およびデータメモリ（例え
ばRAM）をまとめて表現したメモリ部である。
２は各種レジスタや演算制御回路を含んだ処理部
である。３はタイマ回路、４は例えば他のプロセ
ツサからのシリアルデータを入出力するシリアル
インターフエイス回路で、マルチプロセツサシス
テムにおいて有用な機能となる。５は割込み制御
回路で、ここにはタイマ回路３からの割込み要求
信号INTT、シリアルインターフエイス回路４か
らの割込み要求信号INTS、及び外部周辺端末装
置（例えばプリンタ１００，CRT２００）から
の割込み要求信号６（INT１，INT２）が入力さ
れ、これらの割込み要求信号に応じて後述するよ
うな各種の処理を行なう。７は処理部２（あるい
は場合によつてはメモリ部１）の動作を一時停止
（以下、ホールトという）させたり、それを解除
したりする制御を行なうホールト制御回路で割込
み制御回路５の出力端が一部接続される。

次に、割込み制御回路５の詳細を第２図に示
す。第２図において、前述した割込み要求信号
INT１，INT２，INTT，INTS，はそれぞれアン
ド回路８，９，１０，１１，の一方の入力端に入
力されている。１２は所望の割込み要求信号を選
択する機能を有する選択部で、各々１ビツトのマ
スクレジスタ１２―１，１２―２，１２―３，１
２―４，により構成されている。出力としてはレ
ジスタの内容の反転出力が取り出され、それぞれ
対応するアンド回路８，９，１０，１１，の他の
方の入力端に入力される。したがつて、割込みマ
スクレジスタビツト１２―１，１２―２，１２―
３，１２―４，をリセツトすることにより、各ビ
ツトの反転出力は、ハイレベルとなるので、その
レベルが入力されているアンド回路につながる割
込み要求信号INT１，LNT２，INTT，INTS，
のみが有効となり、以下に述べるようにホールト
状態を解除する信号として、及び割込み処理を指
示する信号として使用される。尚、割込みマスク
レジスタビツト１２―１，１２―２，１２―３，
１２―４，をセツト（ハイレベルにする）した場
合は、各ビツトの反転出力はロウレベルとなるの
で対応するアンド回路８，９，１０，１１，の出
力はすべてロウレベルとなり、割込み要求信号
INT１，INT２，INTT，INTS，が入力されても
それは無効となり、以下に述べるようにホールト
状態を解除することも又割込み指示を与えること
もできない。アンド回路８，９，１０，１１の各
出力はオア回路１３に入力されると共に、割込み
指示のためにアンド回路１６，１７，１８，１
９，の一方にも入力されている。オア回路１３の
出力はセツト・リセツトフリツプ・フロツプ（以
下“SRT／Ｆ”という）１５のリセツト入力端
に接続されている。このSRF／Ｆ１５は処理部
のホールト状態を設定するための命令（以下“ホ
ールト命令”という）によつてセツトされるよう
に、そのセツト端にはホールト命令制御信号２０
が入力される。SRF／Ｆ１５はその出力でホー
ルト制御回路を制御し、SRF／Ｆ１５がセツト
されるとホールト状態を設定して処理部の動作を
一時停止させる。一方、リセツトされるとホール
ト状態を解除して処理部を動作可能状態にする。
１４もSRF／Ｆで、そのセツトは割込み許可命
令（以下、“EI命令”という）によるコントロー
ル信号２１で行なわれ、リセツトは割込み禁止命
令（以下“DI命令”という）によるコントロー
ル信号２２で行なわれる。このSRF／Ｆ１４の
出力はアンド回路１６，１７，１８，１９，の他
方の入力端に共通に供給される。SRF／Ｆ１４
がセツトされるとその出力がハイレベルとなり、
アンド回路１６，１７，１８，１９，の出力状態
はアンド回路８〜１１の出力状態によつて定ま
る。一方、SRF／Ｆ１４がリセツトされていれ
ば、マスクレジスタによつて選択された割込要求
信号であつてもそこで禁止されてしまう。
SRF／Ｆ１４がセツトされていて、割込み要求
信号が入力されると、選択された割込み要求信号
のみが対応するAND回路１６〜１９から出力さ
れ、これは割込み処理用サブルーチン（例えば
ROM等のメモリに予め定められている割込み処
理プログラム）を読み出すためのその先頭番地を
指定するための信号として使用される。最も簡単
な例を挙げれば各割込み処理用サブルーチンをテ
ーブルとしてメモリに格納しておき、各テーブル
の先頭アドレスをテーブル数分のレジスタに設定
しておいて、そのレジスタの読み出し信号として
AND回路１６〜１９の出力を用いるように設定
すればよい。

ここで、第２図の回路に入力される割込み要求
信号の種類とその入力条件を明示する。

INT１…プリンタ１００から発生され、プリン
トアウトデータ受入のための要求信号で、印字す
べきデータを第１図のプロセツサから転送しても
らうためにプロセツサにデータ転送を実行させる
べき割込み処理を依頼する信号。

INT２…CRT２００から発生され、表示用デ
ータ受入のための要求信号で、プロセツサに
CRTデータ転送を実行させるべき割込み処理を
依頼する信号。

INTT…タイマ回路からの割込み要求信号で所
定のサイクル毎にプロセツサに割込みをかけ、所
定のサイクル毎に繰り返し実行させるべき処理の
開始タイミングを与える。この例では、キー入力
装置に対するキー入力走査処理に相当する。

INTS…マルチプロセツサシステムを構成する
他のプロセツサから、あるいは他のプロセツサへ
転送される割込み要求信号で、複数のプロセツサ
が協動して一連のプログラムを実行する時に、プ
ロセツサ相互間で必要なデータあるいは命令を授
受するような場合に発生される。この例では、部
分的なプログラムの実行依頼、その結果を受け取
るための転送依頼、プロセツサが付随するメモリ
に格納されている情報の転送依来等である。

次に、マスクレジスタの設定条件を説明する。
個々のマスクレジスタ１２―１，〜１２―４，に
は第１図の処理部２から転送されるデータが書き
込まれ、夫々対応する割込み要求信号に選択を行
なう。この場合、プロセツサが決定した割込み要
求信号のみが許可される。ハードウエアとしては
１ビツトRSF／Ｆで夫々のレジスタが構成され
る。従つて、割込み要求信号の優先順位を判断す
る回路構成は全く不要であり、回路構成が著しく
簡易化されている。プロセツサは選択すべき割込
み要求信号を時間によつて決定したり、あるいは
プログラムによつて決定したりする。尚、１つの
割込み処理の実行中に他の緊急な割込み処理を受
付けられるように、AND回路８〜１１へ入力さ
れる割込み要求信号を一部分岐させて、緊急優先
判別回路（点線ブロツク２３）に入力するように
してもよい。しかし、この場合でも、現在実行中
の割込み処理の順序を示すアドレススを退避させ
た後、マスクレジスタ１２の内容変更、即ち緊急
割込み要求信号を選択できるようにマスクレジス
タを制御するようにするか、それとも後述するよ
うにSRF／Ｆ１４をリセツトして、緊急優先判
別回路２３で許可した割込み要求信号２４を用い
て緊急の割込み処理を実行するようにすればよ
い。こうすれば、複数の割込み要求が同時に発生
した時でも、マスクレジスタ１２で選択されてい
るのものを許可することができるとともに、緊急
割込みも受付けることができる。

次に、ホールト命令実行条件について説明す
る。この命令は周期的に所定の割込み要求信号が
入力されることがわかつている場合、あるいはプ
ロセツサが処理すべきプログラムを受け付けてい
ないかもしくは有していない場合（即ち、空き状
態の場合）等に実行される命令である。この命令
を実行すると、プロセツサの処理部もしくはメモ
リ部（但し、スタテイツクメモリの場合）への基
本クロツク信号の供給を停止して、それを非動作
状態（待ち状態）にする。この結果、待ち時間な
くして割込み処理を実行できるとともに、空き状
態時の消費電力を節約することができる。尚、前
記の様に周期毎に所定の割込み要求信号が入力さ
れることがわかつている場合、例えばプリントア
ウトデータ転送用の割込み処理（INT１）におい
ては、その周期内で実行できるプログラム（例え
ばプリントアウトデータの作成処理）のみを実行
させるようにして、その処理実行後はホールト状
態にしておくようにする。この結果INT１による
割込み処理は何等待ち時間をもつことなく、即刻
割込み処理に移行できる。又、割込み処理までの
電力消費もない。

次に、EI，DI命令実行条件について説明す
る。この命令を実行するSRF／Ｆ１４は主とし
て割込みによる誤動作を防止するための安全回路
として設けたものである。これは、プロセツサの
信頼性を高める意味では重要な付加機構となる。
即ち、マスクレジスタ１２で一旦選択された割込
み要求信号をタイミング制御するための回路で、
プロセツサが他のプログラム処理を実行している
時、もしくは割込みに基づく現処理の退避ができ
ていない時に割込みを受付けることを禁止するた
めの働きをする。従つて、リセツト状態に設定さ
れているSRF／Ｆ１４を現処理の退避が完了し
た後、あるいはマスクレジスタ１２への内容書き
込みが終了した後にリセツトが解除され、AND
回路１６〜１９がアクテイブになるようにする。
又、この回路は割込みを全く受付けたくない時や
現在処理している割込み処理にかえて、優先判別
回路２３によつて制御された高優先の割込みを実
行する時に、現割込みを一時停止しておく時等に
有用である。この回路は、通常はマスクレジスタ
がセツトされた後にセツトされるようにする方が
望ましい。

以下に、このプロセツサの割込み動作を示すた
めに割込み要求信号INT１に基づくプリントアウ
トデータ転送用の割込み処理について説明する。

まず、マスクレジスタ１２―１がリセツトされ
他のマスクレジスタはセツトされる。この後、
EI命令が実行されSRF／Ｆ１４がセツトされ
る。この状態でINT１信号が入力されると、
AND回路８の出力によつてSRF／Ｆ１５がリセ
ツトされ、ホールト制御回路は基本クロツク信号
の供給を開始する。同時に、SRF／Ｆ１４の出
力はハイレベルであるので、アンド回路１６，１
７，１８，１９はアクテイブの状態にある。従つ
て、AND回路８の出力が入力されるAND回路１
６の出力によつてプリントアウトデータ転送用実
行用のサブルーチンがコールされる。ここでアン
ド回路９，１０，１１，の出力は割込みマスクレ
ジスタビツト１２―２，１２―３，１２―４，に
よつて常にロウレベル固定されているため、たと
え割込み要求信号INT２，INTT，INTS，が発生
したとしても、その信号ではホールト状態を解除
することができないことに注目されたい。ホール
ト状態は割込み要求信号INT１によつてのみ解除
でき、プリントアウトデータ転送が強制的に実行
される。他の割込み要求信号に対してもそれに対
応するマスクレジスタの内容によつて同様の動作
となる。

一方、ホールト命令を実行する以前にDI命令
を実行した場合はSRF／Ｆがリセツトされてい
るので、アンド回路１６，１７，１８，１９，の
出力は常にロウレベルとなつている。したがつて
前記EI命令を実行して後にホールト命令を実行
してホールト状態にした場合と同様に割込みマス
クレジスタビツト１２―１，１２―２，１２―
３，１２―４を使用して、ホールト状態を解除す
る割込み要求信号を選択して解除することができ
るがアンド回路１６，１７，１８，１９，の出力
によつてすべての割込み処理の実行が禁止されて
いるため、プロセツサは割込みを受付けずに、前
記ホールト命令の次にプログラムされている命令
を実行する。故に、SRF／Ｆ１４の状態によつ
てホールト状態解除後のプロセツサの動作をも選
択制御することができる。これは、ホールト制御
回路を、割込み信号に対する速応の目的以外に、
プロセツサの動作を一時的に停止させ、割込み要
求信号の入力をもとにしてそれとは無関係のプロ
グラムを引きつづき実行させるような間欠動作を
可能にする上で多大な利点が得られる。

プロセツサはプリントアウトデータ転送用のサ
ブルーチンを終了すると、次のプリントアウトデ
ータを作成する処理を実行し、その終了後はホー
ルト状態を保持するようにして、周期的に発生さ
れるINT１信号に速応できる体制を整えておくよ
うにする。

この様に本実施例によれば、複数の割込みレベ
ルに対して所望の割込みのみを選択して受付け、
それによつてホールト状態を解除して即座に割込
み処理を実行できるため、割込みの誤動作もなく
かつ高速に処理することができ、複数の端末装置
をコントロールするプロセツサとして特に有効で
ある。又、割込み信号の入力タイミングが予めプ
ロセツサ側でわかつているようなシステムにおい
ては、前述したように特に有効である。

尚、他の割込み処理に対しても同様の効果があ
ることは明らかであろう。更に、優先判別回路２
３を付加すれば、より高度な割込み処理を上記の
作用効果を有したまま実行できることも又明らか
である。又、この優先処理においては、前記回路
２３のかわりにマスクレジスタ１２を制御するよ
うにしてもよいが、その場合でもマスクされた割
込要求信号でホールト制御するようにすることが
望ましい。

【図面の簡単な説明】

第１図は本発明の一実施例を示す機能ブロツク
図である。 １……メモリ部、２……処理部、３……タイマ
回路、４……シリアルインターフエイス回路、５
……割込み制御回路、６……外部割込み要求信
号、７……ホールト制御回路、１００……プリン
タ、２００……CRT。 第２図は本発明の一実施例による割込み制御回
路の詳細を示す回路ブロツク図である。 ８，９，１０，１１，１６，１７，１８，１９
……アンド回路、１２……割込みマスクレジス
タ、１３……オア回路、１４，１５……SRフリ
ツプフロツプ、２０……ホールト命令制御信号、
２１……EI命令制御信号、２２……DI命令制御
信号、２３……優先判別回路。

Claims (1)

【特許請求の範囲】
1. １ 複数の割込み処理を実行する機能を備えた情
   報処理装置において、前記割込み処理を指示する
   要求信号を受付ける受付部と、受付けられた要求
   信号のうち所望の信号を選択する選択部と、割込
   み処理を実行する処理部と、この処理部の動作を
   一時停止させる停止部と、前記選択部で選択され
   た前記要求信号によつて前記停止部を制御し停止
   状態を解除して前記処理部を動作状態にする制御
   部と、停止状態が解除された前記処理部に対して
   その停止解除に用いられた割込要求信号によつて
   指定される割込処理を行なうか否かを決定する割
   込処理決定部とを含み、前記処理部の停止状態を
   解除した後、選択された割込要求信号に基づく割
   込処理を行なうか否かの決定をすることを特徴と
   する情報処理装置。