JPS624007B2 - - Google Patents
Info
- Publication number
- JPS624007B2 JPS624007B2 JP55105463A JP10546380A JPS624007B2 JP S624007 B2 JPS624007 B2 JP S624007B2 JP 55105463 A JP55105463 A JP 55105463A JP 10546380 A JP10546380 A JP 10546380A JP S624007 B2 JPS624007 B2 JP S624007B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- current mirror
- voltage
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000006641 stabilisation Effects 0.000 claims description 8
- 238000011105 stabilization Methods 0.000 claims description 8
- 230000003321 amplification Effects 0.000 claims description 7
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 7
- 239000003990 capacitor Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009499 grossing Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3083—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the power transistors being of the same type
- H03F3/3086—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the power transistors being of the same type two power transistors being controlled by the input signal
- H03F3/3088—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the power transistors being of the same type two power transistors being controlled by the input signal with asymmetric control, i.e. one control branch containing a supplementary phase inverting transistor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/307—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in push-pull amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K4/00—Generating pulses having essentially a finite slope or stepped portions
- H03K4/06—Generating pulses having essentially a finite slope or stepped portions having triangular shape
- H03K4/08—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape
- H03K4/48—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices
- H03K4/60—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth current is produced through an inductor
- H03K4/69—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth current is produced through an inductor using a semiconductor device operating as an amplifier
- H03K4/693—Generating pulses having essentially a finite slope or stepped portions having triangular shape having sawtooth shape using as active elements semiconductor devices in which a sawtooth current is produced through an inductor using a semiconductor device operating as an amplifier operating in push-pull, e.g. class B
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明は、集積回路化したB級OTL回路に関
するもので、素子の特性のバラツキや温度変化に
対して安定な動作をし、良好な特性を得ることが
出来るB級OTL回路を提供しようとするもので
ある。
するもので、素子の特性のバラツキや温度変化に
対して安定な動作をし、良好な特性を得ることが
出来るB級OTL回路を提供しようとするもので
ある。
従来用いられてきたB級OTL回路で構成した
テレビ受像機の垂直偏向回路を第1図に示す。
テレビ受像機の垂直偏向回路を第1図に示す。
第1図について説明する。図中1は垂直同期・
発振回路、2はこの垂直同期・発振回路1の出力
パルスから鋸歯状波電圧信号を発生する鋸歯状波
電圧発生回路、3は電源電圧安定化回路である。
またQ1,Q2は出力段Q10,Q11の動作点を安定化
する差動増巾回路構成の出力段バイアス安定化回
路で、その定電流はトランジスタQ3のエミツタ
より抵抗R1を介して供給される。トランジスタ
Q1のベースA点に入力された鋸歯状波電圧波形
は差動増巾回路Q1,Q2で増巾され、ドライブト
ランジスタQ8のベースC点に供給される。トラ
ンジスタQ7はドライブ段の負荷で、電流源回路
であるとともにトランジスタQ5,Q6とカレント
ミラー回路を構成し、トランジスタQ7のコレク
タ電流(すなわち、電流源回路の電流)はトラン
ジスタQ4のコレクタ電流と同じ値の電流とな
る。Q9は出力トランジスタQ11と複合ダーリント
ン回路を構成した等価PNP出力トランジスタ、
Q10はNPN出力トランジスタ、D2,D3はトランジ
スタQ9とトランジスタQ10のベース・エミツタ間
のスレツシヨルド電圧を補償するダイオードであ
る。
発振回路、2はこの垂直同期・発振回路1の出力
パルスから鋸歯状波電圧信号を発生する鋸歯状波
電圧発生回路、3は電源電圧安定化回路である。
またQ1,Q2は出力段Q10,Q11の動作点を安定化
する差動増巾回路構成の出力段バイアス安定化回
路で、その定電流はトランジスタQ3のエミツタ
より抵抗R1を介して供給される。トランジスタ
Q1のベースA点に入力された鋸歯状波電圧波形
は差動増巾回路Q1,Q2で増巾され、ドライブト
ランジスタQ8のベースC点に供給される。トラ
ンジスタQ7はドライブ段の負荷で、電流源回路
であるとともにトランジスタQ5,Q6とカレント
ミラー回路を構成し、トランジスタQ7のコレク
タ電流(すなわち、電流源回路の電流)はトラン
ジスタQ4のコレクタ電流と同じ値の電流とな
る。Q9は出力トランジスタQ11と複合ダーリント
ン回路を構成した等価PNP出力トランジスタ、
Q10はNPN出力トランジスタ、D2,D3はトランジ
スタQ9とトランジスタQ10のベース・エミツタ間
のスレツシヨルド電圧を補償するダイオードであ
る。
ここで、E点に現われた出力信号は負荷である
偏向コイルLに供給される。C2は出力結合コン
デンサ、R10は偏向コイルLに流れる電流によつ
て生じる鋸歯状波電圧を鋸歯状波電圧発生回路2
に負帰還して、偏向コイルLに流れる電流のリニ
アリテイを改善するための抵抗である。F点には
出力段Q10,Q11の出力信号の平均電圧(もしく
は平均電圧を中心としたDC電圧をもつたパラボ
ラ状の波形)が現われ、その平均電圧を抵抗
R7,R8で分割し、コンデンサC3で直流に平滑し
て抵抗R9を介してトランジスタQ1のベースA点
に負帰還し、A点の直流電圧成分は基準電圧であ
るトランジスタQ2のベースバイアス電圧と比較
され、A点の直流電圧成分がB点のバイアス電圧
に等しくなる様にコントロールされ、これにより
出力端E点の平均電圧値が所定の値になる様、出
力段の動作点が安定化される。
偏向コイルLに供給される。C2は出力結合コン
デンサ、R10は偏向コイルLに流れる電流によつ
て生じる鋸歯状波電圧を鋸歯状波電圧発生回路2
に負帰還して、偏向コイルLに流れる電流のリニ
アリテイを改善するための抵抗である。F点には
出力段Q10,Q11の出力信号の平均電圧(もしく
は平均電圧を中心としたDC電圧をもつたパラボ
ラ状の波形)が現われ、その平均電圧を抵抗
R7,R8で分割し、コンデンサC3で直流に平滑し
て抵抗R9を介してトランジスタQ1のベースA点
に負帰還し、A点の直流電圧成分は基準電圧であ
るトランジスタQ2のベースバイアス電圧と比較
され、A点の直流電圧成分がB点のバイアス電圧
に等しくなる様にコントロールされ、これにより
出力端E点の平均電圧値が所定の値になる様、出
力段の動作点が安定化される。
回路動作は以上の通りであるが、次に第1図の
回路で不都合な点について述べる。
回路で不都合な点について述べる。
第1に電源電圧VCCの変化に対して出力段
Q10,Q11の動作が追従せず、出力波形がアース
側、または電源電圧側で飽和し、映像の上端部ま
たは下端部が縮むという問題である。
Q10,Q11の動作が追従せず、出力波形がアース
側、または電源電圧側で飽和し、映像の上端部ま
たは下端部が縮むという問題である。
第2に抵抗値のバラツキによる電圧利得のバラ
ツキが大きいという問題である。
ツキが大きいという問題である。
第3に電圧利得の温度変化が大きく、振巾の温
度変化となつて現われるという問題である。
度変化となつて現われるという問題である。
第1の問題点について詳しく述べる。出力信号
の平均電圧0は安定化電源回路3の出力電圧をV
S、トランジスタQ4のベース・エミツタ順方向電
圧をVBE4とすると、次式で求められ、0を中心
にして所定の電圧波形が現われる。
の平均電圧0は安定化電源回路3の出力電圧をV
S、トランジスタQ4のベース・エミツタ順方向電
圧をVBE4とすると、次式で求められ、0を中心
にして所定の電圧波形が現われる。
0〓R7+R8/R8・R4/R3+R4・(VS−
VBE4)…(1) VSは安定化電源電圧であり、電源電圧VCCの
変化に無関係に一定である。一方、トランジスタ
Q1の入力端子Aに加わる鋸歯状波電圧は一般に
VCCの増減に比例して変化する。
VBE4)…(1) VSは安定化電源電圧であり、電源電圧VCCの
変化に無関係に一定である。一方、トランジスタ
Q1の入力端子Aに加わる鋸歯状波電圧は一般に
VCCの増減に比例して変化する。
第2図に電源電圧VCCを変えたときの出力段の
動作領域の特性図を示す。
動作領域の特性図を示す。
イは電源電圧VCC、ロは出力段の電源電圧側の
飽和レベル、ニは出力信号の平均電圧(0)、ホ
は出力段のアース電圧側の飽和レベル、ハおよび
ヘは出力信号の電圧波形の上端値および下端値で
ある。
飽和レベル、ニは出力信号の平均電圧(0)、ホ
は出力段のアース電圧側の飽和レベル、ハおよび
ヘは出力信号の電圧波形の上端値および下端値で
ある。
今、VCC=VCC1で適切な動作点に設定(VCC
=VCC1でのロとハの差電圧とホとヘの差電圧を
ほぼ等しく選ぶ)したとき、ハおよびヘはロおよ
びホとVCC=VCC2、VCC=VCC3で交わる。すな
わち、電源電圧VCCを下げるとVCC=VCC1で映
像の上端縮みが発生し、電源電圧VCCを上げると
VCC=VCC3で映像の下端縮みが発生することに
なり、例えばテレビジヨン受像機の電源に乾電池
を用いたとき、乾電池の端子電圧が下がつたと
き、映像の下端部が縮むという欠点となる。
=VCC1でのロとハの差電圧とホとヘの差電圧を
ほぼ等しく選ぶ)したとき、ハおよびヘはロおよ
びホとVCC=VCC2、VCC=VCC3で交わる。すな
わち、電源電圧VCCを下げるとVCC=VCC1で映
像の上端縮みが発生し、電源電圧VCCを上げると
VCC=VCC3で映像の下端縮みが発生することに
なり、例えばテレビジヨン受像機の電源に乾電池
を用いたとき、乾電池の端子電圧が下がつたと
き、映像の下端部が縮むという欠点となる。
次に第2、および第3の問題点についてまとめ
て考察する。第1図の回路の電圧利得GVは差動
増巾回路Q1,Q2の伝達アドミタンスをgn1、ド
ライブトランジスタQ8の直流電流増巾率をhFE
8、トランジスタQ7の出力インピーダンスをRO
7、出力段の直流電流増巾率をhFE0、負荷Lのイ
ンピーダンスをRLとすると次式で示される。
て考察する。第1図の回路の電圧利得GVは差動
増巾回路Q1,Q2の伝達アドミタンスをgn1、ド
ライブトランジスタQ8の直流電流増巾率をhFE
8、トランジスタQ7の出力インピーダンスをRO
7、出力段の直流電流増巾率をhFE0、負荷Lのイ
ンピーダンスをRLとすると次式で示される。
GV〓gn1(R2hFE8R5)
・R07hFE0・RL)hFE8/(1+hFE
8)R5 〓gn1hFE8R2/R2+hFE8R5・hFE0
RO7・RL/RO7+hFE0RL…(2) ただし、hFE8≫1とする。
8)R5 〓gn1hFE8R2/R2+hFE8R5・hFE0
RO7・RL/RO7+hFE0RL…(2) ただし、hFE8≫1とする。
さて伝達アドミタンスgn1は、差動増巾回路
Q1,Q2の定電流源の電流値に比例するが、2つ
のベース入力電圧差が大きくなるとgn1は小さく
なる。(詳細はNKK出版「IC教室」180頁〜184頁
を参照)。
Q1,Q2の定電流源の電流値に比例するが、2つ
のベース入力電圧差が大きくなるとgn1は小さく
なる。(詳細はNKK出版「IC教室」180頁〜184頁
を参照)。
差動増巾回路Q1,Q2の定電流源の電流をIO
1、2つのベース入力電圧差によるgn1の係数を
Aとすると、 gn1=A・q/4kTIO1 …(3) となる。q:電子の電荷、k:ボルツマン定数、
T:絶対温度である。
1、2つのベース入力電圧差によるgn1の係数を
Aとすると、 gn1=A・q/4kTIO1 …(3) となる。q:電子の電荷、k:ボルツマン定数、
T:絶対温度である。
A,IO1を求める。ドライブトランジスタQ8
のコレクタ電流の平均値iC8はトランジスタQ7
のコレクタ電流とほぼ同じになる。(トランジス
タQ7のコレクタ電流を出力段のベース電流より
充分大きくなる様にしたと仮定)。また、抵抗R2
に流れる電流をドライブトランジスタQ8のベー
ス電流より充分大きくなる様にしたと仮定する
と、トランジスタQ2に必要なコレクタ電流の平
均値C2は、ドライブトランジスタQ8のベー
ス・エミツタ順方向電圧をVBE8とすると、 C2〓1/R2(VBE8+R5・LC7) …(4) となる。安定化電源回路3の出力電圧をVS、ト
ランジスタQoのベース・エミツタ順方向電圧を
VBE7とするとIC7,IC1は次式で表わされる。
のコレクタ電流の平均値iC8はトランジスタQ7
のコレクタ電流とほぼ同じになる。(トランジス
タQ7のコレクタ電流を出力段のベース電流より
充分大きくなる様にしたと仮定)。また、抵抗R2
に流れる電流をドライブトランジスタQ8のベー
ス電流より充分大きくなる様にしたと仮定する
と、トランジスタQ2に必要なコレクタ電流の平
均値C2は、ドライブトランジスタQ8のベー
ス・エミツタ順方向電圧をVBE8とすると、 C2〓1/R2(VBE8+R5・LC7) …(4) となる。安定化電源回路3の出力電圧をVS、ト
ランジスタQoのベース・エミツタ順方向電圧を
VBE7とするとIC7,IC1は次式で表わされる。
IC7=IC4=VS−VBE4/R3+R4 …(5)
IO1=1/R1
{VS−VBE3−VBE2−R4/R3+R4(VS−VBE4
)}… (6) トランジスタQ1に流れる平均コレクタ電流C
1は、 C1〓IO−iC2 …(7) となり(4)、(5)、(7)式より、 C2〓1/R2{VBE8+R5(VS−VBE4)/
R3+R4}…(8)C1 〓1/R1 {VS−VBE3−VBE2−R4/R3+R4(VS−VBE
4)} −1/R2{VBE8+R5(VS−VBE4)/R3
+R4}…(9) となる。
)}… (6) トランジスタQ1に流れる平均コレクタ電流C
1は、 C1〓IO−iC2 …(7) となり(4)、(5)、(7)式より、 C2〓1/R2{VBE8+R5(VS−VBE4)/
R3+R4}…(8)C1 〓1/R1 {VS−VBE3−VBE2−R4/R3+R4(VS−VBE
4)} −1/R2{VBE8+R5(VS−VBE4)/R3
+R4}…(9) となる。
上記(2)、(3)、(6)、(8)、(9)式に示される様に、電
圧利得GVを決める素子が多く、したがつて素子
の値のバラツキ、温度変化は必然的に大きくな
る。たとえば、電圧利得が素子のバラツキで小さ
くなり、かつ温度によつて変化すると、映像の垂
直方向の振巾が温度によつて変化する。一方、電
圧利得を充分大きくなるようにし、かつAC負帰
還を充分にかけておけば振巾の温度変化は小さい
が、反面、電圧利得が大きく、AC負帰還もかけ
すぎると高周波発振が生じ易いといつた副作用が
あり、その結果素子の値がバラツイても、電圧利
得をある値の範囲内に入るようにする必要があ
る。
圧利得GVを決める素子が多く、したがつて素子
の値のバラツキ、温度変化は必然的に大きくな
る。たとえば、電圧利得が素子のバラツキで小さ
くなり、かつ温度によつて変化すると、映像の垂
直方向の振巾が温度によつて変化する。一方、電
圧利得を充分大きくなるようにし、かつAC負帰
還を充分にかけておけば振巾の温度変化は小さい
が、反面、電圧利得が大きく、AC負帰還もかけ
すぎると高周波発振が生じ易いといつた副作用が
あり、その結果素子の値がバラツイても、電圧利
得をある値の範囲内に入るようにする必要があ
る。
第1図の回路の欠点を無くし、上記の内容の様
な電圧利得のバラツキが小さく、温度変化も小さ
い回路を提供しようとしたものが本発明の回路
で、その一実施例を第3図に示す。図中、第1図
と同一素子には同一符号を符している。
な電圧利得のバラツキが小さく、温度変化も小さ
い回路を提供しようとしたものが本発明の回路
で、その一実施例を第3図に示す。図中、第1図
と同一素子には同一符号を符している。
動作の基本は第1図の場合と同じで、異なる点
でかつ本発明の特徴となる点はドライブ段の負荷
であるトランジスタQ7のコレクタ電流と、ドラ
イブ段Q21,Q22のコレクタ電流と流す電流源を
安定化電源回路3から供給し、かつ差動増巾回路
Q1,Q2の平均コレクタ電流を素子のバラツキ・
温度変化に関係なく常に等しくなる様にして伝達
コンダクタンスを最良点に設定出来、かつドライ
ブ段Q21,Q22にカレントミラー回路を用いるこ
とにより、回路の電圧利得のバラツキ・温度変化
を小さくすることが出来る良好な特性をもつこと
にある。
でかつ本発明の特徴となる点はドライブ段の負荷
であるトランジスタQ7のコレクタ電流と、ドラ
イブ段Q21,Q22のコレクタ電流と流す電流源を
安定化電源回路3から供給し、かつ差動増巾回路
Q1,Q2の平均コレクタ電流を素子のバラツキ・
温度変化に関係なく常に等しくなる様にして伝達
コンダクタンスを最良点に設定出来、かつドライ
ブ段Q21,Q22にカレントミラー回路を用いるこ
とにより、回路の電圧利得のバラツキ・温度変化
を小さくすることが出来る良好な特性をもつこと
にある。
また、電源電圧が変化しても出力段の動作点が
電源電圧に追従して変化し、映像の上端または下
端が縮む様なことが無い良好な特性をもつ。
電源電圧に追従して変化し、映像の上端または下
端が縮む様なことが無い良好な特性をもつ。
以下詳細に説明する。
トランジスタQ12,Q13とトランジスタQ14およ
びトランジスタQ15で第1および第2のカレント
ミラー回路を構成し、またトランジスタQ16,
Q17とトランジスタQ18で第3の、トランジスタ
Q5,Q6とトランジスタQ7で第4の、トランジス
タQ19,Q20とトランジスタQ21,Q22でドライブ
段として各々カレントミラー回路を構成してい
る。またトランジスタQ12とQ14とQ15、トランジ
スタQ16とQ18、トランジスタQ5とQ7、トランジ
スタQ19とQ21とQ22のエミツタ面積を等しくする
と次式がなりたつ。
びトランジスタQ15で第1および第2のカレント
ミラー回路を構成し、またトランジスタQ16,
Q17とトランジスタQ18で第3の、トランジスタ
Q5,Q6とトランジスタQ7で第4の、トランジス
タQ19,Q20とトランジスタQ21,Q22でドライブ
段として各々カレントミラー回路を構成してい
る。またトランジスタQ12とQ14とQ15、トランジ
スタQ16とQ18、トランジスタQ5とQ7、トランジ
スタQ19とQ21とQ22のエミツタ面積を等しくする
と次式がなりたつ。
IC7=IC18=
IC15=IC14=IC12=VS−VBE13−VBE1
2/R11…(10) 一方、IC7=C21+C22=2C21 …(11) となる様に出力段バイアス安定化回路が動作す
る。また、C21=C19=C2 …(12) であるから、(10)、(11)、(12)式より C2=C1=1/2IC14 …(13) となり、差動増巾回路の各々のトランジスタ
Q1,Q2に流れるコレクタ電流は素子のバラツ
キ、温度特性に無関係に常に定電流源の電流IO2
の1/2になり、伝達コンダクタンスgn2は所定の
定電流源の電流でとり得る最大値となる。
2/R11…(10) 一方、IC7=C21+C22=2C21 …(11) となる様に出力段バイアス安定化回路が動作す
る。また、C21=C19=C2 …(12) であるから、(10)、(11)、(12)式より C2=C1=1/2IC14 …(13) となり、差動増巾回路の各々のトランジスタ
Q1,Q2に流れるコレクタ電流は素子のバラツ
キ、温度特性に無関係に常に定電流源の電流IO2
の1/2になり、伝達コンダクタンスgn2は所定の
定電流源の電流でとり得る最大値となる。
一方、回路の電圧利得、差動増巾回路の伝達コ
ンダクタンスは、次式で表わされる。
ンダクタンスは、次式で表わされる。
GV=2gn2・(R07Ri0)
=2gn2hFE0・RO7・RL/R07+hFE0
・RL…(14) gn2=q/4kTIO2=q/4kTIC12 =q/4kT VS−VBE12−VBE13/R1
1…(15) (2)式と(14)式を比較すると電圧利得を決める要
素は本発明回路の方が少なく、従つて素子の特性
のバラツキによる電圧利得のバラツキは小さい。
また、電圧利得の温度変化も本発明回路の方が小
さいことが判る。
・RL…(14) gn2=q/4kTIO2=q/4kTIC12 =q/4kT VS−VBE12−VBE13/R1
1…(15) (2)式と(14)式を比較すると電圧利得を決める要
素は本発明回路の方が少なく、従つて素子の特性
のバラツキによる電圧利得のバラツキは小さい。
また、電圧利得の温度変化も本発明回路の方が小
さいことが判る。
例えば、バラツキの程度を比較する。なお、理
解を容易にするためのhFE0・RO7・RL/RO7
+hFE0・RLの項は除 く。第1図の回路でR1=15KΩ、R2=5.6KΩ、
R3=7.5KΩ、R4=1.8KΩ、R5=200KΩ、VS=
6.2V、VBFo=0.7Vとし、抵抗値の絶対値のバラ
ツキを±20%、相対値を±5%、hFEのバラツキ
を50〜200とすると、 IO1のバラツキ約±22% Aのバラツキ約±15%}→gn1のバラツキ±37
% hFE8R2/R2+hFE8R5のバラツキ約±19
% で、hFE0・RO7RL/RO7+hFE0RLを除
きバラツキは全体で±56% となる。
解を容易にするためのhFE0・RO7・RL/RO7
+hFE0・RLの項は除 く。第1図の回路でR1=15KΩ、R2=5.6KΩ、
R3=7.5KΩ、R4=1.8KΩ、R5=200KΩ、VS=
6.2V、VBFo=0.7Vとし、抵抗値の絶対値のバラ
ツキを±20%、相対値を±5%、hFEのバラツキ
を50〜200とすると、 IO1のバラツキ約±22% Aのバラツキ約±15%}→gn1のバラツキ±37
% hFE8R2/R2+hFE8R5のバラツキ約±19
% で、hFE0・RO7RL/RO7+hFE0RLを除
きバラツキは全体で±56% となる。
一方、第3図の回路のバラツキはほとんどIO2
のバラツキだけで、IO2のバラツキは抵抗R11の
バラツキであり、±20%となる。したがつて、第
3図の場合、第1図と比べバラツキは±36%軽減
されることになる。
のバラツキだけで、IO2のバラツキは抵抗R11の
バラツキであり、±20%となる。したがつて、第
3図の場合、第1図と比べバラツキは±36%軽減
されることになる。
次に電源電圧VCCの変化に対する出力段バイア
ス電圧の追従性であるが、出力段バイアス安定化
回路の基準電圧であるトランジスタQ2のベース
電圧に電源電圧に基本的に比例する電圧を加える
ことで追従性を良くしている。第3図の回路の特
徴は、上記のトランジスタQ2のベース電圧が電
源電圧の変化に応じて変化しても、トランジスタ
Q1,Q2,Q21,Q22,Q7の平均コレクタ電流が変
化せず、常に安定した電流で、かつ仮りに電源電
圧に脈流成分があつた場合、トランジスタQ2の
ベースとアース間に脈流成分除去用コンデンサを
接続するだけで、動作特性は何ら悪影響を受けな
い良好なものが得られる。
ス電圧の追従性であるが、出力段バイアス安定化
回路の基準電圧であるトランジスタQ2のベース
電圧に電源電圧に基本的に比例する電圧を加える
ことで追従性を良くしている。第3図の回路の特
徴は、上記のトランジスタQ2のベース電圧が電
源電圧の変化に応じて変化しても、トランジスタ
Q1,Q2,Q21,Q22,Q7の平均コレクタ電流が変
化せず、常に安定した電流で、かつ仮りに電源電
圧に脈流成分があつた場合、トランジスタQ2の
ベースとアース間に脈流成分除去用コンデンサを
接続するだけで、動作特性は何ら悪影響を受けな
い良好なものが得られる。
なお、第3図の場合、基準バイアス回路R12,
R13に直列にダイオードD4を挿入しているのは、
出力段の飽和電圧が電源電圧側は(トランジスタ
Q7のコレクタ・エミツタ飽和電圧+Q10のベー
ス・エミツタ順方向電圧)であり、アース側は
(トランジスタQ11のコレクタ・エミツタ飽和電
圧)であつて、電源電圧側の方がほぼ1ダイオー
ド分大きいので、この1ダイオード分を補償する
ために挿入しているものである。したがつて、出
力トランジスタQ10,Q11がダーリントン接続の
場合、ダイオードD4の個所に2ケのダイオード
を直列に挿入すれば良い。
R13に直列にダイオードD4を挿入しているのは、
出力段の飽和電圧が電源電圧側は(トランジスタ
Q7のコレクタ・エミツタ飽和電圧+Q10のベー
ス・エミツタ順方向電圧)であり、アース側は
(トランジスタQ11のコレクタ・エミツタ飽和電
圧)であつて、電源電圧側の方がほぼ1ダイオー
ド分大きいので、この1ダイオード分を補償する
ために挿入しているものである。したがつて、出
力トランジスタQ10,Q11がダーリントン接続の
場合、ダイオードD4の個所に2ケのダイオード
を直列に挿入すれば良い。
本発明回路の他の実施例を第4図に示す。第3
図の回路でトランジスタQ16,Q17とトランジス
タQ18およびトランジスタQ19,Q20とトランジス
タQ21,Q22のトランジスタ式カレントミラー回
路のところに、トランジスタに代わつてダイオー
ドD5,D6を用いたカレントミラー回路を用いた
ものである。動作および特性は第3図の場合と同
じである。
図の回路でトランジスタQ16,Q17とトランジス
タQ18およびトランジスタQ19,Q20とトランジス
タQ21,Q22のトランジスタ式カレントミラー回
路のところに、トランジスタに代わつてダイオー
ドD5,D6を用いたカレントミラー回路を用いた
ものである。動作および特性は第3図の場合と同
じである。
第5図に本発明のさらに他の実施例を示す。第
3図と異なる点は、第3図のトランジスタQ16〜
Q18のカレントミラー回路の電流比をトランジス
タQ23,Q24を用いることにより1:1から1:
2に、トランジスタQ19〜Q22のカレントミラー
回路の電流比をトランジスタQ25〜Q28を用いる
ことにより1:2から1:4におのおのしている
点である。
3図と異なる点は、第3図のトランジスタQ16〜
Q18のカレントミラー回路の電流比をトランジス
タQ23,Q24を用いることにより1:1から1:
2に、トランジスタQ19〜Q22のカレントミラー
回路の電流比をトランジスタQ25〜Q28を用いる
ことにより1:2から1:4におのおのしている
点である。
この様な回路構成にしておけば(14)式の電圧利
得は倍になり、 GV=4gn2hFE0RO7RL/RO7+hFE0RL
…(16) となる。この動作・特性は第3図の場合と同じで
ある。
得は倍になり、 GV=4gn2hFE0RO7RL/RO7+hFE0RL
…(16) となる。この動作・特性は第3図の場合と同じで
ある。
なお、第3図〜第5図ではカレントミラー回路
に対象となるトランジスタまたはダイオードのエ
ミツタ面積を等しくして、並列に接続するトラン
ジスタの数によつてミラーする電流量を決めてい
るが、第6図、第7図の様に、トランジスタのエ
ミツタに入れる抵抗RA,RBの比率を変えること
によつてでも同様に行なうことができる。
に対象となるトランジスタまたはダイオードのエ
ミツタ面積を等しくして、並列に接続するトラン
ジスタの数によつてミラーする電流量を決めてい
るが、第6図、第7図の様に、トランジスタのエ
ミツタに入れる抵抗RA,RBの比率を変えること
によつてでも同様に行なうことができる。
また、直流負帰還回路の平滑用コンデンサC3
は出力結合コンデンサC2の値が大きく、F点に
現われる脈流が比較的小さく、かつ入力結合コン
デンサC1の値が大きくて鋸歯状波電圧発生回路
2の交流的な出力インピーダンスが小さければ不
要である。何故なら、R7,R8,R9とコンデンサ
C1で平滑回路を構成し脈流成分を除去出来るか
らである。
は出力結合コンデンサC2の値が大きく、F点に
現われる脈流が比較的小さく、かつ入力結合コン
デンサC1の値が大きくて鋸歯状波電圧発生回路
2の交流的な出力インピーダンスが小さければ不
要である。何故なら、R7,R8,R9とコンデンサ
C1で平滑回路を構成し脈流成分を除去出来るか
らである。
以上の様に本発明によればB級OTL回路のド
ライブ段の負荷を定電流回路とし、この定電流回
路の電流を定電圧電源で発生する電流をカレント
ミラー回路を介して供給し、差動増巾器からなる
プリアンプ兼出力段バイアス安定化回路の出力電
流をカレントミラー回路構成としたドライブ段に
供給する様にした回路構成で、ミラーする電流の
倍率を、ドライブ段の倍率を負荷電流側のそれの
2倍にする様にすることにより、常に動作の安定
したバラツキ、温度変化の小さい特性が得られ
る。
ライブ段の負荷を定電流回路とし、この定電流回
路の電流を定電圧電源で発生する電流をカレント
ミラー回路を介して供給し、差動増巾器からなる
プリアンプ兼出力段バイアス安定化回路の出力電
流をカレントミラー回路構成としたドライブ段に
供給する様にした回路構成で、ミラーする電流の
倍率を、ドライブ段の倍率を負荷電流側のそれの
2倍にする様にすることにより、常に動作の安定
したバラツキ、温度変化の小さい特性が得られ
る。
第1図は従来用いられてきた垂直偏向回路の回
路図、第2図は第1図の回路の特性図、第3図は
本発明の一実施例におけるB級OTL回路の回路
図、第4図、第5図はおのおの本発明回路の他の
実施例を示す回路図、第6図、第7図はおのおの
本発明回路の要部の他の実施例を示す回路図であ
る。 1…垂直同期・発振回路、2…鋸歯状波電圧発
生回路、3…電源電圧安定化回路、Q1,Q2…差
動増巾器構成の出力段バイアス安定化回路、
Q21,Q22…ドライブトランジスタ、Q10,Q11…
出力トランジスタ、L…負荷、Q5,Q6,Q7,
Q12,Q13,Q14,Q15,Q16,Q17,Q18,Q19,Q20
…トランジスタ。
路図、第2図は第1図の回路の特性図、第3図は
本発明の一実施例におけるB級OTL回路の回路
図、第4図、第5図はおのおの本発明回路の他の
実施例を示す回路図、第6図、第7図はおのおの
本発明回路の要部の他の実施例を示す回路図であ
る。 1…垂直同期・発振回路、2…鋸歯状波電圧発
生回路、3…電源電圧安定化回路、Q1,Q2…差
動増巾器構成の出力段バイアス安定化回路、
Q21,Q22…ドライブトランジスタ、Q10,Q11…
出力トランジスタ、L…負荷、Q5,Q6,Q7,
Q12,Q13,Q14,Q15,Q16,Q17,Q18,Q19,Q20
…トランジスタ。
Claims (1)
- 1 差動増巾回路で構成した出力段バイアス安定
化回路とドライブ段とB級OTL型の出力段を直
結し、ドライブ段の負荷に定電流負荷回路を用い
た回路において、前記差動増巾回路の一方の入力
に鋸歯状波電圧信号を、多方の入力に電源電圧の
変動に応じて変動する基準バイアス電圧をおのお
の加え、前記差動増巾回路の出力電流をカレント
ミラー回路構成のドライブ段に加える様にし、定
電圧電源部内で得た定電流を第1のカレントミラ
ー回路で前記差動増巾回路の定電流源電流として
供給するとともに、第1のカレントミラー回路と
同一回路構成の第2のカレントミラー回路および
第1、第2のカレントミラー回路と極性の異なる
第3のカレントミラー回路を介して第4のカレン
トミラー回路を構成する前記定電流負荷回路に定
電流を供給する様にし、前記第1のカレントミラ
ー回路と前記ドライブ段のカレントミラー回路の
電流ミラーの倍率の積が第2、第3、第4のカレ
ントミラー回路の電流ミラーの倍率の積の2倍に
なる様にしたことを特徴とするB級OTL回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10546380A JPS5730406A (en) | 1980-07-30 | 1980-07-30 | Class b otl circuit |
| US06/286,714 US4451799A (en) | 1980-07-30 | 1981-07-24 | B-Class complementary circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10546380A JPS5730406A (en) | 1980-07-30 | 1980-07-30 | Class b otl circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5730406A JPS5730406A (en) | 1982-02-18 |
| JPS624007B2 true JPS624007B2 (ja) | 1987-01-28 |
Family
ID=14408267
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10546380A Granted JPS5730406A (en) | 1980-07-30 | 1980-07-30 | Class b otl circuit |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4451799A (ja) |
| JP (1) | JPS5730406A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3789110D1 (de) * | 1987-11-20 | 1994-03-24 | Itt Ind Gmbh Deutsche | Monolithisch integrierter Leistungsbreitbandverstärker. |
| JPH0246010A (ja) * | 1988-08-08 | 1990-02-15 | N S:Kk | 広帯域増幅器 |
| EP1263129A1 (en) | 2001-05-21 | 2002-12-04 | Agilent Technologies, Inc. (a Delaware corporation) | DC feedback control circuit |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4333058A (en) * | 1980-04-28 | 1982-06-01 | Rca Corporation | Operational amplifier employing complementary field-effect transistors |
| US4361816A (en) * | 1980-06-30 | 1982-11-30 | Rca Corporation | Current mirror amplifiers with programmable gain |
-
1980
- 1980-07-30 JP JP10546380A patent/JPS5730406A/ja active Granted
-
1981
- 1981-07-24 US US06/286,714 patent/US4451799A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5730406A (en) | 1982-02-18 |
| US4451799A (en) | 1984-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4004462A (en) | Temperature transducer | |
| US4540951A (en) | Amplifier circuit | |
| US5119015A (en) | Stabilized constant-voltage circuit having impedance reduction circuit | |
| JPS5995621A (ja) | 基準電圧回路 | |
| US5576616A (en) | Stabilized reference current or reference voltage source | |
| JPH0642184B2 (ja) | 電流安定化回路 | |
| JPS6155288B2 (ja) | ||
| JPS624007B2 (ja) | ||
| US4369411A (en) | Circuit for converting single-ended input signals to a pair of differential output signals | |
| JPS6230324Y2 (ja) | ||
| JP2532942B2 (ja) | バイアス回路 | |
| US4439745A (en) | Amplifier circuit | |
| JPS6236337Y2 (ja) | ||
| JP2002525738A (ja) | 電圧及び/又は電流基準回路 | |
| JPS6117622Y2 (ja) | ||
| JPH0828627B2 (ja) | 増幅回路 | |
| JPH0124645Y2 (ja) | ||
| JPH0332094Y2 (ja) | ||
| JPS6117621Y2 (ja) | ||
| KR830001932B1 (ko) | 증폭회로 | |
| JPH07135438A (ja) | 対数変換回路 | |
| JPS6256685B2 (ja) | ||
| KR900008361B1 (ko) | 이득제어 수단을 구비한 전류 미러형 증폭회로 | |
| JPH0414524B2 (ja) | ||
| JP2630014B2 (ja) | トランジスタ耐圧補償回路 |