Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS6244464B2 - - Google Patents
[go: Go Back, main page]

JPS6244464B2 - - Google Patents

Info

Publication number
JPS6244464B2
JPS6244464B2 JP11002078A JP11002078A JPS6244464B2 JP S6244464 B2 JPS6244464 B2 JP S6244464B2 JP 11002078 A JP11002078 A JP 11002078A JP 11002078 A JP11002078 A JP 11002078A JP S6244464 B2 JPS6244464 B2 JP S6244464B2
Authority
JP
Japan
Prior art keywords
voltage
capacitor
horizontal
transistor
coil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP11002078A
Other languages
Japanese (ja)
Other versions
JPS5537037A (en
Inventor
Yoshiaki Oogawara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP11002078A priority Critical patent/JPS5537037A/en
Publication of JPS5537037A publication Critical patent/JPS5537037A/en
Publication of JPS6244464B2 publication Critical patent/JPS6244464B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Details Of Television Scanning (AREA)

Description

【発明の詳細な説明】 左右のピンクツシヨン歪みの補正回路として、
第1図に示すようなものがある。すなわち、フラ
イバツクトランス1の入力コイル1Aと接地との
間に、スイツチング用のトランジスタ2のコレク
タ・エミツタ間と、ダンパ用ダイオード3と、共
振用コンデンサ4とが並列に接続されると共に、
水平偏向コイル5と、S字補正用コンデンサ6
と、補助コイル11とが直列に接続される。ま
た、コイル11に大きな容量のコンデンサ12と
サイリスタ13のアノード・カソード間との直列
回路が並列接続されると共に、サイリスタ13に
ダイオード14が並列接続される。
[Detailed Description of the Invention] As a correction circuit for left and right pink tension distortion,
There is something like the one shown in Figure 1. That is, between the input coil 1A of the flyback transformer 1 and the ground, the collector-emitter of the switching transistor 2, the damper diode 3, and the resonance capacitor 4 are connected in parallel.
Horizontal deflection coil 5 and S-shaped correction capacitor 6
and the auxiliary coil 11 are connected in series. Further, a series circuit between a large capacity capacitor 12 and an anode/cathode of a thyristor 13 is connected in parallel to the coil 11, and a diode 14 is connected in parallel to the thyristor 13.

そして、トランジスタ2のベースに、水平発振
回路16から水平パルスが供給される。さらに、
トランス1の帰還コイル1Cに得られる水平帰還
パルスPhが位相変調回路17に供給されると共
に、垂直偏向回路18から垂直パラボラ電圧Vp
が変調回路17に変調入力として供給され、その
変調出力がサイリスタ13のゲートに供給され
る。この場合、変調回路17はサイリスタ13の
制御回路として動作し、この制御出力である水平
制御パルスがサイリスタ13のゲートに供給され
る。
A horizontal pulse is then supplied to the base of the transistor 2 from the horizontal oscillation circuit 16 . moreover,
The horizontal feedback pulse Ph obtained from the feedback coil 1C of the transformer 1 is supplied to the phase modulation circuit 17, and the vertical parabolic voltage Vp is supplied from the vertical deflection circuit 18.
is supplied to the modulation circuit 17 as a modulation input, and its modulation output is supplied to the gate of the thyristor 13. In this case, the modulation circuit 17 operates as a control circuit for the thyristor 13, and a horizontal control pulse, which is the control output thereof, is supplied to the gate of the thyristor 13.

また、トランス1の高圧コイル1Bにダイオー
ド7が接続されて直流電圧HVが受像管(図示せ
ず)に供給される。さらに、コイル1Bのアース
側に、抵抗器8及びコンデンサ9が接続されて
ABL電圧が取り出される。
Further, a diode 7 is connected to the high voltage coil 1B of the transformer 1, and a DC voltage HV is supplied to a picture tube (not shown). Furthermore, a resistor 8 and a capacitor 9 are connected to the ground side of the coil 1B.
ABL voltage is extracted.

このような構成において、簡単のため、コンデ
ンサ6とコイル11との接続点が接地されている
とすれば、これは一般の水平偏向回路と同じであ
るから、次のような動作が行われる。すなわち、
発振回路16からの水平パルスによつて、期間
T1には第2図Aに示すようにトランジスタ2が
オンになるので、そのコレクタの電圧Vfは第2
図Bに示すように0である。しかし、この期間
T1になると、コンデンサ6に充電されていた電
圧が、コンデンサ6→偏向コイル5→トランジス
タ2→コンデンサ6のラインを通じて放電し、偏
向コイル5には、第2図Dに実線で示すように、
電流Idが逆方向に次第に大きく流れる。このと
き、電流Idがコイル5を流れることによりコイル
5に電磁エネルギーが蓄積されていく。
In such a configuration, for the sake of simplicity, if the connection point between the capacitor 6 and the coil 11 is grounded, this is the same as a general horizontal deflection circuit, so the following operation is performed. That is,
By means of horizontal pulses from the oscillator circuit 16, the period
At T 1 , transistor 2 is turned on as shown in Figure 2A, so the voltage Vf at its collector becomes
As shown in Figure B, it is 0. However, this period
At T 1 , the voltage charged in the capacitor 6 is discharged through the line from the capacitor 6 to the deflection coil 5 to the transistor 2 to the capacitor 6, and the voltage in the deflection coil 5 is as shown by the solid line in FIG. 2D.
The current Id gradually increases in the opposite direction. At this time, electromagnetic energy is accumulated in the coil 5 as the current Id flows through the coil 5.

そして、期間T2になると、トランジスタ2が
オフになるので、期間T1にコイル5に蓄積され
たエネルギにより、コイル5→コンデンサ4→コ
ンデンサ6→コイル5のラインに電流Idが流れる
と共に、この電流Idは次第に減少していく。ま
た、この電流Idによりコンデンサ4は充電されて
電圧Vfは上昇していく。
Then, in period T 2 , transistor 2 is turned off, so the energy accumulated in coil 5 during period T 1 causes current Id to flow in the line from coil 5 → capacitor 4 → capacitor 6 → coil 5, and this The current Id gradually decreases. Further, the capacitor 4 is charged by this current Id, and the voltage Vf increases.

そして、期間T3になると、コイル5に蓄積さ
れていたエネルギは0になるので、Id=0となる
が、今度は、コンデンサ4に充電されていた電圧
Vfが、コンデンサ4→コイル5→コンデンサ6
→コンデンサ4のラインを通じて放電し、電圧
Vfが低下していくと共に、電流Idが増加してい
く。
Then, in period T3 , the energy stored in the coil 5 becomes 0, so Id=0, but this time, the voltage charged in the capacitor 4 becomes
Vf is capacitor 4 → coil 5 → capacitor 6
→ Discharge through the line of capacitor 4, and the voltage
As Vf decreases, current Id increases.

そして、期間T4になると、期間T3に電流Idが
コイル5を流れることにより蓄積されたエネルギ
により、コイル5→コンデンサ6→ダイオード3
→コイル5のラインに電流Idが流れる。
Then, in period T 4 , the energy accumulated by the current Id flowing through the coil 5 during period T 3 causes the coil 5 → capacitor 6 → diode 3
→Current Id flows through the coil 5 line.

従つて、期間T1〜T4の動作を1サイクルとし
て偏向コイル5には第2図Dに実線で示すような
鋸歯状波電流Idが流れるので、これにより水平偏
向が行われる。
Therefore, a sawtooth wave current Id as shown by the solid line in FIG. 2D flows through the deflection coil 5, with the operation of the period T 1 to T 4 being one cycle, so that horizontal deflection is performed.

そして、この場合、第1図の回路には素子1
3,14が接続されているので、次のようにして
ピンクツシヨン歪みが補正される。すなわち、第
2図Cに実線で示すように、電圧Vgが水平フラ
イバツク期間内にある期間T3の比較的早い時点
に立ち上がる場合には、期間T3の大部分の期
間、サイリスタ13がオンなので、期間T3にコ
ンデンサ4が放電するとき、そのエネルギのほと
んどが偏向コイル5に供給され、従つて、水平偏
向電流Idは第2図Dに実線で示すように振幅(レ
ベル)が大きくなる。
In this case, the circuit of FIG.
3 and 14 are connected, the pink tension distortion is corrected as follows. That is, as shown by the solid line in FIG. 2C, if the voltage Vg rises at a relatively early point in the period T3 within the horizontal flyback period, the thyristor 13 is on for most of the period T3 . , when the capacitor 4 discharges during the period T3 , most of its energy is supplied to the deflection coil 5, and therefore the amplitude (level) of the horizontal deflection current Id increases as shown by the solid line in FIG. 2D.

また、第2図Cに破線で示すように、電圧Vg
が期間T3の比較的遅い時点に立ち上がる場合に
は、期間T3の大部分の期間、サイリスタ13が
オフなので、期間T3にコンデンサ4が放電する
とき、そのエネルギはコイル11にも供給される
ことになり、偏向コイル5に供給されるエネルギ
は減少する。従つて、水平偏向電流Idは第2図D
に破線で示すように振幅が小さくなる。
In addition, as shown by the broken line in FIG. 2C, the voltage Vg
rises at a relatively late point in the period T3 , the thyristor 13 is off for most of the period T3 , so when the capacitor 4 discharges during the period T3 , that energy is also supplied to the coil 11. Therefore, the energy supplied to the deflection coil 5 is reduced. Therefore, the horizontal deflection current Id is shown in Fig. 2D.
The amplitude decreases as shown by the broken line.

従つて、電圧Vgの立ち上がりの位相を変化さ
せれば、これにつれて水平偏向電流Idの振幅が変
化することになる。
Therefore, if the rising phase of voltage Vg is changed, the amplitude of horizontal deflection current Id will change accordingly.

一方、変調回路17においては、水平帰還パル
スPhから、これに同期した鋸歯状波電流Vhが形
成され、この電圧Vhが垂直パラボラ波Vpに重畳
されて第3図Aに示すように電圧VpとVhとの重
畳電圧Vaが形成されると共に、この電圧Vaがレ
ベルVsでスライスされる。従つて、画面の上及
び下では、第3図Bの左側にも示すように、スラ
イスレベルVsに対して電圧Vhが低くなるので、
第3図C,Dの左側に示すように、立ち上がりの
位相の遅い電圧Vgが得られ、また、画面の中央
では、第3図Bの右側にも示すように、スライス
レベルVsに対して電圧Vhが高くなるので、第3
図C,Dの右側に示すように、電圧Vgの立ち上
がりの位相は早くなる。
On the other hand, in the modulation circuit 17, a sawtooth wave current Vh is formed from the horizontal feedback pulse Ph in synchronization with the horizontal feedback pulse Ph, and this voltage Vh is superimposed on the vertical parabolic wave Vp to form a voltage Vp as shown in FIG. 3A. A superimposed voltage Va with Vh is formed, and this voltage Va is sliced at the level Vs. Therefore, as shown on the left side of FIG. 3B, at the top and bottom of the screen, the voltage Vh is lower than the slice level Vs.
As shown on the left side of Fig. 3C and D, a voltage Vg with a slow rising phase is obtained, and in the center of the screen, as shown on the right side of Fig. 3B, a voltage Vg is obtained with respect to the slice level Vs. Since Vh becomes high, the third
As shown on the right side of Figures C and D, the rising phase of the voltage Vg becomes earlier.

従つて、画面の上及び下では水平偏向電流Idの
振幅が小さくなり、画面の中央では電流Idの振幅
が大きくなるので、画面の左右のピンクツシヨン
歪みが補正される。
Therefore, the amplitude of the horizontal deflection current Id becomes small at the top and bottom of the screen, and the amplitude of the current Id becomes large at the center of the screen, so that pink distortion distortion on the left and right sides of the screen is corrected.

ところが、このようなピンクツシヨン歪みの補
正回路では、異常時、高圧HVによりX線が発生
する危険がある。すなわち、第2図Cに破線で示
すように電圧Vgの立ち上がりが遅い場合には、
期間T3の大部分の期間、サイリスタ13はオフ
なので、パルス電圧Vfの幅(期間T2+T3)は、コ
ンデンサ4とコイル5,11との共振周波数で決
まる幅となり、従つてパルス電圧Vfの幅は比較
的広いので、そのピーク値は比較的低い。ところ
が、第2図Cに実線で示すように、電圧Vgの立
ち上がりが早い場合には、期間T3の大部分の期
間、サイリスタ13はオンなので、パルス電圧
Vfの幅は、コンデンサ4とコイル5との共振周
波数で決まる幅となり、従つて、その幅は比較的
狭くなるので、電圧Vfのピーク値は高くなる。
However, in such a correction circuit for pink tension distortion, there is a risk that X-rays will be generated due to the high voltage HV in the event of an abnormality. In other words, if the voltage Vg rises slowly as shown by the broken line in Figure 2C,
Since the thyristor 13 is off during most of the period T 3 , the width of the pulse voltage Vf (period T 2 + T 3 ) is determined by the resonance frequency of the capacitor 4 and the coils 5 and 11, and therefore the pulse voltage Vf Since the width of is relatively wide, its peak value is relatively low. However, as shown by the solid line in FIG. 2C , when the voltage Vg rises quickly, the pulse voltage
The width of Vf is determined by the resonance frequency of capacitor 4 and coil 5, and therefore, the width is relatively narrow, so the peak value of voltage Vf becomes high.

従つて、商用交流電圧の変動や、経年変化など
により電圧VpによるパルスPhの位相変調が過変
調になると、電圧Vgが期間T3の非常に早い時点
に立ち上がるようになり、これにつれてパルス電
圧Vfのピーク値が異常に高くなつて高圧HVが必
要以上に高くなり、この結果、許容レベル以上の
X線が発生してしまう。
Therefore, if the phase modulation of the pulse Ph by the voltage Vp becomes overmodulated due to fluctuations in the commercial AC voltage or changes over time, the voltage Vg will rise very early in the period T3 , and as a result, the pulse voltage Vf will increase. The peak value of is abnormally high, and the high-pressure HV becomes higher than necessary, resulting in the generation of X-rays exceeding the permissible level.

勿論、この場合には、過変調となることにより
ピンクツシヨン歪みの補正も正しく行われていな
いので、再生画面は歪んでいるが、例えば経年変
化の場合には、少しづつ次第に変化していくの
で、再生画面の歪みに気がつかず、多量のX線が
発生していることがある。また、故障による部品
交換や保守などのため、サービスマンが補正回路
を調整しているときに、やはり過変調となつてサ
ービスマンが多量のX線を浴びてしまうことがあ
る。
Of course, in this case, due to overmodulation, the pink distortion distortion is not corrected correctly, so the playback screen is distorted, but for example, in the case of aging, the change will gradually occur. A large amount of X-rays may be generated without noticing the distortion on the playback screen. Furthermore, when a service person is adjusting the correction circuit for parts replacement or maintenance due to a failure, overmodulation may occur and the service person may be exposed to a large amount of X-rays.

この発明は、このような問題点を解決しようと
するものである。
This invention attempts to solve these problems.

以下その一例について説明しよう。なお、以下
の例においては、画面の輝度が変化しても適切な
ピンクツシヨン歪みの補正ができるようにした場
合でもある。
An example of this will be explained below. Note that the following example is also a case in which the pink distortion distortion can be appropriately corrected even if the brightness of the screen changes.

すなわち、画面が比較的暗く、トランス1の負
荷電流が比較的小さい場合には、フライバツクパ
ルス電圧Vfは、第4図Bに太線で示すように半
サイクルの正弦波状であるが、画面が比較的明る
く、トランス1の負荷電流が比較的大きい場合に
は、トランス1の共振周波数の変化などによつて
パルス電圧Vfは、第4図Bに細線で示すように
波形が歪んでしまう。
That is, when the screen is relatively dark and the load current of transformer 1 is relatively small, the flyback pulse voltage Vf is a half-cycle sine wave as shown by the thick line in FIG. When the target voltage is bright and the load current of the transformer 1 is relatively large, the waveform of the pulse voltage Vf is distorted as shown by the thin line in FIG. 4B due to changes in the resonant frequency of the transformer 1.

従つて、第4図Aに実線で示すように、画面の
中央に対応して電圧Vgが早い時点t1に立ち上が
る場合には、明るい画面のときの時点t1における
電圧Vfのレベルが、暗い画面のときの時点t1にお
ける電圧Vfのレベルよりも小さくなるので、第
5図に示すように、画面の中央では、明るいとき
の偏向電流Idの振幅(細線図示)が、暗いときの
偏向電流Idの振幅(太線図示)よりも小さくな
り、ピンクツシヨン歪みの補正は不足してしま
う。
Therefore, as shown by the solid line in FIG. 4A, if voltage Vg rises at an early time point t1 corresponding to the center of the screen, the level of voltage Vf at time point t1 when the screen is bright is Since the level of the voltage Vf at time t 1 is smaller than that of the screen, as shown in Figure 5, at the center of the screen, the amplitude of the deflection current Id when it is bright (shown by a thin line) is the same as the deflection current when it is dark. The amplitude becomes smaller than the amplitude of Id (shown by the bold line), and the correction of the pink tension distortion becomes insufficient.

また、画面の上及び下に対応して電圧Vgが遅
い時点t2に立ち上がる場合には、明るい画面のと
きの時点t2における電圧Vfのレベルが、暗い画面
のときの時点t2における電圧Vfのレベルよりも大
きくなるので、第5図に示すように、画面の上及
び下では、明るいときの偏向電流Idの振幅が、暗
いときの偏向電流Idの振幅よりも大きくなり、ピ
ンクツシヨン歪みの補正は過多となつてしまう。
In addition, if the voltage Vg rises at a late time point t2 corresponding to the top and bottom of the screen, the level of the voltage Vf at time t2 when the screen is bright is the same as the voltage Vf at time t2 when the screen is dark. Therefore, as shown in Figure 5, at the top and bottom of the screen, the amplitude of the deflection current Id when it is bright is larger than the amplitude of the deflection current Id when it is dark, which corrects the pink distortion distortion. becomes too much.

以下の例においては、この輝度変化に対しても
ピンクツシヨン歪みの補正が適切に行われるよう
にもしている。
In the example below, the pink tension distortion is also appropriately corrected for this luminance change.

第6図において、垂直偏向回路18に垂直偏向
コイル21、積分用コンデンサ22及び帰還用抵
抗器23が接続され、偏向コイル21に垂直偏向
電流が供給されると共に、このとき、コンデンサ
22と抵抗器23との接続点に垂直鋸歯状波電圧
Vvが取り出され、この電圧Vvが偏向回路18に
帰還される。
In FIG. 6, a vertical deflection coil 21, an integrating capacitor 22, and a feedback resistor 23 are connected to the vertical deflection circuit 18, and a vertical deflection current is supplied to the deflection coil 21. Vertical sawtooth voltage at the connection point with 23
Vv is taken out and this voltage Vv is fed back to the deflection circuit 18.

そして、トランジスタ31,32によつて差動
アンプ30が構成されると共に、コイル21とコ
ンデンサ22との接続点が、抵抗器34,35を
通じてトランジスタ32のベースに接続され、コ
ンデンサ22と抵抗器23との接続点が、抵抗器
37,38を通じてトランジスタ31のベースに
接続される。さらに、抵抗器34,35の接続点
が、ダイオード39を通じて抵抗器38に接続さ
れる。
A differential amplifier 30 is configured by the transistors 31 and 32, and the connection point between the coil 21 and the capacitor 22 is connected to the base of the transistor 32 through the resistors 34 and 35. The connection point with the transistor 31 is connected to the base of the transistor 31 through resistors 37 and 38. Furthermore, a connection point between resistors 34 and 35 is connected to resistor 38 through a diode 39.

また、電源端子41と接地との間に、抵抗器4
2,43及びコンデンサ44,45が直列接続さ
れると共に、コンデンサ44と45との接続点が
トランジスタ32のベースに接続され、抵抗器4
2,43の接続点と接地との間に、トランジスタ
46のコレクタ・エミツタ間が接続される。
Also, a resistor 4 is connected between the power supply terminal 41 and the ground.
2, 43 and capacitors 44, 45 are connected in series, and the connection point between the capacitors 44 and 45 is connected to the base of the transistor 32, and the resistor 4
The collector and emitter of a transistor 46 are connected between the connection point of transistors 2 and 43 and the ground.

さらに、フライバツクトランス1のコイル1C
が遅延回路50を通じてトランジスタ46のベー
スに接続される。また、トランス1のコイル1B
と抵抗器8及びコンデンサ9との接続点が、フイ
ルタ52を通じ、さらに抵抗器53を通じて抵抗
器43とコンデンサ44との接続点に接続される
と共に抵抗器54を通じてトランジスタ31のベ
ースに接続される。
Furthermore, coil 1C of flyback transformer 1
is connected to the base of transistor 46 through delay circuit 50. Also, coil 1B of transformer 1
The connection point between resistor 8 and capacitor 9 is connected through filter 52 and further through resistor 53 to the connection point between resistor 43 and capacitor 44, and through resistor 54 to the base of transistor 31.

また、トランジスタ32のコレクタが、エミツ
タ接地のトランジスタ60を通じてサイリスタ1
3のゲートに接続される。
Further, the collector of the transistor 32 is connected to the thyristor 1 through a transistor 60 whose emitter is grounded.
Connected to gate 3.

さらに、エミツタ接地のトランジスタ61が設
けられ、トランス1のコイル1Cが微分回路62
を通じてトランジスタ61のベースに接続される
共に、そのコレクタが抵抗器64を通じてトラン
ジスタ31のベースに接続される。なお、コンデ
ンサ63は遅延用である。
Further, a transistor 61 whose emitter is grounded is provided, and the coil 1C of the transformer 1 is connected to the differential circuit 62.
It is connected to the base of transistor 61 through resistor 64, and its collector is connected to the base of transistor 31 through resistor 64. Note that the capacitor 63 is for delay.

このような構成によれば、偏向コイル21とコ
ンデンサ22との接続点に垂直パラボラ電圧Vp
が得られ、この電圧Vpが抵抗器34,35を通
じてトランジスタ32のベースに供給される。
According to such a configuration, the vertical parabolic voltage Vp is applied to the connection point between the deflection coil 21 and the capacitor 22.
is obtained, and this voltage Vp is supplied to the base of transistor 32 through resistors 34 and 35.

また、トランス1のコイル1Cには、第7図A
に示すように水平帰還パルスPhが得られ、これ
が遅延回路50に供給されて第7図Bに示すよう
に所定期間だけ遅延された遅延パルスPdとさ
れ、このパルスPdがトランジスタ46に供給さ
れ、従つて、トランジスタ46は第7図Cに示す
ように、パルスPdごとにオフとされる。そして
トランジスタ46がオフの期間には、主として電
源端子41→抵抗器42→抵抗器43→コンデン
サ44→コンデンサ45→接地のラインを通じて
コンデンサ45は充電され、また、トランジスタ
46がオンの期間には、主として、コンデンサ4
5→コンデンサ44→抵抗器43→トランジスタ
46→コンデンサ45のラインを通じてコンデン
サ45は放電する。従つて、コンデンサ45に
は、第7図Dに示すように、パルスPdに同期し
た鋸歯状波電圧Vhが得られる。
In addition, in the coil 1C of the transformer 1,
A horizontal feedback pulse Ph is obtained as shown in FIG. Therefore, transistor 46 is turned off every pulse Pd, as shown in FIG. 7C. During the period when the transistor 46 is off, the capacitor 45 is charged mainly through the power supply terminal 41 → resistor 42 → resistor 43 → capacitor 44 → capacitor 45 → ground line, and during the period when the transistor 46 is on, Mainly, capacitor 4
The capacitor 45 is discharged through the line 5→capacitor 44→resistor 43→transistor 46→capacitor 45. Therefore, a sawtooth wave voltage Vh synchronized with the pulse Pd is obtained at the capacitor 45, as shown in FIG. 7D.

そして、この電圧Vhがトランジスタ32のベ
ースに供給されると共に、トランジスタ32のベ
ースには、垂直パラボラ電圧Vpが供給されてい
るので、トランジスタ32には等価的に、垂直パ
ラボラ電圧Vpと、水平鋸歯状波電圧Vhとの重畳
電圧Va(第3図A)が供給されることになり、
そのコレクタには、第7図Eに示す位相変調電圧
Vgが得られる。
Since this voltage Vh is supplied to the base of the transistor 32, and the vertical parabolic voltage Vp is also supplied to the base of the transistor 32, the transistor 32 is equivalently supplied with the vertical parabolic voltage Vp and the horizontal sawtooth voltage Vp. A superimposed voltage Va (Fig. 3A) with the wave voltage Vh is supplied,
Its collector has a phase modulation voltage shown in Figure 7E.
Vg is obtained.

この場合、コンデンサ22は帰還用抵抗器23
が接続されているので、パラボラ電圧Vpには垂
直鋸歯状波電圧の成分が含まれてしまうが、抵抗
器23に得られる垂直鋸歯状波電圧Vvが抵抗器
37,38を通じてトランジスタ31に供給され
るので、パラボラ電圧Vpに含まれる垂直鋸歯状
波電圧の成分は相殺される。また、このとき、パ
ラボラ電圧Vpの一部が、ダイオード39により
スライスされてトランジスタ32に供給され、パ
ラボラ電圧Vpの波形が補正される。
In this case, the capacitor 22 is connected to the feedback resistor 23.
is connected, the parabolic voltage Vp includes a vertical sawtooth voltage component, but the vertical sawtooth voltage Vv obtained at the resistor 23 is supplied to the transistor 31 through the resistors 37 and 38. Therefore, the vertical sawtooth voltage component included in the parabolic voltage Vp is canceled out. Also, at this time, a part of the parabolic voltage Vp is sliced by the diode 39 and supplied to the transistor 32, and the waveform of the parabolic voltage Vp is corrected.

さらに、可変抵抗器89を可変することによ
り、トランジスタ31のベース電圧の直流レベル
が変化するので、これにより電圧Vgの立ち上が
り位相を調整できる。
Further, by varying the variable resistor 89, the DC level of the base voltage of the transistor 31 is changed, so that the rising phase of the voltage Vg can be adjusted.

そして、トランジスタ32に得られた電圧Vg
が、トランジスタ61に供給されて第7図Fに示
す電圧Vgに反転され、この電圧Vgがサイリスタ
13のゲートに水平制御パルスとして供給される
ので、水平方向のピンクツシヨン歪みが補正され
る。
Then, the voltage Vg obtained at the transistor 32
is supplied to the transistor 61 and inverted to the voltage Vg shown in FIG. 7F, and this voltage Vg is supplied to the gate of the thyristor 13 as a horizontal control pulse, so that the horizontal pincushion distortion is corrected.

そして、この場合、この発明によれば、変調回
路14、すなわち、制御回路からの水平制御パル
ス電圧Vgの立ち上がりの位相がトランジスタ6
0により制限されるので、過変調となることがな
い。すなわち、トランス1のコイル1Cに得られ
る水平帰還パルスPhの立下り部分が、微分回路
62に供給されて微分されると共に、コンデンサ
63で波形がなまらされて幅広の微分パルスとさ
れて第7図Gに示すパルスPbとされ、このパル
スPbがトランジスタ61のベースに供給され
る。従つて、トランジスタ61は期間T2と、こ
れに続く所定の期間τでは、第7図Hに示すよう
にオフになり、他の期間はオンとなる。
In this case, according to the present invention, the phase of the rise of the horizontal control pulse voltage Vg from the modulation circuit 14, that is, the control circuit, is the same as that of the transistor 6.
Since it is limited by 0, overmodulation will not occur. That is, the falling portion of the horizontal feedback pulse Ph obtained by the coil 1C of the transformer 1 is supplied to the differentiating circuit 62 and differentiated, and the waveform is blunted by the capacitor 63 to form a wide differentiated pulse, as shown in FIG. The pulse Pb shown in G is supplied to the base of the transistor 61. Therefore, the transistor 61 is turned off during the period T 2 and the following predetermined period τ, as shown in FIG. 7H, and is turned on during the other periods.

なお、水平帰還パルスPhの微分波形は前半が
下側に凸、後半が上側に凸のいわゆる二次微分波
形となるが、この発明においては前半の下側に凸
になる部分が重要なので、第7図Gにおいては後
半の上側に凸になる部分は省略してある。
The differential waveform of the horizontal feedback pulse Ph is a so-called second-order differential waveform, with the first half convexing downward and the second half convexing upward; however, in this invention, the downward convex portion of the first half is important, so In Fig. 7G, the upper convex portion in the latter half is omitted.

そして、トランジスタ61がオンの期間には、
抵抗器33,64の値をあらかじめ選定しておく
ことにより上述のようにして電圧Vgが形成され
るが、トランジスタ61がオフの期間T2,τに
は、抵抗器64によるバイアス電圧の分圧動作が
なくなるので、トランジスタ31はオンとなる。
従つて、第7図Hに示すように、期間T2,τに
はトランジスタ32はオフになるので、トランジ
スタ32のコレクタに得られる電圧Vgは、期間
T2,τには常に“1”であり、従つて、サイリ
スタ13に供給される電圧Vgが期間τに立ち上
がることがなくなる。
Then, during the period when the transistor 61 is on,
The voltage Vg is formed as described above by selecting the values of the resistors 33 and 64 in advance, but during the periods T 2 and τ when the transistor 61 is off, the bias voltage is divided by the resistor 64. Since there is no operation, transistor 31 is turned on.
Therefore, as shown in FIG. 7H, the transistor 32 is turned off during the period T 2 , τ, so the voltage Vg obtained at the collector of the transistor 32 is
T 2 and τ are always "1", so the voltage Vg supplied to the thyristor 13 does not rise during the period τ.

そして、電圧Vgが期間τに立ち上がることが
なければ、高圧HVが異常に上昇することがな
く、従つてX線の発生を許容値以下に抑えること
ができる。
If the voltage Vg does not rise during the period τ, the high voltage HV will not rise abnormally, and therefore the generation of X-rays can be suppressed to below a permissible value.

また、画面の輝度に対応して高圧HVのレベル
が変化しても、適切なピンクツシヨン歪みの補正
が行われる。すなわち、抵抗器42,43を通じ
てコンデンサ45の充電電流が流れるとき、その
充電電流の一部は抵抗器53を通じて分流する。
しかし、画面が比較的暗い場合には、ABL電圧
Vyが負の比較的小さい電圧となつてフイルタ5
2の出力端の電位は、負の比較的小さい電位とな
るので、抵抗器53に流れる分流電流は小さく、
従つて、コンデンサ45への充電電流は大きいの
で、コンデンサ45に得られる水平鋸歯状波電圧
Vhの振幅は大きくなる。従つて、第4図におい
て説明したように、また、第8図に太い実線及び
破線で示すような関係で電圧Vgが得られる。
Furthermore, even if the level of high-voltage HV changes depending on the brightness of the screen, appropriate correction of pink tension distortion is performed. That is, when the charging current of the capacitor 45 flows through the resistors 42 and 43, a part of the charging current is shunted through the resistor 53.
However, if the screen is relatively dark, the ABL voltage
When Vy becomes a relatively small negative voltage, the filter 5
Since the potential at the output end of the resistor 2 is a relatively small negative potential, the shunt current flowing through the resistor 53 is small.
Therefore, since the charging current to the capacitor 45 is large, the horizontal sawtooth wave voltage obtained at the capacitor 45
The amplitude of Vh increases. Therefore, as explained in FIG. 4, the voltage Vg is obtained in the relationship shown by the thick solid line and broken line in FIG.

また、画面が比較的明るい場合には、ABL電
圧Vyが負の比較的大きな電圧となつてフイルタ
52の出力端の電位は、負の比較的大きな電位と
なるので、抵抗器53を流れる分流電流は大きく
なり、従つて、コンデンサ45への充電電流が小
さくなるので、コンデンサ45に得られる水平鋸
歯状波電圧Vhの振幅は、第8図に細い実線及び
破線で示すように小さくなる。従つて、画面の中
央では、電圧Vgの立ち上がりの位相が時点t11
で進み、画面が明るい場合の時点t11における電
圧Vfのレベルは、暗い場合の時点t1における電圧
Vfのレベルに等しく(あるいはやや大きく)な
るので、偏向電流Idの振幅も等しくなる。
Furthermore, when the screen is relatively bright, the ABL voltage Vy becomes a relatively large negative voltage, and the potential at the output end of the filter 52 becomes a relatively large negative potential, so that a shunt current flows through the resistor 53. increases, and therefore the charging current to the capacitor 45 decreases, so the amplitude of the horizontal sawtooth wave voltage Vh obtained across the capacitor 45 decreases as shown by the thin solid and broken lines in FIG. Therefore, at the center of the screen, the rising phase of voltage Vg advances to time t 11 , and the level of voltage Vf at time t 11 when the screen is bright is equal to the voltage at time t 1 when it is dark.
Since it becomes equal to (or slightly larger than) the level of Vf, the amplitude of the deflection current Id also becomes equal.

また、画面の上及び下では、電圧Vfの立ち上
がりの位相が時点t12まで遅れ、画面が明るい場
合の時点t12における電圧Vfのレベルは、暗い場
合の時点t2における電圧Vfのレベルに等しく(あ
るいはやや大きく)なるので、偏向電流Idの振幅
も等しくなる。
Moreover, at the top and bottom of the screen, the rising phase of voltage Vf is delayed until time t 12 , and the level of voltage Vf at time t 12 when the screen is bright is equal to the level of voltage Vf at time t 2 when it is dark. (or slightly larger), so the amplitudes of the deflection currents Id also become equal.

従つて、画面の輝度が変化しても、適切な量の
ピンクツシヨン歪みの補正が行われる。
Therefore, even if the brightness of the screen changes, an appropriate amount of pink distortion distortion can be corrected.

また、画面の輝度の変化によつて高圧HVが変
化すると、水平偏向幅が変化するが、ABL電圧
Vyが、フイルタ52及び抵抗器54を通じてト
ランジスタ31に供給され、これによりレベル
Vsが変更されるので、偏向電流Idの振幅が変化
して高圧変動による水平偏向幅の変化が補正され
る。
Also, when the high voltage HV changes due to changes in screen brightness, the horizontal deflection width changes, but the ABL voltage
Vy is supplied to transistor 31 through filter 52 and resistor 54, thereby causing the level
Since Vs is changed, the amplitude of the deflection current Id is changed, and changes in the horizontal deflection width due to high voltage fluctuations are corrected.

以上のようにして、この発明によれば、期間
T2,τにトランジスタ61がオフすることによ
り、電圧Vgの位相が必要以上に進むことを制限
しているので、X線の発生を抑えることができ
る。
As described above, according to this invention, the period
By turning off the transistor 61 at T 2 , τ, the phase of the voltage Vg is restricted from advancing more than necessary, so that generation of X-rays can be suppressed.

なお、上述においては、トランジスタ61にパ
ルスPbを供給して電圧Vgの位相の進みを制限し
たが、トランジスタ32に供給することにより、
あるいはトランジスタ31,32のエミツタに供
給することにより制限してもよい。また、トラン
ジスタ32とサイリスタ13との間の電圧Vgの
信号路に供給してもよい。
Note that in the above description, the phase advance of the voltage Vg is limited by supplying the pulse Pb to the transistor 61, but by supplying the pulse Pb to the transistor 32,
Alternatively, it may be limited by supplying it to the emitters of the transistors 31 and 32. Further, it may be supplied to the signal path of the voltage Vg between the transistor 32 and the thyristor 13.

なお、この発明は本出願人が先に特願昭53−
44996号及び特願昭53−44997号で提案した第9図
に示すような補正回路にも全く同様に適用でき
る。すなわち、この第9図の回路では、ダンパー
ダイオード3がコンデンサ12とサイリスタ13
の接続点とトランジスタ2のコレクタ間に接続さ
れており、上述の先願に詳述されているように第
1図と同様にピンクツシヨン歪みの補正が行われ
る。
This invention was originally filed by the applicant in a patent application filed in 1983.
It can be applied in exactly the same way to the correction circuit shown in FIG. 9 proposed in No. 44996 and Japanese Patent Application No. 53-44997. That is, in the circuit of FIG. 9, the damper diode 3 connects the capacitor 12 and the thyristor 13.
and the collector of the transistor 2, and correction of pink tension distortion is performed in the same manner as in FIG. 1, as detailed in the above-mentioned earlier application.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明を説明するための接続図、第
2図〜第5図はその説明のための図、第6図はこ
の発明の一例の接続図、第7図及び第8図はその
説明のための図、第9図は他の例の接続図であ
る。 1はフライバツクトランス、5は水平偏向コイ
ル、16は水平発振回路、17は変調回路であ
る。
FIG. 1 is a connection diagram for explaining this invention, FIGS. 2 to 5 are diagrams for explaining it, FIG. 6 is a connection diagram of an example of this invention, and FIGS. 7 and 8 are diagrams for explaining the same. A diagram for explanation, FIG. 9 is a connection diagram of another example. 1 is a flyback transformer, 5 is a horizontal deflection coil, 16 is a horizontal oscillation circuit, and 17 is a modulation circuit.

Claims (1)

【特許請求の範囲】[Claims] 1 水平偏向コイル、第1のコンデンサ及び別の
コイルからなる直列回路と、共振用の第2のコン
デンサと、ダンパーダイオードとが水平出力用の
第1のスイツチング素子に並列に接続され、上記
別のコイルと並列に第3のコンデンサ及び第2の
スイツチング素子の直列回路が接続され、水平パ
ルスを垂直パラボラ波で位相変調して上記垂直パ
ラボラ波のレベルに応じた位相を有する水平制御
パルスを発生する制御回路を設け、上記水平制御
パルスを上記第2のスイツチング素子に供給して
上記第2のスイツチング素子を水平フライバツク
期間内に上記垂直パラボラ波のレベルに応じて異
なる位置でオンさせてピンクツシヨン歪みの補正
を行うと共に、上記制御回路内に上記水平制御パ
ルスの位相を制限する回路を設け、上記第2のス
イツチング素子のオン開始時点が水平フライバツ
クパルスのピーク位置よりも後半となるように制
限したピンクツシヨン歪みの補正回路。
1 A series circuit consisting of a horizontal deflection coil, a first capacitor, and another coil, a second capacitor for resonance, and a damper diode are connected in parallel to the first switching element for horizontal output, and the other A series circuit of a third capacitor and a second switching element is connected in parallel with the coil, and phase modulates the horizontal pulse with a vertical parabolic wave to generate a horizontal control pulse having a phase corresponding to the level of the vertical parabolic wave. A control circuit is provided, and the horizontal control pulse is supplied to the second switching element to turn on the second switching element at different positions depending on the level of the vertical parabolic wave within the horizontal flyback period, thereby suppressing the pink tension distortion. In addition to making the correction, a circuit for limiting the phase of the horizontal control pulse is provided in the control circuit so that the point at which the second switching element starts to turn on is limited to a later half of the peak position of the horizontal flyback pulse. Correction circuit for pink tension distortion.
JP11002078A 1978-09-07 1978-09-07 Correction circuit of pincushion distortion Granted JPS5537037A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11002078A JPS5537037A (en) 1978-09-07 1978-09-07 Correction circuit of pincushion distortion

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11002078A JPS5537037A (en) 1978-09-07 1978-09-07 Correction circuit of pincushion distortion

Publications (2)

Publication Number Publication Date
JPS5537037A JPS5537037A (en) 1980-03-14
JPS6244464B2 true JPS6244464B2 (en) 1987-09-21

Family

ID=14525077

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11002078A Granted JPS5537037A (en) 1978-09-07 1978-09-07 Correction circuit of pincushion distortion

Country Status (1)

Country Link
JP (1) JPS5537037A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108226850A (en) * 2016-12-21 2018-06-29 中国航天科工集团八五研究所 A kind of pulse phase detecting method based on Parabolic Fit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108226850A (en) * 2016-12-21 2018-06-29 中国航天科工集团八五研究所 A kind of pulse phase detecting method based on Parabolic Fit
CN108226850B (en) * 2016-12-21 2021-11-09 中国航天科工集团八五一一研究所 Monopulse phase discrimination method based on parabolic fitting

Also Published As

Publication number Publication date
JPS5537037A (en) 1980-03-14

Similar Documents

Publication Publication Date Title
FR2555386A1 (en) DEFLECTOR CIRCUIT WITH EAST-WEST CORRECTION CIRCUIT
JPS6260876B2 (en)
JPS6261186B2 (en)
JPS6313394B2 (en)
US5010281A (en) High voltage stabilization circuit for video display apparatus
JPS5824067B2 (en) Power supply voltage stabilization circuit for deflection circuit
US4675580A (en) Parabolic voltage generating circuit
JPS6244464B2 (en)
JP2651820B2 (en) Deflection circuit for video display device
JP2561068B2 (en) Deflection device
EP0989742A1 (en) Horizontal deflection circuit
EP1135927B1 (en) Dynamic s-correction
EP0178737B1 (en) Line output circuit for generating a line frequency sawtooth current
US4118655A (en) Line sawtooth deflection current generator
EP1042780B1 (en) A deflection correction
JP3137118B2 (en) Television deflection device
US4129806A (en) Correction circuit for load dependent raster distortion
JPS6311835B2 (en)
KR820002263B1 (en) Side pincushion correction circuit
KR820002262B1 (en) Side pincushion correction circuit
JP3840648B2 (en) Video display device
KR800000700B1 (en) Deflection system with overscan protection
KR100532385B1 (en) Horizontal deflection device and its horizontal sawtooth signal control method
JPS6141337Y2 (en)
KR800000957B1 (en) Pincushion correction circuit