JPS6244824B2

JPS6244824B2 -

Info

Publication number: JPS6244824B2
Application number: JP56092859A
Authority: JP
Inventors: Yoshihiko Mizushima; Yoshihito Amamya; Shigeaki Yamashita; Osamu Asano; Yoshikazu Yama; Motoaki Takaoka
Original assignee: Nippon Telegraph and Telephone Corp; Tateisi Electronics Co
Current assignee: Omron Corp; NTT Inc
Priority date: 1981-06-15
Filing date: 1981-06-15
Publication date: 1987-09-22
Also published as: JPS57207384A

Description

【発明の詳細な説明】この発明は、プレーナ形PIN構造を有するフオ
トトランジスタに関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a phototransistor having a planar PIN structure.

一般に、この種のフオトトランジスタの応答周
波数は次式(1)で表わされる。 Generally, the response frequency of this type of phototransistor is expressed by the following equation (1).

１／２π_３ｄＢ＝（１／２π_Ｔ＋CcRL）Go＋τ〓(1
) ここに、_3dB ：3dB減衰時の周波数（応答周波数）_T ：トランジスタの利得帯域幅積 Cc：コレクタ容量 RL：負荷抵抗 Go：フオトダイオード光電流に対するフオトト
ランジスタ出力電流の利得 τ〓：フオトダイオード拡散電流成分による遅れ
時間である。式(1)の右辺第２項のτ〓は、フオトダイ
オードの拡散電流成分による遅れ時間であり、こ
れはフオトトランジスタの応答周波数を低下させ
る。1/2π _3dB = (1/2π _T +CcRL)Go+τ〓(1
) Here, _3dB : Frequency at 3dB attenuation (response frequency) _T : Gain bandwidth product of transistor Cc: Collector capacitance RL: Load resistance Go: Gain of phototransistor output current with respect to photodiode photocurrent τ: Photodiode diffusion This is the delay time due to the current component. The second term on the right side of equation (1), τ, is a delay time due to the diffusion current component of the photodiode, which lowers the response frequency of the phototransistor.

一方、(1)式における_Tはコレクタ電流依存性
をもち、広い電流範囲にわたつて_Tを大きくす
るためにはエミツタを小さくする必要がある。こ
れはつぎの(2)式で示される。 On the other hand, _T in equation (1) has collector current dependence, and in order to increase _T over a wide current range, it is necessary to make the emitter smaller. This is shown by the following equation (2).

１／２π_Ｔ＝Ｗ^２／５Ｄ＋Ｘｍ／Ｖｓｃ＋ｋＴ／ｑ・
１／Ｉｃ（Cc＋Cje）(2) ここに、Ｗ：ベース幅Ｄ：ベース層電子拡散定数 Xm：空乏層幅 Vsc：電子の格子散乱制限速度ｑ：電荷素量ｋ：ボルツマン定数Ｔ：絶対温度 Ic：コレクタバイアス電流 Cc：コレクタ容量 Cje：エミツタ容量である。すなわち、(2)式の右辺第３項の係数を小
さくすれば_Tのコレクタ電流依存性が小さくな
るが、そのためにはエミツタの大きさを小さくす
ればよい。1/2π _T = W ² /5D+Xm/Vsc+kT/q・
1/Ic (Cc+Cje) (2) Where, W: Base width D: Base layer electron diffusion constant Xm: Depletion layer width Vsc: Limiting speed of electron lattice scattering q: Elementary charge k: Boltzmann constant T: Absolute temperature Ic : Collector bias current Cc: Collector capacitance Cje: Emitter capacitance. That is, by reducing the coefficient of the third term on the right side of equation (2), the dependence of _T on the collector current can be reduced, but for this purpose, the size of the emitter can be reduced.

従来のこの種フオトトランジスタは、第３Ａ図
で示す平面パターンおよび第３Ｂ図で示す断面構
造を有している。すなわち、n⁺形高濃度半導体
基板２１の上にn^-形高抵抗半導体層２２が位置
し、この高抵抗層２２の内にＰ形拡散によるベー
ス領域２３が存在し、このベース領域２３を形成
する半導体層内に拡散によるn⁺形のエミツタ領
域２４が設けられている。このエミツタ領域２４
は前述の理由によつてきわめて小さく形成されて
いるので、その真上に電極パツドを設けることが
できないため、エミツタ領域２４からコンタクト
ホール２５を介してAlなどの金属配線２６を行
ない、この金属配線２６をベース領域２３の外側
の透明保護膜２７上へ引き出してエミツタ電極パ
ツド２８を設けている。なお、ベース領域２３に
対する電極パツド２９はベース領域２３が充分に
広いため、直接ベース領域２３の真上に設けてあ
る。また、チツプ裏面にコレクタ電極３０があ
る。 A conventional phototransistor of this type has a planar pattern shown in FIG. 3A and a cross-sectional structure shown in FIG. 3B. That is, an n ^- type high-resistance semiconductor layer 22 is located on an n ⁺ type high-concentration semiconductor substrate 21 , and a base region 23 formed by P-type diffusion exists within this high-resistance layer 22 . An n ⁺ type emitter region 24 is provided in the semiconductor layer by diffusion. This emitter area 24
is formed extremely small due to the above-mentioned reason, and it is not possible to provide an electrode pad directly above it. Therefore, a metal wiring 26 such as Al is formed from the emitter region 24 through a contact hole 25, and this metal wiring 26 is drawn out onto the transparent protective film 27 outside the base region 23, and an emitter electrode pad 28 is provided. Note that the electrode pad 29 for the base region 23 is provided directly above the base region 23 because the base region 23 is sufficiently wide. Further, there is a collector electrode 30 on the back side of the chip.

このような構造のPIN形フオトトランジスタ
は、ベース接合３１に逆バイアス電圧を印加して
使用する。すなわち、ベース接合３１に適当な逆
バイアス電圧が印加されると、空乏層がほぼ大部
分低濃度側つまりn^-高抵抗層２２に向つて拡が
り、その先端が破線で示すように位置する。高抵
抗層２２の比抵抗と厚みおよび逆バイアス電圧と
を適当に選ぶと、ベース領域２３の直下の高抵抗
層２２ａをすべて空乏層化できる。この状態で素
子表面全体に光が照射されると、つぎのようにな
る。すなわち、ベース領域２３直下の高抵抗層２
２ａ（空乏層）に入射した光によつて発生したキ
ヤリアは、ごく短かい時間で分離されてドリフト
電流となる。一方、ベース領域２３より外側の空
乏層化していない高抵抗層２２ｂに入射した光に
よつて発生したキヤリアは、破線で示した空乏層
の端面まで拡散によつて移動し、はじめて電流と
なる。この拡散電流成分は(1)式に示すように、フ
オトトランジスタの応答周波数を低下させる。 The PIN phototransistor having such a structure is used by applying a reverse bias voltage to the base junction 31. That is, when a suitable reverse bias voltage is applied to the base junction 31, most of the depletion layer expands toward the low concentration side, that is, toward the n ^- high resistance layer 22, and its tip is located as shown by the broken line. By appropriately selecting the specific resistance and thickness of the high resistance layer 22 and the reverse bias voltage, the entire high resistance layer 22a immediately below the base region 23 can be made into a depletion layer. When the entire surface of the element is irradiated with light in this state, the following occurs. That is, the high resistance layer 2 directly under the base region 23
Carriers generated by light incident on 2a (depletion layer) are separated in a very short time and become a drift current. On the other hand, carriers generated by light incident on the high-resistance layer 22b, which is outside the base region 23 and has not become a depletion layer, diffuse to the end face of the depletion layer shown by the broken line, and only become a current. This diffusion current component lowers the response frequency of the phototransistor, as shown in equation (1).

なお、図示するように、エミツタ電極パツド２
８は透明保護膜２７上でかつベース領域２３の外
側に設けねばならない。これは前述のようにエミ
ツタ領域２４の大きさによる制約以外に、もしエ
ミツタ電極パツド２８をベース領域２３上の透明
保護膜上２７上に設けると、ベース−エミツタ間
に寄生容量を生じ、応答周波数低下の原因となる
ことにもよる。これに対し、図示する位置にエミ
ツタ電極パツド２８があれば、エミツタ−コレク
タ間に寄生容量を生ずるものの、ベース−エミツ
タ間の寄生容量に比べて応答周波数に悪影響はほ
とんど及ぼさない。 In addition, as shown in the figure, the emitter electrode pad 2
8 must be provided on the transparent protective film 27 and outside the base region 23. This is because, in addition to being limited by the size of the emitter region 24 as described above, if the emitter electrode pad 28 is provided on the transparent protective film 27 on the base region 23, a parasitic capacitance is generated between the base and the emitter, and the response frequency It also depends on what causes the decline. On the other hand, if the emitter electrode pad 28 is located at the position shown in the figure, although parasitic capacitance is generated between the emitter and the collector, it has almost no adverse effect on the response frequency compared to the parasitic capacitance between the base and the emitter.

以上、説明したように、従来のプレーナ形PIN
構造を有するフオトトランジスタでは、拡散電流
が発生し、フオトトランジスタの応答周波数が前
記(1)式で示すτ〓の分だけ遅くなる欠点があつ
た。 As explained above, conventional planar PIN
In the phototransistor having this structure, a diffusion current is generated, and the response frequency of the phototransistor is delayed by τ shown in equation (1) above.

この発明は、上記欠点を解消するためになされ
たもので、より高速応答が可能なプレーナ形PIN
構造を有するフオトトランジスタを提供するもの
である。 This invention was made to eliminate the above-mentioned drawbacks, and is a planar type PIN capable of faster response.
The present invention provides a phototransistor having a structure.

以下、図面によつてこの発明を具体的に説明す
る。 Hereinafter, this invention will be specifically explained with reference to the drawings.

第１Ａ図はこの発明のフオトトランジスタの一
形態の平面パターンを示し、第１Ｂ図はその断面
構造を示す。図示するように、n⁺形高濃度半導
体基板１の上にn^-形高抵抗半導体層２が形成さ
れ、この高抵抗層２の内にｐ形拡散によるベース
領域３が形成され、このベース領域３の層内の一
部領域に拡散によるn⁺形のエミツタ領域４が設
けられたプレーナ形PIN構造となつているが、ベ
ース領域３は平面パターンにおいて一部に凹部５
を有するように形成されている。エミツタ電極パ
ツド６は、上記凹部５に囲まれた素子表面上に設
けられ、エミツタ領域４からコンタクトホール７
を介してAlなどの金属配線８によつて接続され
ている。９は透明保護膜、１０はベース領域３に
対する電極パツド、１１はコレクタ電極、破線で
示した領域１２は空乏層である。 FIG. 1A shows a planar pattern of one form of the phototransistor of the present invention, and FIG. 1B shows its cross-sectional structure. As shown in the figure, an n ^- type high resistance semiconductor layer 2 is formed on an n ⁺ type high concentration semiconductor substrate 1, a base region 3 is formed by p type diffusion in this high resistance layer 2, and this base region It has a planar PIN structure in which an n ⁺ type emitter region 4 is provided in a part of the layer 3 by diffusion, but the base region 3 has a recess 5 in a part of the planar pattern.
It is formed to have. The emitter electrode pad 6 is provided on the element surface surrounded by the recess 5 and extends from the emitter region 4 to the contact hole 7.
They are connected by a metal wiring 8 made of Al or the like. 9 is a transparent protective film, 10 is an electrode pad for the base region 3, 11 is a collector electrode, and a region 12 indicated by a broken line is a depletion layer.

上記構成のフオトトランジスタでは、エミツタ
電極パツド６の直下以外の領域すなわち光の入射
する領域のほぼ全体にベース領域３が形成されて
いるので、透明保護膜８に接してかつ空乏層化し
ない高抵抗層２がほとんど存在しなくなり、その
結果、拡散電流はほとんど生じず、光電流はほぼ
ドリフト電流とみなせるのでフオトトランジスタ
の応答周波数は飛躍的に向上する。 In the phototransistor having the above configuration, the base region 3 is formed in a region other than directly under the emitter electrode pad 6, that is, almost the entire region where light enters, so that it is in contact with the transparent protective film 8 and has a high resistance that does not become a depletion layer. Almost no layer 2 exists, and as a result, almost no diffusion current is generated, and the photocurrent can be regarded as almost a drift current, so that the response frequency of the phototransistor is dramatically improved.

一方、第２Ａ図はこの発明のフオトトランジス
タの他の一形態の平面パターンを示し、第２Ｂ図
はその断面構造を示す。この例では、素子の基本
構成は前記第１Ａ図および第１Ｂ図で示したもの
と同一であるが、エミツタ電極パツド６の直下の
高抵抗層２とベース領域３の凹部５を形成する端
面３ａとの間に、n⁺形高濃度拡散によるチヤン
ネルカツト層１３が形成されている。このチヤン
ネルカツト層１３はつぎの効果を奏するものであ
る。 On the other hand, FIG. 2A shows a planar pattern of another form of the phototransistor of the present invention, and FIG. 2B shows its cross-sectional structure. In this example, the basic structure of the device is the same as that shown in FIGS. 1A and 1B, except for the high-resistance layer 2 directly below the emitter electrode pad 6 and the end surface 3a forming the recess 5 of the base region 3. A channel cut layer 13 formed by high concentration diffusion of n ⁺ type is formed between the two layers. This channel cut layer 13 has the following effects.

すなわち、n^-高抵抗層２はその表面が反転し
易く、電極パツド６に電圧が印加されると電極パ
ツド６の直下にｐ形反転層１４を生じる可能性が
ある。この反転層１４がベース領域３につながる
と、コレクタ容量が増加して応答周波数を低下さ
せるが、チヤンネルカツト層１３の存在によつて
接続が防止される。 That is, the surface of the n ^- high resistance layer 2 is likely to be inverted, and when a voltage is applied to the electrode pad 6, a p-type inversion layer 14 may be formed directly under the electrode pad 6. When this inversion layer 14 connects to the base region 3, the collector capacitance increases and the response frequency decreases, but the presence of the channel cut layer 13 prevents this connection.

第４図は、この発明のフオトトランジスタ（第
１Ａ，Ｂ図または第２Ａ，Ｂ図で示した構造）と
従来のフオトトランジスタ（第３Ａ，Ｂ図で示し
た構造）について、応答周波数と電流利得との関
係を測定した結果を示す。図中の曲線Ａはこの発
明の、曲線Ｂは従来のフオトトランジスタであ
る。 FIG. 4 shows the response frequency and current gain of the phototransistor of the present invention (the structure shown in FIGS. 1A and B or 2A and B) and the conventional phototransistor (the structure shown in FIGS. 3A and B). The results of measuring the relationship with Curve A in the figure is for the present invention, and curve B is for the conventional phototransistor.

第４図から、この発明のフオトトランジスタで
は、前記(1)式におけるτ〓すなわちフオトダイオ
ードの拡散電流成分による遅れ時間をほぼ零とす
ることができ、フオトトランジスタの応答周波数
が従来のものに対して大幅に向上していることが
明らかである。 From FIG. 4, it can be seen that in the phototransistor of the present invention, τ in equation (1) above, that is, the delay time due to the diffusion current component of the photodiode, can be made almost zero, and the response frequency of the phototransistor is lower than that of the conventional one. It is clear that there has been a significant improvement.

なお、以上の説明では、すべてnpn形構造のフ
オトトランジスタを例としているが、この発明は
pnp形構造のものに適用しても同様の効果を奏す
ることは言うまでもない。 In the above explanation, phototransistors with npn structure are used as examples, but this invention
It goes without saying that the same effect can be achieved even when applied to a PNP structure.

[Brief explanation of the drawing]

第１Ａ図はこの発明のフオトトランジスタの一
形態を示す平面図、第１Ｂ図はそのB₁−B₁断面
図、第２Ａ図はこの発明のフオトトランジスタの
他の形態を示す平面図、第２Ｂ図はそのB₂−B₂
断面図、第３Ａ図は従来のフオトトランジスタの
平面図、第３Ｂ図はそのB₃−B₃断面図、第４図
はフオトトランジスタの応答周波数と電流利得と
の関係を示す特性図である。１……n⁺形半導体基板、２……n^-形高抵抗半
導体層、３……ベース領域、４……エミツタ領
域、５……凹部、６……エミツタ電極パツド、１
３……チヤンネルカツト層。 FIG. 1A is a plan view showing one form of the phototransistor of the present invention, FIG. 1B is a sectional view taken along B ₁ -B ₁ thereof, and FIG. The diagram shows B ₂ − B ₂
3A is a plan view of a conventional phototransistor, FIG. 3B is a sectional view taken along B ₃ -B ₃ , and FIG. 4 is a characteristic diagram showing the relationship between response frequency and current gain of the phototransistor. DESCRIPTION OF SYMBOLS 1...n ⁺ type semiconductor substrate, 2...n ^- type high resistance semiconductor layer, 3...base region, 4...emitter region, 5...recess, 6...emitter electrode pad, 1
3...Channel cut layer.

Claims

[Claims] 1. A high-resistance semiconductor layer is formed on a conductive layer made of a semiconductor of a first conductivity type, and a base region made of a conductive layer of a second conductivity type is formed in this high-resistance semiconductor layer by diffusion. In the phototransistor, the phototransistor has a planar PIN structure in which an emitter region made of a conductive layer of a first conductivity type is formed in a part of the conductive layer of the second conductivity type. A phototransistor that is formed to have a planar pattern with recesses and has an emitter electrode pad provided on the element surface surrounded by the recesses. 2. A high resistance semiconductor layer is formed on a conductive layer made of a semiconductor of a first conductivity type, a base region made of a conductive layer of a second conductivity type is formed by diffusion in this high resistance semiconductor layer, and further the base region made of a conductive layer of a second conductivity type is formed. In a phototransistor having a planar PIN structure in which an emitter region made of a conductive layer of a first conductivity type is formed in a part of a conductive layer of a second conductivity type, the base region has a planar pattern partially having a recess. An emitter electrode pad is provided on the element surface surrounded by the concave portion, and a first layer formed by high concentration diffusion is formed between the high resistance semiconductor layer immediately below the electrode pad and the end of the base region. A phototransistor with a conductive channel cut layer.