JPS6247245B2 - - Google Patents
Info
- Publication number
- JPS6247245B2 JPS6247245B2 JP1347378A JP1347378A JPS6247245B2 JP S6247245 B2 JPS6247245 B2 JP S6247245B2 JP 1347378 A JP1347378 A JP 1347378A JP 1347378 A JP1347378 A JP 1347378A JP S6247245 B2 JPS6247245 B2 JP S6247245B2
- Authority
- JP
- Japan
- Prior art keywords
- block
- output
- signal
- state
- bar graph
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000013256 coordination polymer Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Indicating Measured Values (AREA)
Description
【発明の詳細な説明】
本発明は、液晶を用いた棒グラフ表示器に係
り、特に、工業計測器や音響機器などの信号レベ
ルを棒グラフに表示する表示器の駆動法に関す
る。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a bar graph display using liquid crystal, and more particularly to a method for driving a display that displays signal levels of industrial measuring instruments, audio equipment, etc. in bar graphs.
液晶を用いた短ざく形セグメントを連ねた棒グ
ラフ表示器では、棒グラフの表示セグメント数を
多くしてその分解能を高めた場合の電極リード端
子数の低減と、周辺駆動回路の単純化を図るため
に、第1図に示すように、表示する全セグメント
3を複数のブロツク2に分割して駆動するいわゆ
るブロツク分割型駆動法が多く用いられている。
ブロツク分割型駆動法におけるセグメント電極3
およびブロツク電極4の電極間接続のパターン
は、外部結線の複雑さをなくすためと、電極リー
ド線が互いに交錯させないために第2図のように
接続されている。点灯および非点灯の表示は第3
図に示すようにブロツク電極に印加する“オ
ン”、“活性”、“オフ”の3状態と、セグメント電
極に印加する“オン”、“オフ”の2状態信号の組
合せにより、液晶層に印加する電圧を変え、点灯
および非点灯の表示を行なつている。 In a bar graph display using a liquid crystal and using a series of short rectangular segments, it is possible to reduce the number of electrode lead terminals and simplify the peripheral drive circuit when increasing the number of display segments of the bar graph to improve its resolution. As shown in FIG. 1, a so-called block division type driving method is often used in which the entire segment 3 to be displayed is divided into a plurality of blocks 2 and driven.
Segment electrode 3 in block division type driving method
The connection pattern between the electrodes of the block electrodes 4 is as shown in FIG. 2 in order to eliminate the complexity of external connections and to prevent the electrode lead wires from intersecting each other. The lighting and non-lighting indications are displayed on the third screen.
As shown in the figure, the signals applied to the liquid crystal layer are applied to the liquid crystal layer by the combination of the three-state signals "on", "active", and "off" applied to the block electrodes and the two-state signals "on" and "off" applied to the segment electrodes. The voltage applied to the light is changed to indicate whether the light is on or off.
このような構成の棒グラフ表示器において、ブ
ロツク電極の数をmブロツク、1ブロツク当りの
セグメント数をnセグメントとすると、入力の信
号レベルに応じてセグメント電極に印加する“オ
ン”状態の信号を順次S1→Sn、Sn→S1と切替え
ていくとともに、各ブロツク電極に印加する信号
の状態を順次“オフ”→活性”→“オン”に切替
えていく必要がある。入力の信号レベルとセグメ
ント電極およびブロツク電極に印加する信号状態
の関係を第4図に示す。 In a bar graph display with such a configuration, if the number of block electrodes is m blocks and the number of segments per block is n segments, "on" state signals are applied to the segment electrodes in sequence according to the input signal level. In addition to switching S 1 → Sn and Sn → S 1 , it is necessary to sequentially switch the state of the signal applied to each block electrode from "off" → active → "on".Input signal level and segment FIG. 4 shows the relationship between the signal states applied to the electrodes and the block electrodes.
従来の棒グラフ表示器のブロツクおよびセグメ
ント電極に印加するための駆動回路の一例を第5
図に示す。第5図において、アナログ的な入力信
号量VINをA/D変換器10でデイジタル信号に
変換し、そのデイジタル出力信号をセグメント側
のロジツク変換回路11′およびブロツク側のロ
ジツク変換回路11でスタテイツクに入力信号量
VINに応じて、セグメント側では2状態の信号
に、ブロツク側では3状態の信号に変換し、マル
チプレクサ12および12′で信号を選択して、
各ブロツクおよびセグメント電極に印加してい
る。この方法では、表示セグメント数が多くなつ
た場合、各電極に印加する電圧の状態を決定する
ロジツク変換回路11および11′がかなり複雑
になるという欠点がある。 An example of a drive circuit for applying voltage to the block and segment electrodes of a conventional bar graph display is shown in the fifth section.
As shown in the figure. In FIG. 5, an analog input signal amount V IN is converted into a digital signal by an A/D converter 10, and the digital output signal is statically converted by a logic conversion circuit 11' on the segment side and a logic conversion circuit 11 on the block side. According to the input signal amount VIN , the segment side converts it into a 2-state signal and the block side converts it into a 3-state signal, and multiplexers 12 and 12' select the signal.
It is applied to each block and segment electrode. This method has the disadvantage that when the number of display segments increases, the logic conversion circuits 11 and 11', which determine the state of the voltage applied to each electrode, become considerably complex.
本発明の特徴とするところは、m個に分割され
たブロツクの1〜m番目のブロツク電極と、これ
に対向して各ブロツクにn個のセグメントを有す
るセグメント電極とからなり、該セグメント電極
の各々は他のブロツクのセグメントと共通に接続
された棒グラフ表示部と、前記セグメント電極に
印加する2状態信号と、前記ブロツク電極に印加
する3状態信号との組合せにより表示部を駆動す
る駆動回路とを有する棒グラフ表示器において、
前記駆動回路は、表示すべき入力量に応じたパル
ス数を出力するパルス発生回路と、該パルス発生
回路の出力を前記各ブロツクに含まれるセグメン
ト数nで除した値に応じたパルス信号を出力する
計数回路と、前記パルス発生回路および前記計数
回路の出力に応じてセグメント電極に印加する2
状態信号のうちの一つを選択するセグメント電極
側駆動回路と、前記計数回路の出力に応じて前記
ブロツク電極の状態を選択するm個出力のシフト
レジスタと、該シフトレジスタの(m―1)番目
の出力とm番目の出力との組み合わせによつてm
番目の前記ブロツク電極に印加する3状態信号の
うちの一つを選択するマルチプレクサとを具備す
ることにある。 The feature of the present invention is that it consists of 1st to mth block electrodes of a block divided into m pieces, and an opposing segment electrode having n segments in each block. Each block includes a bar graph display section commonly connected to segments of other blocks, and a drive circuit that drives the display section by a combination of a two-state signal applied to the segment electrode and a three-state signal applied to the block electrode. In a bar graph display having
The drive circuit includes a pulse generation circuit that outputs a number of pulses corresponding to the input amount to be displayed, and a pulse signal that outputs a pulse signal corresponding to a value obtained by dividing the output of the pulse generation circuit by the number n of segments included in each block. a counting circuit that applies pulses to the segment electrodes according to the outputs of the pulse generating circuit and the counting circuit;
a segment electrode side drive circuit that selects one of the state signals; a shift register with m outputs that selects the state of the block electrode according to the output of the counting circuit; and (m-1) of the shift register. m by the combination of the th output and the m th output
and a multiplexer for selecting one of the three-state signals to be applied to the block electrode.
本発明の一実施例を第6図、第7図および第8
図を用いて説明する。ここでは、表示するセグメ
ント総数を100とし、10分割のブロツク、1ブロ
ツク内のセグメント数を10とし、また、入力レベ
ルがフルスケール100に対して32であるとす
る。第6図は、セグメント電極およびブロツク電
極の結線状態と32の入力量に対する棒グラフの表
示状態を表わしている。この実施例では、セグメ
ント電極端子S9,S10に“オン”信号、他のS1〜
S8には“オフ”信号、またブロツク電極端子B1
〜B3に“オン”、B4に“活性”、他のB5〜B10には
“オフ”信号が印加すれば所定の表示が得られ
る。第7図は本発明による駆動回路の実施例、第
8図はそのタイミング・チヤート図である。 An embodiment of the present invention is shown in FIGS. 6, 7 and 8.
This will be explained using figures. Here, it is assumed that the total number of segments to be displayed is 100, the blocks are divided into 10, the number of segments in one block is 10, and the input level is 32 relative to the full scale of 100. FIG. 6 shows the connection state of the segment electrodes and block electrodes and the display state of the bar graph for 32 input amounts. In this embodiment, the "on" signal is applied to segment electrode terminals S 9 and S 10 , and the other S 1 to
S 8 has an “off” signal and also block electrode terminal B 1
A predetermined display can be obtained by applying an "on" signal to B3 , an "active" signal to B4 , and an "off" signal to the other B5 to B10 . FIG. 7 shows an embodiment of the drive circuit according to the present invention, and FIG. 8 shows its timing chart.
第7図において、21は、入力電圧信号VINの
量に応じてパルス数を出力するパルス発生回路、
22は1ブロツク内のセグメント数10個と同じパ
ルス数だけ入力する度にパルス信号を発生する計
数回路25はセグメント電極側の駆動回路、30
はブロツク電極側の駆動回路である。23は、計
数回路の出力により動作するシフトレジスタであ
り、24はシフトレジスタ23からの信号でブロ
ツク電極に印加する“オン”、“活性”および“オ
フ”の3状態を選択するマルチプレクサである。
23と24でブロツク電極側の駆動回路30を構
成する。25もほぼ同様の構成となる。本実施例
では、シフトレジスタの出力B1′〜B10′は計数回
路22の出力パルスCPBにより“1”がシフト
し、また、マルチプレクサの出力信号は入力
(x、y)が(0、0)で“オフ”、(0、1)で
“活性”、(1、1)で“オン”になるものとし
た。 In FIG. 7, 21 is a pulse generation circuit that outputs the number of pulses according to the amount of the input voltage signal V IN ;
22 is a counting circuit 25 which generates a pulse signal every time the same number of pulses as the number of 10 segments in one block is input; 30 is a driving circuit on the segment electrode side;
is the drive circuit on the block electrode side. 23 is a shift register operated by the output of the counting circuit, and 24 is a multiplexer which selects three states of "on", "active" and "off" to be applied to the block electrodes using a signal from the shift register 23.
23 and 24 constitute a drive circuit 30 on the block electrode side. 25 has almost the same configuration. In this embodiment, the outputs B 1 ′ to B 10 ′ of the shift registers are shifted to “1” by the output pulse CPB of the counting circuit 22, and the output signal of the multiplexer is shifted when the inputs (x, y) are (0, 0 ) is "off", (0, 1) is "active", and (1, 1) is "on".
まず最初に、主リセツト信号MRにより、シフ
トレジスタ23の並列出力信号B1′,B2′、…、
B10′をすべて“0”にセツトする。21は例え
ば、電圧―周波数変換器27、全セグメントを表
示するのに可能な一定パルス幅のゲート信号発生
回路28および論理積素子29からなる。28の
出力のゲート時間間隔に通過する入力電圧による
パルス数だけが21の出力になる。したがつて、入
力電圧VINの増減により、計数回路22およびセ
グメント電極側駆動回路25に与えるクロツクパ
ルス数CPの数が増減する。セグメント電極側駆
動回路25は、クロツクパルスCPと計数回路2
2の出力CPBにより動作する回路で、クロツクパ
ルス数CP、すなわち入力信号量VINに応じてセ
グメント電極S1〜S10を“オン”または“オフ”
状態の信号にする回路である。21内の各部の出
力波形,、CPと計数回路22の出力波形
CPBは第8図のようになる。計数回路22の出力
パルスCPB、すなわち、パルス発生回路21の出
力CPが10パルス印加する毎に発生するパルスに
より、シフトレジスタ23の出力B1′〜B10′は順
次“1”の出力信号になる。マルチプレクサ24
の入力信号は、クロツクパルス数CPが9パルス
までは24aでは(0、1)、他はすべて(0、
0)であるので、ブロツク電極B1には、“活
性”、他はすべて“オフ”状態の信号を印加す
る。クロツクパルスCPが10パルスになると、シ
フトレジスタ23の出力B1が“1”になり、他
はすべて“0”であるので、24aでは(1、
1)、24bでは(0、1)、他は(0、0)にな
るので、B1が“活性”から“オン”に、B2が
“オフ”から“活性”に変り、他は“オフ”の状
態になる。以下同様にクロツクパルスCPが10パ
ルス毎にブロツク電極に印加する信号は、順次
“オフ”→“活性”→“オン”に変化し計数回路
22からの出力パルスCPBの最終状態で保持され
る。本実施例における各部の出力波形を時系列的
に描くと第8図のようになり、入力レベルの32パ
ルスが終了したところでは、ブロツク電極B1〜
B3には“オン”、B4には“活性”、E5〜B10には
“オフ”状態の信号がそれぞれ印加される。 First, the parallel output signals B 1 ', B 2 ', . . . of the shift register 23 are activated by the main reset signal MR.
Set all B 10 ' to "0". 21 comprises, for example, a voltage-frequency converter 27, a gate signal generating circuit 28 with a constant pulse width capable of displaying all segments, and an AND element 29. The only number of pulses due to the input voltage that pass during the gate time interval of the 28 outputs becomes the 21 outputs. Therefore, as the input voltage V IN increases or decreases, the number of clock pulses CP applied to the counting circuit 22 and the segment electrode side drive circuit 25 increases or decreases. The segment electrode side drive circuit 25 includes a clock pulse CP and a counting circuit 2.
This circuit is operated by the output CPB of 2, and turns segment electrodes S 1 to S 10 “on” or “off” according to the number of clock pulses CP, that is, the input signal amount V IN .
This is a circuit that generates a status signal. Output waveforms of each part in 21, CP and counting circuit 22 output waveforms
The CPB will be as shown in Figure 8. The output pulse CPB of the counting circuit 22, that is, the pulse generated every time the output CP of the pulse generating circuit 21 applies 10 pulses, causes the outputs B 1 ′ to B 10 ′ of the shift register 23 to sequentially become an output signal of “1”. Become. multiplexer 24
The input signal of 24a is (0, 1) when the clock pulse number CP is up to 9 pulses, and (0, 1) for all others.
0), a signal is applied to the block electrode B1 that is "active" and all others are in the "off" state. When the clock pulse CP becomes 10 pulses, the output B1 of the shift register 23 becomes "1" and all others are "0", so in 24a, (1,
1), 24b becomes (0, 1), and the others become (0, 0), so B 1 changes from "active" to "on", B 2 changes from "off" to "active", and the others become " becomes "off" state. Similarly, the signal that the clock pulse CP applies to the block electrode every 10 pulses changes sequentially from "off" to "active" to "on" and is held at the final state of the output pulse CPB from the counting circuit 22. If the output waveforms of each part in this embodiment are plotted in chronological order, they become as shown in Fig. 8. At the end of the 32 pulses of the input level, the block electrodes B 1 -
An "on" signal is applied to B3 , an "active" signal is applied to B4 , and an "off" signal is applied to E5 to B10 .
したがつて、上述のセグメント電極に印加する
信号との組合せにより、100セグメント中の32セ
グメントが点灯し、他は非点灯になり、所定の表
示が得られる。 Therefore, in combination with the signals applied to the segment electrodes described above, 32 segments out of 100 segments are lit up, and the others are not lit up, resulting in a predetermined display.
なお、実際には上記の信号処理時間を短時間に
し、保持する時間を長くとれば、チラツキのない
表示が得られることは明らかである。 In fact, it is clear that flicker-free display can be obtained by making the signal processing time shorter and holding the signal longer.
上述の実施例では、1ブロツク当りのセグメン
ト数を10個、ブロツク数を10個としてあるが、一
般的にそれぞれn個、m個としても、計数回路2
2を1/nカウンタ、シフトレジスタ23をmビ
ツト出力とすれば、容易に拡張できる。 In the above embodiment, the number of segments per block is 10 and the number of blocks is 10, but in general, the number of segments per block is 10, but in general, the number of segments per block is n and m, respectively.
If 2 is a 1/n counter and the shift register 23 is an m-bit output, it can be easily expanded.
第9図は、本発明実施例における電圧―パルス
数変換回路部の他の変形例図である。入力電圧に
応じたパルス幅を発生する回路31の出力と、一
定周波数の基準クロツクパルス発生回路32の出
力の論理積を論理素子29でとつて、計数回路の
入力とした場合でも上述の実施例と全く同じ効果
が得られる。 FIG. 9 is a diagram showing another modification of the voltage-to-pulse number conversion circuit section in the embodiment of the present invention. Even if the logical product of the output of the circuit 31 that generates a pulse width corresponding to the input voltage and the output of the constant frequency reference clock pulse generation circuit 32 is calculated by the logic element 29 and used as input to the counting circuit, the above-mentioned embodiment will not work. You can get exactly the same effect.
本発明によれば、ブロツク電極の駆動部の回路
構成を簡単にすることができる。また、表示規模
によりブロツク電極数セグメント電極数が変化し
た場合でも容易に変更できるという効果がある。 According to the present invention, the circuit configuration of the block electrode drive section can be simplified. Another advantage is that even if the number of block electrodes and the number of segment electrodes change depending on the display scale, they can be easily changed.
第1図は、液晶型棒グラフ表示器の構造、第2
図は、ブロツクおよびセグメント電極の結線図、
第3図は、入力レベルに対するセグメントおよび
ブロツク電極に印加する電圧状態図、第4図はブ
ロツク分割駆動法における従来の電極選択を示す
図、第5図は従来の駆動回路構成図、第6図は、
本発明の実施例における棒グラフの表示と電極結
線図、第7図は、本発明の駆動回路実施例図、第
8図はその各部信号のタイミング・チヤート、第
9図は、本発明駆動回路の一部分の変形例を示す
図である。
2…ブロツク電極、3…セグメント電極、21
…電圧―パルス数変換回路、22…計数回路、2
3…シフトレジスタ、24…マルチプレクサ、3
0…ブロツク側電極駆動回路、25…セグメント
側電極駆動回路。
Figure 1 shows the structure of the liquid crystal bar graph display, and Figure 2 shows the structure of the liquid crystal bar graph display.
The figure shows the connection diagram of block and segment electrodes,
Fig. 3 is a voltage state diagram applied to the segment and block electrodes with respect to the input level, Fig. 4 is a diagram showing conventional electrode selection in the block division drive method, Fig. 5 is a conventional drive circuit configuration diagram, and Fig. 6 teeth,
The bar graph display and electrode connection diagram in the embodiment of the present invention, FIG. 7 is an embodiment diagram of the drive circuit of the present invention, FIG. 8 is a timing chart of each part signal, and FIG. 9 is a diagram of the drive circuit of the present invention. It is a figure which shows the modification of a part. 2...Block electrode, 3...Segment electrode, 21
...Voltage-pulse number conversion circuit, 22...Counting circuit, 2
3...Shift register, 24...Multiplexer, 3
0...Block side electrode drive circuit, 25...Segment side electrode drive circuit.
Claims (1)
ロツク電極と、これに対向して各ブロツクにn個
のセグメントを有するセグメント電極とからな
り、該セグメント電極の各々は他のブロツクのセ
グメントと共通に接続された棒グラフ表示部と、
前記セグメント電極に印加する2状態信号と、前
記ブロツク電極に印加する3状態信号との組合せ
により表示部を駆動する駆動回路とを有する棒グ
ラフ表示器において、前記駆動回路は、表示すべ
き入力量に応じたパルス数を出力するパルス発生
回路と、該パルス発生回路の出力を前記各ブロツ
クに含まれるセグメント数nで除した値に応じた
パルス信号を出力する計数回路と、前記パルス発
生回路および前記計数回路の出力に応じてセグメ
ント電極に印加する2状態信号のうちの一つを選
択するセグメント電極側駆動回路と、前記計数回
路の出力に応じて前記ブロツク電極の状態を選択
するm個出力のシフトレジスタと、該シフトレジ
スタの(m―1)番目の出力とm番目の出力との
組み合わせによつてm番目の前記ブロツク電極に
印加する3状態信号のうちの一つを選択するマル
チプレクサとを具備することを特徴とする棒グラ
フ表示器。 2 特許請求の範囲第1項に於いて、前記マルチ
プレクサは、前記シフトレジスタの(m―1)番
目及びm番目の出力が共に第1の真理値である場
合“オン”状態の信号を選択し、前記シフトレジ
スタの(m―1)番目の出力が第1の真理値であ
り前記シフトレジスタのm番目の出力が第2の真
理値である場合“活性”状態の信号を選択し、前
記シフトレジスタの(m―1)番目及びm番目の
出力が共に第2の真理値である場合“オフ”状態
の信号を選択するマルチプレクサであることを特
徴とする棒グラフ表示器。 3 特許請求の範囲第1項または第2項に於い
て、前記マルチプレクサは、第1の真理値と前記
シフトレジスタの1番目の出力との組み合わせに
よつて1番目の前記ブロツク電極に印加する3状
態信号のうちの一つを選択するマルチプレクサで
あることを特徴とする棒グラフ表示器。[Scope of Claims] Consisting of 1st to mth block electrodes of a block divided into 1m pieces, and opposing segment electrodes having n segments in each block, each of the segment electrodes has n segments. a bar graph display section commonly connected to segments of other blocks;
In the bar graph display device, the bar graph display includes a drive circuit that drives a display section by a combination of a two-state signal applied to the segment electrode and a three-state signal applied to the block electrode, and the drive circuit is configured to control the input amount to be displayed. a pulse generating circuit that outputs a corresponding number of pulses; a counting circuit that outputs a pulse signal corresponding to a value obtained by dividing the output of the pulse generating circuit by the number n of segments included in each block; a segment electrode side drive circuit that selects one of the two-state signals to be applied to the segment electrodes according to the output of the counting circuit; and m outputs that select the state of the block electrode according to the output of the counting circuit. a shift register; and a multiplexer for selecting one of the three-state signals to be applied to the m-th block electrode by a combination of the (m-1)th output and the m-th output of the shift register. A bar graph display device comprising: 2. In claim 1, the multiplexer selects the "on" signal when both the (m-1)th and mth outputs of the shift register have a first truth value. , if the (m-1)th output of the shift register is the first truth value and the mth output of the shift register is the second truth value, select the signal in the "active" state, and select the signal in the "active"state; A bar graph display, characterized in that it is a multiplexer that selects an "off" state signal when the (m-1)th and mth outputs of the register are both a second truth value. 3. In claim 1 or 2, the multiplexer applies the voltage to the first block electrode by a combination of the first truth value and the first output of the shift register. A bar graph display, characterized in that it is a multiplexer that selects one of the status signals.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1347378A JPS54107296A (en) | 1978-02-10 | 1978-02-10 | Display unit for bar graph |
| GB7934451A GB2036403A (en) | 1978-02-08 | 1979-02-02 | Circuit for driving electro- optical display unit |
| DE19792938821 DE2938821A1 (en) | 1978-02-08 | 1979-02-02 | CIRCUIT FOR DRIVING ELECTRO-OPTICAL DISPLAY UNIT |
| PCT/JP1979/000025 WO1979000676A1 (en) | 1978-02-08 | 1979-02-02 | Circuit for driving electro-optical display unit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1347378A JPS54107296A (en) | 1978-02-10 | 1978-02-10 | Display unit for bar graph |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54107296A JPS54107296A (en) | 1979-08-22 |
| JPS6247245B2 true JPS6247245B2 (en) | 1987-10-07 |
Family
ID=11834092
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1347378A Granted JPS54107296A (en) | 1978-02-08 | 1978-02-10 | Display unit for bar graph |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS54107296A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5837514U (en) * | 1981-09-08 | 1983-03-11 | 三菱自動車工業株式会社 | fuel gauge |
-
1978
- 1978-02-10 JP JP1347378A patent/JPS54107296A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54107296A (en) | 1979-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6247245B2 (en) | ||
| US4468661A (en) | Matrix excitation circuit for an oscilloscope display screen comprising a liquid crystal | |
| US4223525A (en) | Sequential display for digital chronograph | |
| KR920009212A (en) | Low electrode drive circuit for display device | |
| US4074255A (en) | Display excitation and updating circuit | |
| JPH02127618A (en) | Liquid crystal display circuit | |
| RU2006960C1 (en) | Information display | |
| JP3640881B2 (en) | LCD drive circuit | |
| JPS5831554B2 (en) | exiyouhiyoujisouchi | |
| JPS6042945B2 (en) | liquid crystal display device | |
| KR100188115B1 (en) | Output Enable Signal Generation Circuit of LCD | |
| JP3493699B2 (en) | Multi-tone display device | |
| SU769742A1 (en) | Delay setting device | |
| JPS6142237B2 (en) | ||
| JPH0766255B2 (en) | Active matrix display device | |
| SU676937A1 (en) | Electrical measuring instrument | |
| JPS5928554Y2 (en) | Bar graph level meter | |
| JP2003344456A (en) | Lissajous figure display | |
| SU652555A1 (en) | Arrangement for information output from electronic computer | |
| JPH08297271A (en) | Liquid crystal display | |
| JPS585787A (en) | display device | |
| SU1481845A1 (en) | Data display on screen of digital display | |
| JPS6131877B2 (en) | ||
| JPH0756140A (en) | LCD dynamic drive circuit | |
| JPS6374035A (en) | Active matrix type display device |