Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS6247366B2 - - Google Patents
[go: Go Back, main page]

JPS6247366B2 - - Google Patents

Info

Publication number
JPS6247366B2
JPS6247366B2 JP54137658A JP13765879A JPS6247366B2 JP S6247366 B2 JPS6247366 B2 JP S6247366B2 JP 54137658 A JP54137658 A JP 54137658A JP 13765879 A JP13765879 A JP 13765879A JP S6247366 B2 JPS6247366 B2 JP S6247366B2
Authority
JP
Japan
Prior art keywords
transistor
potential
output
circuit
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54137658A
Other languages
Japanese (ja)
Other versions
JPS5662408A (en
Inventor
Norihisa Kato
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP13765879A priority Critical patent/JPS5662408A/en
Publication of JPS5662408A publication Critical patent/JPS5662408A/en
Publication of JPS6247366B2 publication Critical patent/JPS6247366B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/305Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in case of switching on or off of a power supply

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Description

【発明の詳細な説明】 本発明は音響増幅器に関する。[Detailed description of the invention] The present invention relates to an acoustic amplifier.

電源投入時、音響増幅器の出力に接続されたス
ピーカ負荷から過渡的衝撃音(ポツプ音)が発生
されると、耳ざわりであるばかりではなく、この
衝撃によつてスプーカが破壊される危険性があ
る。
When the power is turned on, if a transient impact sound (pop sound) is generated from the speaker load connected to the output of the audio amplifier, it is not only unpleasant to the ears, but there is also a risk that the speaker may be destroyed by this impact. .

電源投入時のポツプ音の発生を防止するため、
電源投入の後の所定時間に起動トランジスタを導
通せしめ、この起動トランジスタの出力信号を音
響増幅器の直流―交流負帰還点に印加せしめるこ
とによつて、音響増幅器の出力電位を暫時々アー
スレベルに維持することが特開昭49―8153号公
報、特開昭50―81246号公報によつて提案されて
いる。
To prevent popping noises when the power is turned on,
By making the starting transistor conductive at a predetermined time after the power is turned on, and applying the output signal of this starting transistor to the DC-AC negative feedback point of the acoustic amplifier, the output potential of the acoustic amplifier is maintained at the ground level for a while. It has been proposed in Japanese Patent Application Laid-Open No. 49-8153 and Japanese Patent Application Laid-Open No. 50-81246.

しかしながら、本発明者の検討によれば従来提
案された音響増幅器においては電源遮断後の比較
的短い時間内に電源再投入を行うと不所望なポツ
プ音が発生することが明らかにされた。
However, studies conducted by the present inventors have revealed that in conventionally proposed acoustic amplifiers, when the power is turned on again within a relatively short period of time after the power is turned off, an undesirable popping sound is generated.

従つて本発明の目的とするところは、電源投入
時のポツプ音および上述の如き電源再投入時のポ
ツプ音の発生が軽減された音響増幅器を提供する
ことにある。
SUMMARY OF THE INVENTION Accordingly, it is an object of the present invention to provide an acoustic amplifier in which the generation of pop sounds when the power is turned on and the above-mentioned pop sounds when the power is turned on again is reduced.

上記目的を達成するための本発明の基本的構成
は特許請求の範囲に規定されたように、特に逆電
流通過阻止用ダイオードを接続することによつて
電源再投入時のポツプ音の発生を軽減したことを
特徴とするものである。
The basic structure of the present invention to achieve the above object is as defined in the claims, in particular, by connecting a diode for blocking reverse current passage, the generation of pop noises is reduced when the power is turned on again. It is characterized by the fact that

以下図面を参照して、本発明を具体的に説明す
る。
The present invention will be specifically described below with reference to the drawings.

第1図は本発明の一実施例による音響増幅器の
回路図を示す。
FIG. 1 shows a circuit diagram of an acoustic amplifier according to an embodiment of the present invention.

初段増幅回路1はトランジスタQ1〜Q5、抵抗
R4〜R6から構成され、トランジスタQ1のベース
は音響増幅器の非反転入力端子(+)であつて、
入力結合コンデンサC1を介して信号源SGより入
力信号が印加され、トランジスタQ2のベースは
反転入力端子(−)であつて、抵抗R13,R14、コ
ンデンサC3により構成された直流―交流負帰還
回路4からの負帰還信号が印加されている。
The first stage amplifier circuit 1 consists of transistors Q 1 to Q 5 and resistors.
It is composed of R 4 to R 6 , and the base of the transistor Q 1 is the non-inverting input terminal (+) of the acoustic amplifier,
An input signal is applied from the signal source SG via the input coupling capacitor C1 , and the base of the transistor Q2 is the inverting input terminal (-), which is a DC- A negative feedback signal from an AC negative feedback circuit 4 is applied.

抵抗R1,R2は直流バイアス回路を構成し、両
抵抗R1,R2の共通接続点の直流バイアス電圧は
抵抗R3を介してトランジスタQ1のベースに印加
される。リツプル除去用コンデンサC2は、電源
電圧+VCC中の交流リツプル成分がトランジスタ
Q1のベースに伝達されるクロストーク分を低減
する。
Resistors R 1 and R 2 constitute a DC bias circuit, and a DC bias voltage at a common connection point of both resistors R 1 and R 2 is applied to the base of transistor Q 1 via resistor R 3 . The ripple removal capacitor C2 is designed so that the AC ripple component in the power supply voltage +V CC is connected to the transistor.
Reduces the crosstalk transmitted to the base of Q1 .

初段増幅回路1の出力信号に応答する駆動増幅
回路2は、トランジスタQ6,Q7、ダイオードD1
〜D3、抵抗R10〜R12、位相補償コンデンサC4
ブートストラツプコンデンサC5から構成されて
いる。
The drive amplifier circuit 2 that responds to the output signal of the first stage amplifier circuit 1 includes transistors Q 6 , Q 7 and a diode D 1 .
~ D3 , resistor R10 ~ R12 , phase compensation capacitor C4 ,
Consists of bootstrap capacitor C5 .

プツシユプル出力増幅回路3は駆動増幅回路2
の出力信号に応答し、電源VCCと出力点Pとの間
に配置された出力トランジスタQ10,Q11を出力
点とアース点との間に配置された出力トランジス
タQ8,Q9を有している。非反転入力端子(+)
であるトランジスタQ1のベース電位V1が上昇す
ると出力トランジスタQ10,Q11の導通度が増加
し、出力トランジスタQ8,Q9の導通度が低下す
るので、出力点Pの電位Vqは上昇する。
Push-pull output amplifier circuit 3 is drive amplifier circuit 2
In response to the output signal of are doing. Non-inverting input terminal (+)
When the base potential V 1 of the transistor Q 1 increases, the conductivity of the output transistors Q 10 and Q 11 increases, and the conductivity of the output transistors Q 8 and Q 9 decreases, so the potential V q of the output point P becomes Rise.

抵抗R15とツエナーダイオードは基準バイアス
回路5を構成し、接続点Rには電源スイツチSW
の投入と同時に所定の基準バイアス電圧が発生さ
れる。
The resistor R15 and the Zener diode constitute the reference bias circuit 5, and the power switch SW is connected to the connection point R.
A predetermined reference bias voltage is generated simultaneously with the application of the voltage.

電源投入時のポツプ音の発生を軽減するための
起動トランジスタQ2のエミツタEは上記接続点
Eに接続され、そのベースはリツプル除去用コン
デンサC2の電位VCに依存する電位を有する接続
点Sに接続され、そのコレクタは反転入力端子
(−)であるトランジスタQ2のベースに接続され
ている。従つて、電源スイツチSWの投入の後に
接続点Sの電位が接続点Rの電位に近似した電位
まで上昇するまでの所定時間に起動トランジスタ
Q12が導通するので、出力電位Vqはアースレベル
に近い電位に保持される。
The emitter E of the starting transistor Q 2 to reduce the generation of pop noise when the power is turned on is connected to the above connection point E, and its base is a connection point having a potential that depends on the potential V C of the ripple elimination capacitor C 2 . S, and its collector is connected to the base of transistor Q2 , which is the inverting input terminal (-). Therefore, after the power switch SW is turned on, the starting transistor is activated for a predetermined period of time until the potential at the connection point S rises to a potential close to the potential at the connection point R.
Since Q 12 is conductive, the output potential V q is held at a potential close to ground level.

出力電位Vqを上記所定時間に確実にアースレ
ベルに近い電位に保持するため、他の起動トラン
ジスタQ13が配置され、そのコレクタが駆動トラ
ンジスタQ6のベースに接続されている。
In order to ensure that the output potential V q is maintained at a potential close to the ground level for the above-mentioned predetermined time, another starting transistor Q 13 is arranged, the collector of which is connected to the base of the drive transistor Q 6 .

電源再投入時のポツプ音発生を軽減するため、
逆電流通過阻止用ダイオードQ14が起動トランジ
スタQ12のコレクタと反転入力端子(−)との間
に本発明に従つて特に接続されている。
In order to reduce the pop noise generated when the power is turned on again,
A reverse current blocking diode Q14 is particularly connected according to the invention between the collector of the starting transistor Q12 and the inverting input terminal (-).

次に本発明に従つて電源投入時のポツプ音発生
が軽減されるだけではなく、電源再投入時のポツ
プ音発生が軽減される理由をそれぞれの場合の回
路動作を参考にして説明する。
Next, the reason why the present invention not only reduces the generation of pop noise when the power is turned on, but also reduces the generation of pop noise when the power is turned on again will be explained with reference to the circuit operation in each case.

特に、本発明の有益なる効果の理解を容易とす
るため、本発明による逆電流通過阻止用ダイオー
ドQ14が接続されていない場合の回路動作と対比
して、本発明の電源再投入時の回路動作を詳細に
説明する。
In particular, in order to facilitate understanding of the beneficial effects of the present invention, the circuit operation of the present invention when the power is turned on again is compared with the circuit operation when the reverse current blocking diode Q14 according to the present invention is not connected. The operation will be explained in detail.

〔1 電源投入時の回路動作〕 時刻t0で電源スイツチSWを閉じた直後はリツ
プル除去用コンデンサC2の端子電圧は実質的に
零ボルトとなる。従つて、起動トランジスタ
Q12,Q13の各ベース・エミツタ接合は順方向に
バイアスされ、両トランジスタは導通する。
[1 Circuit operation when power is turned on] Immediately after closing the power switch SW at time t 0 , the terminal voltage of the ripple removal capacitor C 2 becomes substantially zero volts. Therefore, the starting transistor
The base-emitter junctions of Q 12 and Q 13 are forward biased and both transistors conduct.

この導通状態の起動トランジスタQ13のコレク
タ電流は駆動トランジスタQ6,Q7を導通させ
る。
The collector current of this conductive starting transistor Q 13 causes the driving transistors Q 6 and Q 7 to conduct.

駆動トランジスタQ6,Q7の導通によつて、プ
ツシユプル出力段の出力トランジスタQ8,Q9
導通するので、プツシユプル出力段の出力電圧V
qは第2図bに示すようにアースレベルに近い電
位を維持する。
As the drive transistors Q 6 and Q 7 become conductive, the output transistors Q 8 and Q 9 of the push-pull output stage become conductive, so that the output voltage V of the push-pull output stage
q maintains a potential close to ground level as shown in Figure 2b.

リツプル除去用コンデンサC2はバイアス抵抗
R1を介して充電されているので、起動トランジ
スタQ12,Q13のベース電位の上昇が続行し、そ
の後の時刻t1で起動トランジスタQ12,Q13は非導
通となる。バイアス抵抗R1は20KΩと比較的大き
な抵抗値であり、リツプル除去用コンデンサC2
は100μFと比較的大きな容量値であり、入力抵
抗R1が100KΩの高抵抗であり、トランジスタQ1
のベースには入力結合コンデンサC1が接続され
ているのでそのベース電位V1の上昇時定数τ
は比較的大きな値となる。
Ripple removal capacitor C2 is bias resistor
Since the starting transistors Q 12 and Q 13 are charged via R 1 , the base potentials of the starting transistors Q 12 and Q 13 continue to rise, and at the subsequent time t 1 the starting transistors Q 12 and Q 13 become non-conductive. The bias resistor R 1 has a relatively large resistance value of 20KΩ, and the ripple removal capacitor C 2
has a relatively large capacitance value of 100μF, the input resistance R1 is a high resistance of 100KΩ, and the transistor Q1
Since the input coupling capacitor C 1 is connected to the base of , the rise time constant of its base potential V 1 is τ 1
is a relatively large value.

一方、4KΩと批較的小さな抵抗値の抵抗R15
と、導通状態の起動トランジスタQ12のエミツ
タ・コレクタ電流通路と、1KΩと比較的小さな
抵抗値の負帰還抵抗R14とを介して、10μFの比
較的小さな容量値の負帰還コンデンサC3が充電
されるので、トランジスタQ2のベース電位V2
上昇定数τは比較的小さな値となる。
On the other hand, the resistor R 15 has a relatively small resistance value of 4KΩ.
A negative feedback capacitor C 3 with a relatively small capacitance value of 10 μF is charged via the emitter-collector current path of the conducting starting transistor Q 12 and a negative feedback resistor R 14 with a relatively small resistance value of 1KΩ. Therefore, the increase constant τ 2 of the base potential V 2 of the transistor Q 2 has a relatively small value.

従つて、時刻t0以後においては第2図aに示す
ようにトランジスタQ2のベース電位V2のレベル
はトランジスタQ1のベース電位V1のレベルより
高いものとなるので、トランジスタQ1は導通
し、トランジスタQ2は非導通となる。トランジ
スタQ2の非導通により、負荷トランジスタQ4
Q5は非導通となるので、駆動トランジスタQ6
Q7は導通状態を保ち、第2図bに示すようにプ
ツシユプル出力段の出力電位Vqはアースレベル
に近い電位を維持する。
Therefore, after time t 0 , the level of the base potential V 2 of the transistor Q 2 is higher than the level of the base potential V 1 of the transistor Q 1 as shown in FIG. 2a, so the transistor Q 1 becomes conductive. However, transistor Q2 becomes non-conductive. Non-conduction of transistor Q 2 causes load transistors Q 4 ,
Since Q 5 becomes non-conductive, the drive transistors Q 6 ,
Q 7 remains conductive, and the output potential V q of the push-pull output stage remains close to ground level, as shown in FIG. 2b.

時刻t1以後は起動トランジスタQ12,Q13は非導
通であるので、負帰還コンデンサC3への充電径
路が断たれるので第2図aに示すようにトランジ
スタQ2のベース電位V2の上昇が停止される。こ
れに対し、時刻t1以後においてもリツプル除去用
コンデンサC2はバイアス抵抗R1を介しての充電
が続行され、トランジスタQ1のベース電位V1
上昇が続行する。
Since starting transistors Q 12 and Q 13 are non-conductive after time t 1 , the charging path to negative feedback capacitor C 3 is cut off, so that the base potential V 2 of transistor Q 2 decreases as shown in FIG. 2a. Ascent is stopped. On the other hand, even after time t1 , the ripple removal capacitor C2 continues to be charged via the bias resistor R1 , and the base potential V1 of the transistor Q1 continues to rise.

時刻t2において、トランジスタQ1のベース電位
V1とトランジスタQ2のベース電位V2との電位差
が、トランジスタQ1,Q2の差動入力伝達特性の
リニア領域内の電位差となると、駆動トランジス
タQ6,Q7の導通度が低下し出力電位Vqは第2図
bに示すように除々に上昇する。
At time t 2 , the base potential of transistor Q 1
When the potential difference between V 1 and the base potential V 2 of transistor Q 2 falls within the linear region of the differential input transfer characteristics of transistors Q 1 and Q 2 , the conductivity of drive transistors Q 6 and Q 7 decreases. The output potential V q gradually increases as shown in FIG. 2b.

時刻t2′で、差動トランジスタQ1,Q2の両ベー
ス電位が互いに等しくなると、差動トランジスタ
Q1,Q2は平衡するので差動トランジスタQ1,Q2
は抵抗R13を介しての直流負帰還によつて出力電
位VqをトランジスタQ1のベース電位V1に追従せ
しめるようになる。
At time t 2 ′, when the base potentials of differential transistors Q 1 and Q 2 become equal to each other, the differential transistor
Since Q 1 and Q 2 are balanced, differential transistors Q 1 and Q 2
causes the output potential V q to follow the base potential V 1 of the transistor Q 1 by direct current negative feedback via the resistor R 13 .

バイアス抵抗R1,R2の抵抗値はほぼ等しいの
で、時刻t3でトランジスタQ1のベース電位V1の上
昇は1/2VCC(電源電圧VCCの半分の電位)で停
止し(第2図a参照)、出力電位Vqもこれに追従
して1/2VCCに固定される(第2図b参照)。
Since the resistance values of the bias resistors R 1 and R 2 are almost equal, the rise in the base potential V 1 of the transistor Q 1 stops at 1/2 V CC (half the potential of the power supply voltage V CC ) at time t 3 (the second (see Figure 2b), and the output potential Vq follows this and is fixed at 1/2V CC (see Figure 2b).

〔ダイオードQ14が無い場合の電源遮断後の再投
入時の回路動作〕 時刻t4まで電源スイツチSWが閉じられている
と、トランジスタQ1,Q2のベース電位V1,V2
出力電位Vqはそれぞれ1/2VCCの値に維持されて
いる(第2図c,d参照)。
[Circuit operation when power is turned on again after power-off without diode Q14 ] If the power switch SW is closed until time t4 , the base potentials of transistors Q1 and Q2 , V1 , V2 ,
The output potentials V q are each maintained at a value of 1/2 V CC (see Figures 2c and d).

時刻t4で電源スイツチSWが開かれると電源電
圧VCCは零となる。リツプル除去用コンデンサ
C2は比較的大きな抵抗R2を介して放置され、こ
の放電によるコンデンサC2の電位VCの低下は抵
抗R3、コンデンサC1により遅延されてトランジ
スタQ1のベースに伝達されるのでそのベース電
位V1は比較的大きな時定数τ1′で低下する。リツ
プル除去用コンデンサC2の電位VCの低下によつ
て起動トランジスタQ12のベースBとコレクタC
との間のPN接合が順方向バイアスされる。従つ
て、負帰還コンデンサC3は、負帰還抵抗R14と上
述の順方向PN接合とを介して第1図の電流iR
方向に電位VCへ放電されるので、トランジスタ
Q2のベース電位V2は比較的小さな時定数τ2′で低
下する。この2つのベース電位V1,V2の差によ
つて、トランジスタQ1がオフ、トランジスタQ2
がオン、駆動トランジスタQ6,Q7がオフ、出力
トランジスタQ8,Q9がオフ、出力トランジスタ
Q10,Q11がオンとなるので、出力電位Vqは上記
時定数τ2′とほぼ等しい比較的小さな時定数τ
q′で1/2VCCの値から低下する(第2図c,d参
照)。
When the power switch SW is opened at time t4 , the power supply voltage V CC becomes zero. Ripple removal capacitor
C 2 is left alone via a relatively large resistor R 2 , and the drop in the potential V C of capacitor C 2 due to this discharge is delayed by resistor R 3 and capacitor C 1 and is transmitted to the base of transistor Q 1 . The base potential V 1 decreases with a relatively large time constant τ 1 '. The base B and collector C of the transistor Q12 start up due to the drop in the potential V C of the ripple elimination capacitor C2 .
The PN junction between is forward biased. Therefore, the negative feedback capacitor C 3 is discharged to the potential V C in the direction of the current i R in FIG. 1 through the negative feedback resistor R 14 and the above-mentioned forward PN junction.
The base potential V 2 of Q 2 decreases with a relatively small time constant τ 2 ′. Due to the difference between these two base potentials V 1 and V 2 , transistor Q 1 is turned off and transistor Q 2 is turned off.
is on, drive transistors Q 6 and Q 7 are off, output transistors Q 8 and Q 9 are off, output transistor
Since Q 10 and Q 11 are turned on, the output potential V q has a relatively small time constant τ that is almost equal to the above time constant τ 2 ′.
It decreases from the value of 1/2V CC at q ' (see Figure 2 c, d).

時刻t5で電源スイツチSWが再投入されると、
トランジスタQ1,Q2のベース電位V1,V2はそれ
ぞれすでに説明した時定数τ,τで上昇す
る。時刻t6でトランジスタQ1,Q2のベース電位
V1,V2は等しくなるが、時刻t5〜t6ではトランジ
スタQ2のベース電位V2はトランジスタQ1のベー
ス電位V1より低電位となる(第2図c参照)。
When the power switch SW is turned on again at time t5 ,
The base potentials V 1 and V 2 of the transistors Q 1 and Q 2 rise with the previously explained time constants τ 1 and τ 2 , respectively. At time t 6 , the base potential of transistors Q 1 and Q 2
Although V 1 and V 2 become equal, the base potential V 2 of the transistor Q 2 becomes lower than the base potential V 1 of the transistor Q 1 from time t 5 to t 6 (see FIG. 2c).

従つて、この時刻t5〜t6の間ではトランジスタ
Q1がオフ、トランジスタQ2がオン、駆動トラン
ジスタQ6,Q7がオフ、出力トランジスタQ8,Q9
がオフ、出力トランジスタQ10,Q11がオンとな
るので、出力電位Vqは出力トランジスタQ10
Q11のオンおよび投入された電源電圧VCCによつ
て急激に電源電圧VCCまで上昇する(第2図
d)。この出力電位Vqの急激な上昇は大きなポツ
プ音の発生の原因となる。
Therefore, between this time t5 and t6 , the transistor
Q 1 is off, transistor Q 2 is on, drive transistors Q 6 , Q 7 are off, output transistors Q 8 , Q 9
is off and the output transistors Q 10 and Q 11 are on, so the output potential V q is the same as that of the output transistors Q 10 and
When Q11 is turned on and the power supply voltage V CC is applied, the voltage suddenly rises to the power supply voltage V CC (FIG. 2d). This rapid rise in the output potential Vq causes a loud popping sound.

〔ダイオードQ15を接続した場合の電源遮断後の
再投入時の回路動作〕 時刻t4まで電源スイツチSWが閉じられている
と、トランジスタQ1,Q2のベース電位V1,V2
出力電位Vqはそれぞれ1/2VCCの値に維持されて
いる(第2図e,f参照)。
[Circuit operation when power is turned on again after power is cut off when diode Q15 is connected] If the power switch SW is closed until time t4 , the base potentials of transistors Q1 and Q2 , V1 , V2 ,
The output potentials V q are each maintained at a value of 1/2 V CC (see Figure 2 e, f).

時刻t4で電源スイツチSWが開かれると、トラ
ンジスタQ1のベース電位V1は上述の時定数τ1′で
低下する。一方、本発明に従つて特に逆電流通過
阻止用のダイオードQ14が接続されているので、
第1図中の記号iRの向きに流れる電流の電流値
は実質的に無視できるようになる。従つて、トラ
ンジスタQ2のベース電位V2の低下の際の時定数
τ2″は、トランジスタQ1のベース電位V1の低下
の際の時定数τ1′より大きな値となる(第2図e
参照)。
When the power switch SW is opened at time t4 , the base potential V1 of the transistor Q1 decreases with the above-mentioned time constant τ1 '. On the other hand, according to the invention, a diode Q 14 is connected especially for blocking the passage of reverse current, so that
The current value of the current flowing in the direction of symbol i R in FIG. 1 becomes substantially negligible. Therefore, the time constant τ 2 ″ when the base potential V 2 of the transistor Q 2 decreases has a larger value than the time constant τ 1 ′ when the base potential V 1 of the transistor Q 1 decreases (Fig. 2). e
reference).

トランジスタQ1のベース電位V1の低下によつ
て出力電位Vqが低下するが、時刻t4′でトランジ
スタQ1,Q2のベース電位V1,V2の電位差がその
差動入力伝達特性のリニア領域外となるとトラン
ジスタQ1が完全にオン、トランジスタQ2が完全
にオフ、駆動トランジスタQ6,Q6が完全にオ
ン、出力トランジスタQ8,Q9が完全にオン、出
力トランジスタQ10,Q11が完全にオフとなり、
出力電位Vqはアースレベルに維持される(第2
図f)。
The output potential V q decreases due to the decrease in the base potential V 1 of the transistor Q 1 , but at time t 4 ' the potential difference between the base potentials V 1 and V 2 of the transistors Q 1 and Q 2 changes the differential input transfer characteristic. When outside the linear region, transistor Q 1 is completely on, transistor Q 2 is completely off, drive transistors Q 6 and Q 6 are completely on, output transistors Q 8 and Q 9 are completely on, and output transistor Q 10 is completely on. ,Q 11 is completely turned off,
The output potential V q is maintained at ground level (second
Figure f).

出力電位Vqがアースレベルに維持された状態
は、時刻t5において電源スイツチSWが再投入さ
れた後に時刻t6′でトランジスタQ1,Q2の両ベー
ス電位V1,V2が互いにほぼ等しくなるまで保持
される。従つて、時刻t6′でトランジスタQ1,Q2
の両ベース電位V1,V2がほぼ等しくなると、出
力電位VqはトランジスタQ1のベース電位V1に追
従し1/2VCCの値で安定する(第2図e,f)。
The state in which the output potential V q is maintained at the ground level is such that after the power switch SW is turned on again at time t 5 , the base potentials V 1 and V 2 of transistors Q 1 and Q 2 are approximately equal to each other at time t 6 '. held until they are equal. Therefore, at time t 6 ', transistors Q 1 and Q 2
When the base potentials V 1 and V 2 of the transistor Q 1 become approximately equal, the output potential V q follows the base potential V 1 of the transistor Q 1 and stabilizes at a value of 1/2 V CC (Fig. 2 e, f).

従つて、逆電流通過阻止用ダイオードQ14を接
続することによつて、電源再投入後出力電位Vq
が急激に電源電圧VCCまで上昇し大きなポツプ音
が発生することを防止することができる。
Therefore, by connecting the diode Q14 for blocking reverse current passage, the output potential V q can be reduced after the power is turned on again.
It is possible to prevent the voltage from suddenly rising to the power supply voltage V CC and causing a loud popping sound.

本発明は上記実施例に限定されるものではな
く、種々変形した実施形態を採用することができ
る。
The present invention is not limited to the above embodiments, and various modified embodiments can be adopted.

例えば電源投入時、ポツプ音の発生をより確実
に防止するためには、起動トランジスタQ13のコ
レクタを駆動トランジスタQ6のベースではな
く、他の駆動トランジスタQ7のベースに接続す
ることが望ましい。
For example, in order to more reliably prevent pop noises from occurring when the power is turned on, it is desirable to connect the collector of the startup transistor Q13 to the base of the other drive transistor Q7 rather than to the base of the drive transistor Q6 .

第3図は本発明の変形実施例による音響増幅器
の回路図を示し、第1図と同等の機能を有する回
路素子には同等の参照記号が附記されている。
FIG. 3 shows a circuit diagram of an acoustic amplifier according to a modified embodiment of the invention, in which circuit elements having the same functions as in FIG. 1 are given the same reference symbols.

第1図の実施例と異なり、初段増幅回路1は
NPN型差動トランジスタQ1,Q2、バツフアトラ
ンジスタQ13、定電流トランジスタQ12,Q14、負
荷抵抗R18,R19、ダイオードD5によつて構成さ
れ、トランジスタQ1のベースに直流バイアス電
圧を供給するための直流バイアス回路は抵抗
R1′,R1″,R1,R2、ダイオードD4によつて構
成され、基準バイアス回路5は抵抗R15,R16によ
つて構成されているが、電源投入時のポツプ音発
生の軽減および電源再投入時のポツプ音発生の軽
減に関しては第1図の実施例と同等の回路動作が
行なわれる。
Unlike the embodiment shown in FIG. 1, the first stage amplifier circuit 1 is
Consists of NPN differential transistors Q 1 , Q 2 , buffer transistors Q 13 , constant current transistors Q 12 , Q 14 , load resistors R 18 , R 19 , and diode D 5 , and direct current is applied to the base of transistor Q 1 . The DC bias circuit for supplying bias voltage is a resistor.
It is composed of R 1 ′, R 1 ″, R 1 , R 2 , and diode D 4 , and the reference bias circuit 5 is composed of resistors R 15 and R 16 , but when the power is turned on, a pop sound is generated. The same circuit operation as in the embodiment shown in FIG. 1 is performed with regard to the reduction of noise and the generation of pop noise when the power is turned on again.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例による音響増幅器の
回路図を示し、第2図a,bはそれぞれ電源投入
後の第1図の実施例回路中の主要接続点の電位変
化を示す波形図、第2図c,dはそれぞれ第1図
の実施例回路中の逆電流通過阻止用ダイオード
Q4を省いた回路で電源再投入の場合の主要接続
点の電位変化を示す波形図、第2図e,fはそれ
ぞれ第1図の実施例回路で電源再投入の場合の主
要接続点の電位変化を示す波形図、第3図は本発
明の変形実施例による音響増幅器の回路図を示
す。 1…初段増幅回路、2…駆動増幅回路、3…プ
ツシユプル出力増幅回路、4…負帰還回路、5…
基準バイアス回路、C2…リツプル除去用コンデ
ンサ、Q12,Q13…起動トランジスタ、Q14…逆電
流通過阻止用ダイオード、C6…出力コンデン
サ、SP…スピーカ負荷。
FIG. 1 shows a circuit diagram of an acoustic amplifier according to an embodiment of the present invention, and FIGS. 2a and 2b are waveform diagrams showing potential changes at main connection points in the embodiment circuit of FIG. 1 after power is turned on. , Fig. 2c and d are diodes for blocking reverse current passage in the embodiment circuit of Fig. 1, respectively.
Waveform diagrams showing the potential changes at the main connection points when the power is turned on again in the circuit where Q 4 is omitted; Figure 2e and f are waveform diagrams showing the potential changes at the main connection points when the power is turned on again in the example circuit shown in Figure 1. FIG. 3 shows a waveform diagram showing potential changes and a circuit diagram of an acoustic amplifier according to a modified embodiment of the present invention. DESCRIPTION OF SYMBOLS 1... First stage amplifier circuit, 2... Drive amplifier circuit, 3... Push-pull output amplifier circuit, 4... Negative feedback circuit, 5...
Reference bias circuit, C 2 ... Ripple removal capacitor, Q 12 , Q 13 ... Start-up transistor, Q 14 ... Reverse current blocking diode, C 6 ... Output capacitor, SP ... Speaker load.

Claims (1)

【特許請求の範囲】[Claims] 1 非反転入力端子(+)と反転入力端子(−)
と持つ初段増幅回路1、上記初段増幅回路の出力
信号に応答するプツシユプル出力増幅回路3、上
記プツシユプル出力増幅回路の出力Pと上記反転
入力端子(−)との間に配置されるとともに少な
くとも負帰還コンデンサC3を有する負帰還回路
4、電源電圧VCCの投入によつて充電される他の
コンデンサC2、上記電源電圧VCCの投入とほぼ
同時に所定のバイアス電圧を発生するバイアス電
圧回路5、エミツタが上記バイアス電圧回路5に
接続され、ベースが上記他のコンデンサの電位に
依存する接続点Sに接続された起動トランジスタ
Q12、上記起動トランジスタのコレクタと上記反
転入力端子との間に接続された逆電流通過阻止手
段Q14を具備してなることを特徴とする音響増幅
器。
1 Non-inverting input terminal (+) and inverting input terminal (-)
a first-stage amplifier circuit 1 having a first-stage amplifier circuit, a push-pull output amplifier circuit 3 responsive to the output signal of the first-stage amplifier circuit, and a push-pull output amplifier circuit 3 arranged between the output P of the push-pull output amplifier circuit and the inverting input terminal (-) and at least negative feedback. a negative feedback circuit 4 having a capacitor C 3 ; another capacitor C 2 that is charged when the power supply voltage V CC is applied; a bias voltage circuit 5 that generates a predetermined bias voltage almost simultaneously with the application of the power supply voltage V CC ; A starting transistor whose emitter is connected to the bias voltage circuit 5 and whose base is connected to the connection point S that depends on the potential of the other capacitor.
Q 12 , an acoustic amplifier comprising reverse current passage blocking means Q 14 connected between the collector of the starting transistor and the inverting input terminal.
JP13765879A 1979-10-26 1979-10-26 Audio amplifier Granted JPS5662408A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13765879A JPS5662408A (en) 1979-10-26 1979-10-26 Audio amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13765879A JPS5662408A (en) 1979-10-26 1979-10-26 Audio amplifier

Publications (2)

Publication Number Publication Date
JPS5662408A JPS5662408A (en) 1981-05-28
JPS6247366B2 true JPS6247366B2 (en) 1987-10-07

Family

ID=15203779

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13765879A Granted JPS5662408A (en) 1979-10-26 1979-10-26 Audio amplifier

Country Status (1)

Country Link
JP (1) JPS5662408A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57119907U (en) * 1981-01-21 1982-07-26

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5738045B2 (en) * 1973-11-16 1982-08-13

Also Published As

Publication number Publication date
JPS5662408A (en) 1981-05-28

Similar Documents

Publication Publication Date Title
US4015215A (en) Push-pull power amplifier circuit
JPS6247366B2 (en)
US4462000A (en) Amplifier comprising means for eliminating direct voltage transients on the amplifier output
JP3537571B2 (en) Audio signal amplifier circuit
US7734265B2 (en) Audio muting circuit and audio muting method
JPH0421940B2 (en)
JPS5837132Y2 (en) Click prevention circuit
JPS643363B2 (en)
JPS5837131Y2 (en) Amplifier power supply circuit
JPS6042644B2 (en) power amplifier
TWI269136B (en) Stabilizing power circuit
JP2793071B2 (en) Pop noise prevention circuit
JPH0946149A (en) Audio signal mute circuit
JP3157461B2 (en) Smoothing circuit
JPH024500Y2 (en)
JPS6122345Y2 (en)
JPH0136723B2 (en)
JPH0458201B2 (en)
JP3530326B2 (en) Amplifier
JPH0161247B2 (en)
JPS6115619Y2 (en)
JPS6127210Y2 (en)
JPH02137506A (en) Shock noise prevention circuit
JPH0810975Y2 (en) Low frequency amplifier
JPH0226808B2 (en)