Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JPS6248198B2 - - Google Patents
[go: Go Back, main page]

JPS6248198B2 - - Google Patents

Info

Publication number
JPS6248198B2
JPS6248198B2 JP58227525A JP22752583A JPS6248198B2 JP S6248198 B2 JPS6248198 B2 JP S6248198B2 JP 58227525 A JP58227525 A JP 58227525A JP 22752583 A JP22752583 A JP 22752583A JP S6248198 B2 JPS6248198 B2 JP S6248198B2
Authority
JP
Japan
Prior art keywords
circuit
alarm
section
time
circuit system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP58227525A
Other languages
Japanese (ja)
Other versions
JPS59131193A (en
Inventor
Eiichi Takeuchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP22752583A priority Critical patent/JPS59131193A/en
Publication of JPS59131193A publication Critical patent/JPS59131193A/en
Publication of JPS6248198B2 publication Critical patent/JPS6248198B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G04HOROLOGY
    • G04GELECTRONIC TIME-PIECES
    • G04G13/00Producing acoustic time signals
    • G04G13/02Producing acoustic time signals at preselected times, e.g. alarm clocks
    • G04G13/021Details

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Clocks (AREA)
  • Calculators And Similar Devices (AREA)

Description

【発明の詳細な説明】 本発明はアラーム機能を備えた電子機器に関す
る。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an electronic device with an alarm function.

最近、例えば、小型電子式計算機に時計機能を
組み込み、予め設定した時刻にアラーム動作を行
なうようにしたものが考えられている。一方、こ
の種、小型電子式計算機では、電源として一般に
小型電池が用いられるため、できるだけ消費電力
の低減が計り得る回路並びにシステムを工夫する
ことが非常に望まれている。
Recently, for example, small-sized electronic calculators have been developed in which a clock function is incorporated and an alarm is activated at a preset time. On the other hand, since small batteries are generally used as a power source in this type of small electronic calculator, it is highly desirable to devise circuits and systems that can reduce power consumption as much as possible.

本発明は、上記の点に鑑みてなされたもので、
アラーム機能を充分発揮でき、しかも、消費電力
の低減化を計り得るアラーム機能を備えた電子機
器を提供することを目的とする。
The present invention has been made in view of the above points, and
It is an object of the present invention to provide an electronic device having an alarm function that can sufficiently exhibit an alarm function and further reduce power consumption.

以下図面を参照して本発明の一実施例をアラー
ム機能付小型電子計算機を例にとり説明する。第
1図において1は第1の電源部2aによつて動作
する計算機能部、3は第2の電源部2bによつて
動作する計時機能部である。なお、上記計算機能
部1内はアラーム音発生機能が含まれている。上
記第1の電源部2aは、電池等の直流電源4がパ
ワースイツチ5及び切換回路6の並列回路を介し
てDC−DCコンバータ7に供給され、このDC−
DCコンバータ7で種々の電圧に変換される。そ
して、このDC−DCコンバータ7から出力される
電圧が上記計算機能部1に動作電圧として供給さ
れる。この計算機能部1は、キー入力部11、こ
のキー入力部11からの入力データに従つて演算
を行う演算部12、この演算部12の演算デー
タ、演算結果等を記憶する記憶部13、これらキ
ー入力部11、演算部12、記憶部13の制御を
行う制御部14等を主体として構成され、上記記
憶部13に記憶された入力データ、演算結果等が
デコーダ15を介して表示部16へ送られ、デイ
ジタル表示される。また、計算機能部1にはタイ
ミング信号発生回路17が設けられ、この回路1
7から出力されるタイミング信号が表示駆動回路
18へ送られ、この表示駆動回路18により上記
デコーダ15の出力に従つて表示部16が駆動さ
れる。また、上記タイミング信号発生回路17か
らは、アラーム用の可聴周波数域の信号が出力さ
れ、アンド回路19を介してスピーカ駆動回路2
0へ送られる。そして、このスピーカ駆動回路2
0によりスピーカ21が駆動される。
DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings, taking a small electronic computer with an alarm function as an example. In FIG. 1, numeral 1 is a calculation function section operated by the first power supply section 2a, and numeral 3 is a timekeeping function section operated by the second power supply section 2b. Note that the calculation function section 1 includes an alarm sound generation function. In the first power supply section 2a, a DC power source 4 such as a battery is supplied to a DC-DC converter 7 through a parallel circuit of a power switch 5 and a switching circuit 6.
The DC converter 7 converts the voltage into various voltages. The voltage output from this DC-DC converter 7 is supplied to the calculation function section 1 as an operating voltage. This calculation function unit 1 includes a key input unit 11, a calculation unit 12 that performs calculations according to input data from the key input unit 11, a storage unit 13 that stores calculation data and calculation results of this calculation unit 12, and The key input unit 11, the calculation unit 12, the control unit 14 that controls the storage unit 13, etc. are the main components, and the input data, calculation results, etc. stored in the storage unit 13 are sent to the display unit 16 via the decoder 15. transmitted and displayed digitally. Further, the calculation function section 1 is provided with a timing signal generation circuit 17, and this circuit 1
A timing signal outputted from the decoder 15 is sent to a display drive circuit 18, and the display drive circuit 18 drives the display section 16 in accordance with the output of the decoder 15. Further, the timing signal generation circuit 17 outputs a signal in the audible frequency range for alarm, and the signal is sent to the speaker drive circuit 2 via the AND circuit 19.
Sent to 0. And this speaker drive circuit 2
0 drives the speaker 21.

次に上記計時機能部3の構成について説明する
と、31は基準信号を発生する発振器で、この発
振器31の出力は計時機能部3内のタイミング信
号発生回路32へ送られると共に、計算機能部1
内のタイミング信号発生回路17へ送られる。上
記タイミング信号発生回路32の出力は、計時レ
ジスタ33及びアラームデータレジスタ34の出
力と共に入力回路35へ送られる。この入力回路
35は、制御回路36からの制御信号に従つて入
力信号を選択し、演算回路37へ送出する。この
演算回路37は制御回路36からの演算指令に従
つて加算、減算等の演算を行う。この演算回路3
7の出力は、制御回路36により制御される。ゲ
ート回路38を介して計時レジスタ33に送られ
る。この計時レジスタ33の内容は、ゲート回路
38を介して循環保持されると共、計算機能部1
内の制御部14からの指令に応じて記憶部13へ
転送される。また、前記アラームデータレジスタ
34には、計算機能部1のキー入力部11により
入力されるアラーム時刻設定データが記憶部13
及びゲート回路39を介して与えられる。また、
上記演算回路37の出力は、フリツプフロツプ4
0のリセツト端子Rに加えられると共にフリツプ
フロツプ41のセツト端子Sに加えられる。この
フリツプフロツプ41のリセツト端子Rにはリセ
ツトスイツチ42を介してリセツト信号が与えら
れる。そして、フリツプフロツプ40のセツト端
子Sには、制御回路36から信号線36a,36
bに出力される1ワードの時間幅を有するアラー
ム判断信号Js及びタイミング信号Tがアンド回
路43を介して与えられる。上記アラーム判断信
号Jsは、第2図に示すように計時レジスタ33
の各読出しサイクルの最終タイミングで出力され
るクロツクパルスφeに同期して1ワードの時間
幅を有しており、このアラーム判断信号Jsの前
縁部近傍においてタイミング信号Tが出力され
る。また、制御部36からは、信号線36cを介
して第2図に示すように判断信号Jsの後縁にお
いて判断終了パルスJEが出力される。この判断
終了パルスJEはフリツプフロツプ40の出力と
共にアンド回路44を介してフリツプフロツプ4
5のセツト端子Sに加えられる。このフリツプフ
ロツプ45のリセツト端子Rにはフリツプフロツ
プ41の側出力が与えられる。そして、フリツ
プフロツプ45の出力は、第1の電源部2aの切
換回路6に送られると共に、計算機能部1内の制
御部14及びアンド回路19へ加えられる。
Next, the configuration of the timekeeping function section 3 will be described. Reference numeral 31 is an oscillator that generates a reference signal.The output of this oscillator 31 is sent to the timing signal generation circuit 32 in the timekeeping function section 3, and the calculation function section 1
The signal is sent to the timing signal generation circuit 17 inside. The output of the timing signal generation circuit 32 is sent to the input circuit 35 along with the outputs of the time register 33 and alarm data register 34. This input circuit 35 selects an input signal according to a control signal from a control circuit 36 and sends it to an arithmetic circuit 37 . This calculation circuit 37 performs calculations such as addition and subtraction in accordance with calculation instructions from the control circuit 36. This calculation circuit 3
The output of 7 is controlled by a control circuit 36. The signal is sent to the time register 33 via the gate circuit 38. The contents of this time register 33 are cyclically held via a gate circuit 38 and are stored in the calculation function section 1.
The data is transferred to the storage unit 13 in response to a command from the control unit 14 within the storage unit 13. The alarm data register 34 also stores alarm time setting data input from the key input section 11 of the calculation function section 1 in the storage section 13.
and is given via the gate circuit 39. Also,
The output of the arithmetic circuit 37 is output from the flip-flop 4.
It is applied to the reset terminal R of 0 and to the set terminal S of the flip-flop 41. A reset signal is applied to the reset terminal R of this flip-flop 41 via a reset switch 42. The set terminal S of the flip-flop 40 is connected to signal lines 36a and 36 from the control circuit 36.
An alarm judgment signal J s having a time width of one word and a timing signal T which are output to the terminal b are applied via an AND circuit 43 . The above-mentioned alarm judgment signal Js is sent to the time register 33 as shown in FIG.
The timing signal T has a time width of one word in synchronization with the clock pulse φ e output at the final timing of each read cycle, and the timing signal T is output near the leading edge of this alarm judgment signal J s . Further, the control unit 36 outputs a judgment end pulse J E at the trailing edge of the judgment signal J s as shown in FIG. 2 via the signal line 36 c. This judgment end pulse J E is passed through an AND circuit 44 together with the output of the flip-flop 40 to the flip-flop 4
It is applied to the set terminal S of 5. The side output of the flip-flop 41 is applied to the reset terminal R of the flip-flop 45. The output of the flip-flop 45 is sent to the switching circuit 6 of the first power supply section 2a, and is also applied to the control section 14 and the AND circuit 19 in the calculation function section 1.

次に上記のように構成された本発明の動作を説
明する。計時機能部3は、第2の電源部2bから
常時動作電圧が供給されて計時動作を行つてい
る。計時機能部3に対して計時時刻の設定あるい
は修正を行う場合は、パワースイツチ5をオンし
て動作電圧を計算機能部1に供給し、その後キー
入力部11により時刻データを入力する。このキ
ー操作により入力される時刻データは記憶部13
に送られて一時記憶される。そして、上記時刻デ
ータ入力後、キー入力部11の時間設定キー(図
示せず)を操作することにより制御部14からゲ
ート回路38に制御信号が送られ、記憶部13に
一時記憶されている時刻データがゲート回路38
を介して計時レジスタ33にセツトされ、このセ
ツト時刻より計時動作が開始される。すなわち、
タイミング信号発生回路32から出力される信号
が計時レジスタ33の出力と共に入力回路35を
介して演算回路37へ送られ、計時レジスタ33
の最下位ビツトに所定の周期で「1」が加算され
る。この加算結果はゲート回路38を介して計時
レジスタ33へ送られ、次の加算までゲート回路
38を介して循環保持される。また、上記加算動
作に伴う各単位時刻における桁上げは、制御回路
36からの制御指令に従つて演算回路37におい
て行われる。
Next, the operation of the present invention configured as described above will be explained. The timekeeping function section 3 performs a timekeeping operation by being constantly supplied with an operating voltage from the second power supply section 2b. When setting or correcting the clock time in the clock function section 3, the power switch 5 is turned on to supply operating voltage to the calculation function section 1, and then time data is input using the key input section 11. The time data input by this key operation is stored in the storage unit 13.
is sent to and temporarily stored. After inputting the time data, a control signal is sent from the control section 14 to the gate circuit 38 by operating a time setting key (not shown) of the key input section 11, and the time is temporarily stored in the storage section 13. Data is gate circuit 38
The timer is set in the timer register 33 via the timer, and the timer operation is started from this set time. That is,
The signal output from the timing signal generation circuit 32 is sent to the arithmetic circuit 37 via the input circuit 35 together with the output of the time register 33.
``1'' is added to the least significant bit of ``1'' at a predetermined period. The result of this addition is sent to the time register 33 via the gate circuit 38, and is cyclically held via the gate circuit 38 until the next addition. Further, the carry at each unit time associated with the above addition operation is performed in the arithmetic circuit 37 in accordance with a control command from the control circuit 36.

また、アラームデータの設定は、上記時刻デー
タの設定と同様に、まずキー入力部11によりア
ラーム時刻設定データを入力する。このキー操作
により入力されるアラームデータは記憶部13に
送られて一時記憶され、その後、キー入力部11
におけるアラームデータ設定キー(図示せず)の
操作によりゲート回路39を介してアラームデー
タレジスタ34に転送される。このアラームデー
タレジスタ34にセツトされたアラームデータ
は、ゲート回路39を介して循環保持されると共
に一定周期例えば0.5秒毎に入力回路35を介し
て演算回路37へ送られ、計時レジスタ37内の
計時データと一致するか否か比較される。また、
このデータ比較に先立つて制御回路36から信号
線36a,36bに第2図a,bに示す判断信号
s及びタイミング信号Tが出力され、アンド回
路43を介してフリツプフロツプ40へ送られ
る。この結果、フリツプフロツプ40がセツトさ
れ、その後1ワード以内に上記したようにアラー
ムデータと時刻データの比較が行われる。このデ
ータの比較は、制御回路36から演算回路37に
減算指令が送られ、この演算回路37においてア
ラームデータから時刻データが減算される。現在
時刻がアラーム時刻に達していなければ、演算回
路37の減算結果は「0」にならず、この減算結
果によつてフリツプフロツプ40がリセツトされ
る。そして、その後、制御回路36から信号線3
6cに判断終了パルスJEが出力されるが、この
時点ではフリツプフロツプ40の出力が“0”と
なつているので、アンド回路44の出力は“0”
であり、フリツプフロツプ45はセツトされな
い。しかして、現在時刻がアラーム時刻に達する
と、上記演算回路37の減算結果が「0」とな
り、フリツプフロツプ40は第2図eに示すよう
にリセツトされず、セツト状態に保持される。こ
のため制御部36から信号線36cに第2図dに
示す判断終了信号が出力されると、アンド回路4
0の出力が“1”となり、フリツプフロツプ45
が第2図fに示すようにセツトされてその出力が
“1”となる。このフリツプフロツプ45の出力
は、第1の電源部2aの切換回路6へ送られ、直
源4をDC−DCコンバータ7に接続するように回
路を切換える。従つてこの時パワースイツチ5が
オフしていてもDC−DCコンバータ7から各種動
作電圧が出力され、計算機能部1が動作可能状態
となる。また、上記フリツプフロツプ45の出力
は、アンド回路19へ送られてそのゲートを開く
ので、タイミング信号発生回路17からアラーム
信号がスピーカ駆動回路20へ送られ、スピーカ
21が駆動される。つまり、このスピーカ21の
駆動によりアラーム動作が行われる。さらに、上
記フリツプフロツプ45の出力は計算機能部1内
の制御部14へ送られる。この制御部14はフリ
ツプフロツプ45から“1”信号が与えられる
と、計時レジスタ33の内容を記憶部13に読出
すと共に、必要により表示部16の表示形態に合
わせて演算部12により信号変換する。例えば計
時レジスタ33が16進の信号形態で計時動作を行
つている場合に、10進の信号形態に変換する。そ
して、記憶部13に記憶させた時刻データをデコ
ーダ15を介して表示部16へ送り、その時刻を
表示させる。このようにしてアラーム時刻におい
ては、スピーカ21によりアラーム音が発せられ
る共に必要に応じて表示部16でその時刻が表示
可能となる。しかして、アラーム動作を停止させ
る場合には、リセツトスイツチ42を操作し、フ
リツプフロツプ41をリセツトする。このフリツ
プフロツプ41をリセツトすると、その側出力
が“1”となり、フリツプフロツプ45がリセツ
トされる。この結果フリツプフロツプ45の出力
が“0”となり、切換回路6がDC−DCコンバー
タ7と直流電源4との間を開放するように切換え
られ、計算機能部1への電源供給が断たれる。こ
のため計算機能部1の動作が停止し、アラーム動
作が停止する。
Further, in setting the alarm data, first, alarm time setting data is inputted using the key input section 11, similar to the setting of the above-mentioned time data. Alarm data input by this key operation is sent to the storage section 13 and temporarily stored, and then the key input section 11
The alarm data is transferred to the alarm data register 34 via the gate circuit 39 by operating an alarm data setting key (not shown) in . The alarm data set in the alarm data register 34 is circulated and held via the gate circuit 39 and sent to the arithmetic circuit 37 via the input circuit 35 at fixed intervals, for example, every 0.5 seconds. It is compared to see if it matches the data. Also,
Prior to this data comparison, the control circuit 36 outputs the judgment signal J s and the timing signal T shown in FIGS. As a result, the flip-flop 40 is set, and within one word thereafter, the alarm data and time data are compared as described above. To compare this data, a subtraction command is sent from the control circuit 36 to the arithmetic circuit 37, and the arithmetic circuit 37 subtracts the time data from the alarm data. If the current time has not reached the alarm time, the subtraction result of the arithmetic circuit 37 will not be "0", and the flip-flop 40 will be reset by this subtraction result. After that, from the control circuit 36 to the signal line 3
The judgment end pulse J E is output at 6c, but at this point the output of the flip-flop 40 is "0", so the output of the AND circuit 44 is "0".
Therefore, flip-flop 45 is not set. When the current time reaches the alarm time, the subtraction result of the arithmetic circuit 37 becomes "0", and the flip-flop 40 is not reset as shown in FIG. 2e, but is kept in the set state. Therefore, when the determination end signal shown in FIG. 2d is output from the control section 36 to the signal line 36c, the AND circuit 4
The output of 0 becomes “1” and the flip-flop 45
is set as shown in FIG. 2f, and its output becomes "1". The output of the flip-flop 45 is sent to the switching circuit 6 of the first power supply section 2a, and the circuit is switched so that the direct source 4 is connected to the DC-DC converter 7. Therefore, even if the power switch 5 is off at this time, various operating voltages are output from the DC-DC converter 7, and the calculation function section 1 becomes operable. Further, the output of the flip-flop 45 is sent to the AND circuit 19 to open its gate, so that an alarm signal is sent from the timing signal generation circuit 17 to the speaker drive circuit 20, and the speaker 21 is driven. That is, the alarm operation is performed by driving this speaker 21. Furthermore, the output of the flip-flop 45 is sent to the control section 14 within the calculation function section 1. When this control section 14 receives a "1" signal from the flip-flop 45, it reads out the contents of the clock register 33 into the storage section 13, and, if necessary, converts the signal by the arithmetic section 12 in accordance with the display form of the display section 16. For example, when the time register 33 performs a time measurement operation using a hexadecimal signal format, it is converted to a decimal signal format. Then, the time data stored in the storage section 13 is sent to the display section 16 via the decoder 15, and the time is displayed. In this way, at the alarm time, the speaker 21 emits an alarm sound, and the time can be displayed on the display section 16 if necessary. When the alarm operation is to be stopped, the reset switch 42 is operated to reset the flip-flop 41. When this flip-flop 41 is reset, the output on that side becomes "1" and the flip-flop 45 is reset. As a result, the output of the flip-flop 45 becomes "0", the switching circuit 6 is switched to open the connection between the DC-DC converter 7 and the DC power supply 4, and the power supply to the calculation function section 1 is cut off. Therefore, the operation of the calculation function section 1 is stopped, and the alarm operation is stopped.

このように本発明では、計時機能部3は常時計
時動作を行つているが、アラーム発生部を含む計
算機能部1は、パワースイツチ5をオンした場合
及びアラーム時においてのみ動作し、アラーム音
の発生機能時は常時は動作を停止しており、消費
電力の低減化を計ることができる。
In this way, in the present invention, the timekeeping function section 3 performs constant clock operation, but the calculation function section 1 including the alarm generation section operates only when the power switch 5 is turned on or when an alarm occurs, and the alarm sound is emitted. During the generation function, the operation is always stopped, which can reduce power consumption.

なお、上記実施例では、アラーム動作の停止を
リセツトキー42の操作によつて行う場合につい
て示したが、その他例えば制御回路36より1分
周期の信号を出力させ、この1分信号をリセツト
キー42の出力と共にオア回路を介してフリツプ
フロツプ41のリセツト端子Rに与えるようにす
れば、アラーム動作が1分間行われると、上記1
分信号によつて自動的にアラーム動作を停止させ
ることができる。
In the above embodiment, the alarm operation is stopped by operating the reset key 42, but in other cases, for example, the control circuit 36 outputs a signal with a cycle of 1 minute, and this 1 minute signal is output from the reset key 42. If the alarm is applied to the reset terminal R of the flip-flop 41 through the OR circuit, if the alarm operation is performed for one minute, the above 1.
The alarm operation can be automatically stopped by the minute signal.

また、前記実施例では、アラームデータレジス
タに、1つのアラームデータをセツトする場合に
ついて示したが、複数のアラームデータをアラー
ムデータレジスタにセツトするようにしても良い
し、又、前記実施例では、記憶部13には時刻デ
ータ、アラームデータ、演算データを記憶する例
を示したが、これに限られることなく、例えば、
アラームを制御する為のデータ等、アラームに関
連する情報を記憶し得ることは勿論である。
Further, in the embodiment described above, a case is shown in which one alarm data is set in the alarm data register, but a plurality of alarm data may be set in the alarm data register. Although an example is shown in which the storage unit 13 stores time data, alarm data, and calculation data, the storage unit 13 is not limited to this, for example,
Of course, information related to the alarm, such as data for controlling the alarm, can be stored.

更に、前記実施例では、アラーム機能付小型電
子式計算機に適用した例を示したが、アラーム機
能付電子時計等アラーム機能付電子機器に応用し
得ることは勿論である。
Further, in the above embodiment, an example was shown in which the present invention was applied to a small electronic calculator with an alarm function, but it goes without saying that the present invention can also be applied to electronic devices with an alarm function, such as an electronic watch with an alarm function.

以上述べたように本発明によれば、アラーム機
能を充分に発揮でき、しかも消費電力の低減化を
計り得るものである。
As described above, according to the present invention, the alarm function can be fully demonstrated, and power consumption can be reduced.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例を示す回路構成図、
第2図は同実施例の動作を説明するためのタイミ
ングチヤートである。 1……計算機能部、2a……第1の電源部、2
b……第2の電源部、3……計時機能部、6……
切換回路、33……計時レジスタ、34……アラ
ームデータレジスタ、37……演算回路。
FIG. 1 is a circuit configuration diagram showing an embodiment of the present invention;
FIG. 2 is a timing chart for explaining the operation of the same embodiment. 1... Calculation function section, 2a... First power supply section, 2
b...Second power supply unit, 3...Timekeeping function unit, 6...
Switching circuit, 33...Time register, 34...Alarm data register, 37...Arithmetic circuit.

Claims (1)

【特許請求の範囲】[Claims] 1 常に電力供給を受けて動作状態となつている
第1の回路系と、必要に応じて動作状態可能とな
る第2の回路系とを有する電子機器において、上
記第1の回路系には、少なくとも基準信号を発生
する基準信号発生器と、この基準信号発生器から
の基準信号を計数して時刻情報を得る計時回路
と、アラーム時刻設定データを記憶するアラーム
記憶回路とこのアラーム記憶回路に設定されたア
ラーム時刻設定データと上記計時回路で計時して
いる時刻データとを比較して一致を検出する一致
検出回路を含み、上記第2の回路系には、表示部
と、少なくとも上記アラーム時刻を報音する報音
機能部と、アラームに関連する情報を記憶する記
憶部と、この報音機能部および記憶部を制御する
制御部とを具備し、上記第1の回路系の一致検出
回路からの一致検出信号により上記第2の回路系
を動作状態可能に制御すると共に、上記記憶部の
情報を上記表示部に表示させることを特徴とする
アラーム機能を備えた電子機器。
1. In an electronic device that has a first circuit system that is constantly supplied with power and is in an operating state, and a second circuit system that can be brought into an operating state as necessary, the first circuit system has: At least a reference signal generator that generates a reference signal, a clock circuit that obtains time information by counting the reference signal from the reference signal generator, an alarm storage circuit that stores alarm time setting data, and settings for this alarm storage circuit. The second circuit system includes a coincidence detection circuit that compares the set alarm time setting data and the time data measured by the clock circuit to detect a match, and the second circuit system includes a display unit and a display unit that displays at least the alarm time. It is equipped with a sound alarm function section for sounding a sound, a storage section for storing information related to the alarm, and a control section for controlling the sound sound function section and the storage section, from the coincidence detection circuit of the first circuit system. An electronic device having an alarm function, characterized in that the second circuit system is controlled to be in an operational state by a coincidence detection signal, and information in the storage section is displayed on the display section.
JP22752583A 1983-12-01 1983-12-01 Electronic equipment with alarm function Granted JPS59131193A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22752583A JPS59131193A (en) 1983-12-01 1983-12-01 Electronic equipment with alarm function

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22752583A JPS59131193A (en) 1983-12-01 1983-12-01 Electronic equipment with alarm function

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP51144545A Division JPS5938622B2 (en) 1976-12-01 1976-12-01 A small electronic calculator with a clock function

Publications (2)

Publication Number Publication Date
JPS59131193A JPS59131193A (en) 1984-07-27
JPS6248198B2 true JPS6248198B2 (en) 1987-10-13

Family

ID=16862266

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22752583A Granted JPS59131193A (en) 1983-12-01 1983-12-01 Electronic equipment with alarm function

Country Status (1)

Country Link
JP (1) JPS59131193A (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS569673B2 (en) * 1972-10-06 1981-03-03

Also Published As

Publication number Publication date
JPS59131193A (en) 1984-07-27

Similar Documents

Publication Publication Date Title
JPS5938622B2 (en) A small electronic calculator with a clock function
JPS6248198B2 (en)
JPS6168619A (en) Automatic power-on mechanism
JPS6146479Y2 (en)
JP2001186657A (en) Power saving circuit
JPS5851632B2 (en) Computer wristwatch
JPH0239272Y2 (en)
JP2740258B2 (en) Electronics
JPS6019025B2 (en) Initial value setting method
JPS61144588A (en) Electronic wristwatch
JPS6349949Y2 (en)
JP2001249193A (en) Electronic watch
JP2000028756A (en) Pointer driving system
JPS63111693U (en)
JPS59187284A (en) Electronic wrist watch
JPH0540183A (en) Real time clock
JPH03159497A (en) Remote controller
JPS63256003A (en) oscillation device
JPS6381291A (en) Timer
JPH078108B2 (en) Power supply method
JPS6135588B2 (en)
JPS62195843U (en)
JPS62100528U (en)
JPS62201836U (en)
JPS6454740U (en)