JPS624883B2 - - Google Patents
Info
- Publication number
- JPS624883B2 JPS624883B2 JP57079476A JP7947682A JPS624883B2 JP S624883 B2 JPS624883 B2 JP S624883B2 JP 57079476 A JP57079476 A JP 57079476A JP 7947682 A JP7947682 A JP 7947682A JP S624883 B2 JPS624883 B2 JP S624883B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- current
- transistors
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
半導体集積回路に用いられるカレントミラー回
路に関する。
路に関する。
従来のカレントミラー回路の代表例を第１図に
示し、説明する。ここで、トランジスタQ1，
Q2，……………，Qnは、同一チツプ上に構成す
ることにより、ほぼ同一の特性を持たせることが
できるので、ここでは説明の都合上、完全に同一
特性とみなす。また、これらトランジスタのベー
ス・エミツタ接合面積をそれぞれ変えることによ
り、それぞれ所望の電流比を得る方法や、これら
トランジスタのエミツタにそれぞれ抵抗を接続
し、抵抗の値をそれぞれ変えることにより、それ
ぞれ所望の電流比を得る方法があるが、ここでは
説明の都合上、同一のベース・エミツタ接合面
積、同一の抵抗値として説明する。
示し、説明する。ここで、トランジスタQ1，
Q2，……………，Qnは、同一チツプ上に構成す
ることにより、ほぼ同一の特性を持たせることが
できるので、ここでは説明の都合上、完全に同一
特性とみなす。また、これらトランジスタのベー
ス・エミツタ接合面積をそれぞれ変えることによ
り、それぞれ所望の電流比を得る方法や、これら
トランジスタのエミツタにそれぞれ抵抗を接続
し、抵抗の値をそれぞれ変えることにより、それ
ぞれ所望の電流比を得る方法があるが、ここでは
説明の都合上、同一のベース・エミツタ接合面
積、同一の抵抗値として説明する。
トランジスタQ1，Q2，……………，Qnのベー
スは、相互に接続され、トランジスタＱAのエミ
ツタに接続されている。また抵抗R1，R2，……
………，Rnは同一の抵抗値とし、それぞれ電源
ＶCCに接続されている。ここで、トランジスタ
Q1のコレクタは、トランジスタＱAのベースに接
続されると共に入力端子１として使用される。こ
の入力端子１から吐き出される方向に電流を外部
から吸い出してやると、この電流がトランジスタ
Q1のコレクタ電流とトランジスタＱAのベース電
流として流れ、次式が成立する。
スは、相互に接続され、トランジスタＱAのエミ
ツタに接続されている。また抵抗R1，R2，……
………，Rnは同一の抵抗値とし、それぞれ電源
ＶCCに接続されている。ここで、トランジスタ
Q1のコレクタは、トランジスタＱAのベースに接
続されると共に入力端子１として使用される。こ
の入力端子１から吐き出される方向に電流を外部
から吸い出してやると、この電流がトランジスタ
Q1のコレクタ電流とトランジスタＱAのベース電
流として流れ、次式が成立する。
Ii＝ＩC（Q1）＋ＩB（ＱA） ………
Ii；入力端子から吸い出す方向に流がす電流、す
なわち、入力電流を表わす。
なわち、入力電流を表わす。
ＩC（Q1）；トランジスタQ1のコレクタ電流
ＩB（ＱA）；トランジスタＱAのベース電流
ここでトランジスタQ1のベース・エミツタ間
電圧ＶBE（Q1）に着目すると次式が成立する。
電圧ＶBE（Q1）に着目すると次式が成立する。
ＶBE（Q1）＝ｋＴ／ｑlnＩＣ（Ｑ１）／ＩＳ ………
ｋ；ボルツマン定数
Ｔ；絶対温度
ｑ；電子の電荷
ＩS；逆方向飽和電流
この式でＩSは、各トランジスタQ1，Q2，……
………，Qnは、集積回路で同一チツプ上に製造
されるから、前述したと同様、各トランジスタの
ＩSは、ほゞ等しいと考えられる。従つて、トラ
ンジスタQ1によつて発生したベース・エミツタ
間電圧ＶBE（Q1）と抵抗での電圧降下、ＩC
（Q1）・R1を加算して発生した電圧が、他のトラ
ンジスタQ2，Q3，……………，Qnのベースにも
同様に印加されることになる。
………，Qnは、集積回路で同一チツプ上に製造
されるから、前述したと同様、各トランジスタの
ＩSは、ほゞ等しいと考えられる。従つて、トラ
ンジスタQ1によつて発生したベース・エミツタ
間電圧ＶBE（Q1）と抵抗での電圧降下、ＩC
（Q1）・R1を加算して発生した電圧が、他のトラ
ンジスタQ2，Q3，……………，Qnのベースにも
同様に印加されることになる。
ＶBE（Q1）＋ＩC（Q1）・R1
＝ＶBE（Q2）＋ＩC（Q2）・R1
＝ＶBE（Q3）＋ＩC（Q3）・R2
： ：
＝ＶBE（Qn）＋ＩC（Qn）・Rn ………
従つて
ＩC（Q1）＝ＩC（Q2）＝ＩC（Q3）＝…
＝ＩC（Qn） ………
となる。つまり、出力電流は式に示す入力電流
IiからトランジスタＱAのベース電流分だけ減少
した形で取り出されることになり、その分だけ誤
差となつている。
IiからトランジスタＱAのベース電流分だけ減少
した形で取り出されることになり、その分だけ誤
差となつている。
このことから、トランジスタＱAのベース電流
ＩB（ＱA）を少なくすれば、それだけ精度よく出
力に電流を得ることができることがわかる。
ＩB（ＱA）を少なくすれば、それだけ精度よく出
力に電流を得ることができることがわかる。
そこで、第２図の回路が考えられる。この回路
は第１図の回路でトランジスタＱAのかわりに差
動増巾回路（または差動増巾回路を入力回路にも
つ演算増巾器）OPを入れて、さらにこの差動増
巾回路の入力電流を減少させるため、入力回路部
にMOSトランジスタ等の素子を使用し、入力電
流を極少にすることでカレントミラー回路の精度
を向上させようとしたものである。
は第１図の回路でトランジスタＱAのかわりに差
動増巾回路（または差動増巾回路を入力回路にも
つ演算増巾器）OPを入れて、さらにこの差動増
巾回路の入力電流を減少させるため、入力回路部
にMOSトランジスタ等の素子を使用し、入力電
流を極少にすることでカレントミラー回路の精度
を向上させようとしたものである。
このような回路にて実験してみると次のような
問題に直面する。入力電流を10pA以下にまで下
げた電流領域では、トランジスタQ1での位相廻
りが大きくなり差動増巾回路を含めた位相補償が
非常に困難になる傾向が強くなる。その原因は、
カレントミラー回路を司るトランジスタQ1のコ
レクタ抵抗が非常に高くなつて動作していること
に起因すると考えられる。
問題に直面する。入力電流を10pA以下にまで下
げた電流領域では、トランジスタQ1での位相廻
りが大きくなり差動増巾回路を含めた位相補償が
非常に困難になる傾向が強くなる。その原因は、
カレントミラー回路を司るトランジスタQ1のコ
レクタ抵抗が非常に高くなつて動作していること
に起因すると考えられる。
この発明は、上記の点に鑑みトランジスタQ1
のコレクタ抵抗をできるだけ低くするため、カレ
ントミラー回路を司るトランジスタQ1，Q2，
Q3，……………，Qnをベース接地に変えた回路
に構成しなおすことにより、前記位相補償を容易
にできると共に、安定な動作をさせ得るカレント
ミラー回路を提供するものである。
のコレクタ抵抗をできるだけ低くするため、カレ
ントミラー回路を司るトランジスタQ1，Q2，
Q3，……………，Qnをベース接地に変えた回路
に構成しなおすことにより、前記位相補償を容易
にできると共に、安定な動作をさせ得るカレント
ミラー回路を提供するものである。
第３図は本発明の一実施例を示す基本回路図で
ある。第３図の回路において、入力端子１から入
力電流Iiの電流が吸い出されたとすると、この電
流はトランジスタQ1のコレクタ電流ＩC（Q1）と
差動増巾回路OPの反転入力端子の入力電流にな
る。ここで、差動増巾回路OPの入力回路MOSト
ランジスタ等の構成により極度に少ない入力バイ
アス電流とすることができる。このような差動増
巾回路OPを用いることにより、反転入力端子の
入力電流を0.1pA以下にできるから、ほとんど零
と考えられる。したがつて、入力端子１から入力
された電流IiはすべてトランジスタQ1のコレクタ
電流ＩC（Q1）とすることができる。一方、差動
増巾回路OPの非反転入力端子には、電源ＥAが接
続されているから、トランジスタQ1のコレクタ
電位は、負帰還作用により電源ＥAの電圧で自由
に設定することができる。このことは、トランジ
スタQ2，Q3，……………，Qnのうち特に出力電
流精度を高めたいトランジスタのコレクタ電位と
トランジスタQ1のコレクタ電位を同一にするこ
とができることを意味している。
ある。第３図の回路において、入力端子１から入
力電流Iiの電流が吸い出されたとすると、この電
流はトランジスタQ1のコレクタ電流ＩC（Q1）と
差動増巾回路OPの反転入力端子の入力電流にな
る。ここで、差動増巾回路OPの入力回路MOSト
ランジスタ等の構成により極度に少ない入力バイ
アス電流とすることができる。このような差動増
巾回路OPを用いることにより、反転入力端子の
入力電流を0.1pA以下にできるから、ほとんど零
と考えられる。したがつて、入力端子１から入力
された電流IiはすべてトランジスタQ1のコレクタ
電流ＩC（Q1）とすることができる。一方、差動
増巾回路OPの非反転入力端子には、電源ＥAが接
続されているから、トランジスタQ1のコレクタ
電位は、負帰還作用により電源ＥAの電圧で自由
に設定することができる。このことは、トランジ
スタQ2，Q3，……………，Qnのうち特に出力電
流精度を高めたいトランジスタのコレクタ電位と
トランジスタQ1のコレクタ電位を同一にするこ
とができることを意味している。
すなわち、トランジスタQ1と、特に出力精度
を高めたいトランジスタのベース巾変調効果によ
る電流誤差を無にできることである。さらに、コ
レクタとベース間に発生するトランジスタ固有の
リーク電流を相殺できることも意味している。
を高めたいトランジスタのベース巾変調効果によ
る電流誤差を無にできることである。さらに、コ
レクタとベース間に発生するトランジスタ固有の
リーク電流を相殺できることも意味している。
このように、本発明の回路では極度に小さな電
流1pA程度のカレントミラーをも構成できるので
ある。なお、電源ＥBはトランジスタQ1，Q2，…
…………，Qnをベース接地動作させるためのも
のである。
流1pA程度のカレントミラーをも構成できるので
ある。なお、電源ＥBはトランジスタQ1，Q2，…
…………，Qnをベース接地動作させるためのも
のである。
第４図は本発明の他の実施例を示す応用回路例
である。第４図の回路において、抵抗R1，R2，
……………，Rnは、各トランジスタの製造上発
生するベース・エミツタ間電圧のばらつきを補償
させるためのものである。また、トランジスタＱ
Bと抵抗ＲBは、トランジスタQ1，Q2，…………
…，QnのｈFEを等価的に低下させて位相補償を
容易にするための回路である。
である。第４図の回路において、抵抗R1，R2，
……………，Rnは、各トランジスタの製造上発
生するベース・エミツタ間電圧のばらつきを補償
させるためのものである。また、トランジスタＱ
Bと抵抗ＲBは、トランジスタQ1，Q2，…………
…，QnのｈFEを等価的に低下させて位相補償を
容易にするための回路である。
第５図は本発明をNPNトランジスタで構成し
た他の実施例を示す応用回路例である。
た他の実施例を示す応用回路例である。
第６図は入力回路部をMOSトランジスタで構
成した差動増巾回路OPの一例を示すもので、バ
イポーラ、MOSトランジスタを同一チツプ内に
作り込んだ集積回路の場合には容易に構成できる
ものである。
成した差動増巾回路OPの一例を示すもので、バ
イポーラ、MOSトランジスタを同一チツプ内に
作り込んだ集積回路の場合には容易に構成できる
ものである。
以上のように本発明によれば、10pA以下の微
少電流領域でも高精度の出力を得られる、集積回
路に好適なカレントミラー回路を容易に実現する
ことができる。
少電流領域でも高精度の出力を得られる、集積回
路に好適なカレントミラー回路を容易に実現する
ことができる。
第１図は従来のカレントミラー回路の一例を示
す回路図、第２図は入出力電流の精度を向上させ
るようにするため、差動増巾回路をカレントミラ
ー回路に適用した例を示す回路図、第３図は本発
明の一実施例を示す基本回路図、第４図は本発明
の他の実施例を示す回路図、第５図はNPNトラ
ンジスタを用いた本発明のさらに他の実施例を示
す回路図、第６図は本発明に使用する差動増巾回
路の一例を示す回路図である。 図において、１は入力端子、２，３，４，……
………，ｎは出力端子、Q1，Q2，……………，
Qnはトランジスタ、OPは差動増巾回路を入力回
路に持つ増巾器、R1，R2，……………，Rnは抵
抗、ＱBはダイオード接続されたトランジスタ、
ＲBは抵抗である。なお、図中、同一符号は同一
または相当部分を示す。
す回路図、第２図は入出力電流の精度を向上させ
るようにするため、差動増巾回路をカレントミラ
ー回路に適用した例を示す回路図、第３図は本発
明の一実施例を示す基本回路図、第４図は本発明
の他の実施例を示す回路図、第５図はNPNトラ
ンジスタを用いた本発明のさらに他の実施例を示
す回路図、第６図は本発明に使用する差動増巾回
路の一例を示す回路図である。 図において、１は入力端子、２，３，４，……
………，ｎは出力端子、Q1，Q2，……………，
Qnはトランジスタ、OPは差動増巾回路を入力回
路に持つ増巾器、R1，R2，……………，Rnは抵
抗、ＱBはダイオード接続されたトランジスタ、
ＲBは抵抗である。なお、図中、同一符号は同一
または相当部分を示す。
Claims (1)
- 【特許請求の範囲】 １ ほゞ同一特性を有する第１〜第ｎのトランジ
スタQ1，Q2，Q3，……………，Qnの各ベースを
相互に接続し、これらトランジスタをベース接地
形の動作で機能させると共に、上記トランジスタ
Q1，Q2，Q3，……………，Qnの各エミツタを相
互に接続して、差動増巾回路の出力に接続し、上
記第１のトランジスタQ1のコレクタを前記差動
増巾回路の反転入力端子に接続し、この接続点を
入力端子とすると共に、他のトランジスタQ2，
Q3，……………，Qnの各コレクタを出力端子と
し、更に前記差動増巾回路の非反転入力端子に上
記入力端子の電圧を設定するための電源を接続し
たことを特徴とするカレントミラー回路。 ２ 前記第１〜第ｎのトランジスタQ1，Q2，
Q3，……………，Qnの各エミツタと前記差動増
巾回路の出力との間にそれぞれ抵抗を挿入したこ
とを特徴とする特許請求の範囲第１項記載のカレ
ントミラー回路。 ３ 前記第１のトランジスタQ1のベースとエミ
ツタの間に、ダイオードを挿入して、アノードを
ベース側に、カソードをエミツタ側に接続したこ
とを特徴とする特許請求の範囲第１項記載のカレ
ントミラー回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57079476A JPS58195307A (ja) | 1982-05-10 | 1982-05-10 | カレントミラ−回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57079476A JPS58195307A (ja) | 1982-05-10 | 1982-05-10 | カレントミラ−回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58195307A JPS58195307A (ja) | 1983-11-14 |
| JPS624883B2 true JPS624883B2 (ja) | 1987-02-02 |
Family
ID=13690940
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57079476A Granted JPS58195307A (ja) | 1982-05-10 | 1982-05-10 | カレントミラ−回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58195307A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6047505A (ja) * | 1983-08-26 | 1985-03-14 | Fuji Electric Corp Res & Dev Ltd | 定電流回路 |
| JPS60117905A (ja) * | 1983-11-30 | 1985-06-25 | Toshiba Corp | 差動増幅器 |
| JP5068419B2 (ja) * | 2003-07-28 | 2012-11-07 | ローム株式会社 | 有機ｅｌ駆動回路およびこれを用いる有機ｅｌ表示装置 |
| JP2006201761A (ja) * | 2004-12-21 | 2006-08-03 | Matsushita Electric Ind Co Ltd | 電流駆動装置，データドライバ，および表示装置 |
-
1982
- 1982-05-10 JP JP57079476A patent/JPS58195307A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58195307A (ja) | 1983-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4792748A (en) | Two-terminal temperature-compensated current source circuit | |
| JPH027522B2 (ja) | ||
| US4567444A (en) | Current mirror circuit with control means for establishing an input-output current ratio | |
| JPH0642184B2 (ja) | 電流安定化回路 | |
| JPH0123802B2 (ja) | ||
| JPS6155288B2 (ja) | ||
| JPS624883B2 (ja) | ||
| JPH10150332A (ja) | 差動回路 | |
| JP2625552B2 (ja) | フィルタ回路 | |
| JPS6154286B2 (ja) | ||
| US4420725A (en) | Wide-bandwidth low-distortion amplifier | |
| JPH06326524A (ja) | 電圧−電流変換器 | |
| JPH0669140B2 (ja) | レベルシフト回路 | |
| US6020731A (en) | Constant voltage output circuit which determines a common base electric potential for first and second bipolar transistors whose bases are connected | |
| JPH103321A (ja) | 電流出力回路 | |
| JPS647684B2 (ja) | ||
| JPS5816206B2 (ja) | 定電流回路 | |
| JP4209072B2 (ja) | 全波整流回路 | |
| JPH0760981B2 (ja) | 電圧−電流変換回路 | |
| JPS6221059Y2 (ja) | ||
| JPS645369Y2 (ja) | ||
| JPH05343933A (ja) | 電圧電流変換回路 | |
| JP3165738B2 (ja) | 電圧−電流変換回路 | |
| JPH0347010B2 (ja) | ||
| JPH0122643B2 (ja) |