JPS6249988B2 - - Google Patents
Info
- Publication number
- JPS6249988B2 JPS6249988B2 JP54055537A JP5553779A JPS6249988B2 JP S6249988 B2 JPS6249988 B2 JP S6249988B2 JP 54055537 A JP54055537 A JP 54055537A JP 5553779 A JP5553779 A JP 5553779A JP S6249988 B2 JPS6249988 B2 JP S6249988B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- grounding
- emitter
- chip
- metallization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W44/00—Electrical arrangements for controlling or matching impedance
- H10W44/20—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W44/00—Electrical arrangements for controlling or matching impedance
- H10W44/20—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF]
- H10W44/226—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF] for HF amplifiers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
- H10W72/07554—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in dispositions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/547—Dispositions of multiple bond wires
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置、特に高周波高出力用のト
ランジスタに適した半導体装置に関するものであ
る。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a semiconductor device, particularly a semiconductor device suitable for a high frequency, high output transistor.
過去において高周波高出力トランジスタのRF
特性を向上するためには、次のように考えられて
いた。バイポーラ型素子では通常トランジスタチ
ツプ基板をコレクタ領域としてあるため、このチ
ツプを用いた場合、通常のエミツタ接地またはベ
ース接地の回路を形成するためには、必ずボンデ
イング線による接地インダクタンスが生じ、この
接地インダクタンスを小さくすれば、トランジス
タチツプの特性を向上させることができる。 In the past, high-frequency, high-power transistor RF
In order to improve the characteristics, the following was considered. Bipolar devices usually have a transistor chip substrate as the collector region, so when using this chip, in order to form a normal emitter-grounded or base-grounded circuit, grounding inductance will necessarily occur due to the bonding wire, and this grounding inductance By reducing , the characteristics of the transistor chip can be improved.
しかし、素子容器に種々の工夫を行い、接地イ
ンダクタンスを小さくする試みがなされていくに
つれて、実際の高出力特性において、接地インダ
クタンスも安定動作に大きく寄与していることが
明らかになり、チツプ内に設けられたエミツタバ
ラスト抵抗と同様な効果が認められる。この様な
観点から現在では、上述の接地インダクタンスを
安定動作のために積極的に活用する設計思想が一
般化しつつある。通常は接地インダクタンスが小
さくなる程、チツプ内のエミツタバラスト抵抗の
値は大きくする必要があり、電力利得が低下す
る。また、大電力チツプとなる程、エミツタスト
ライプの1本当りに入れるバラスト抵抗値も増加
させる必要があり、トランジスタの各種用途に応
じて、それぞれ安定性を求めるために、トランジ
スタチツプの標準化がはばまれる。また、安定化
を図るためにRF特性の大幅な低下が余儀なくさ
れていた。このことは、従来、高周波高出力トラ
ンジスタの素子容器の出力側に金属等の材質によ
るブリツヂが設けられていたことにもよつてい
る。上述の接地インダクタンスによる安定化動作
は、単位チツプ毎に接続されていない接地インダ
クタンス成分を生ずるブリツヂによつては得られ
ず、帰還性の寄生素子として電力利得の低下等の
損失を招くのみであつた。 However, as attempts were made to reduce the grounding inductance by making various improvements to the device container, it became clear that the grounding inductance also greatly contributed to stable operation in actual high-output characteristics. The same effect as the emitter ballast resistor provided is observed. From this point of view, a design concept that actively utilizes the above-mentioned grounding inductance for stable operation is currently becoming common. Normally, the smaller the ground inductance, the larger the value of the emitter ballast resistance within the chip must be, which reduces the power gain. In addition, the higher the power consumption of the chip, the greater the ballast resistance value inserted into each emitter stripe, and the standardization of transistor chips has become increasingly difficult in order to achieve stability for each transistor's various uses. I will be exposed. Furthermore, in order to achieve stability, the RF characteristics had to be significantly degraded. This is due to the fact that a bridge made of a material such as metal has conventionally been provided on the output side of the element container of a high-frequency, high-output transistor. The above-mentioned stabilizing operation by the grounding inductance cannot be obtained by a bridge that generates a grounding inductance component that is not connected to each unit chip, and only causes losses such as a reduction in power gain as a feedback parasitic element. Ta.
このような欠点を解決するため、スルホール部
を有した素子容器等が提案された。しかし、この
種の素子容器においてもトランジスタ素子の安定
性と、特性の最適化を図るために充分とはいえな
い。すなわち、このような素子容器では、トラン
ジスタ素子の安定性を保つために、トランジスタ
チツプを出力側に近づけて搭載することで、トラ
ンジスタチツプとスルホールを有する接地メタラ
イズとを接続するボンデイング線によつて、イン
ダクタンス成分のRFバラスト抵抗(以下インダ
クタバラスト抵抗と呼ぶ)を大きくできるが、し
かし入力端子とチツプとを接続するボンデイング
線とトランジスタチツプにより構成される入力側
の動作Qが大きくなり、狭帯域化及び不安定化す
る。また反対に入力端子とペレツトとを接続する
ボンデイング線とトランジスタチツプにより構成
される入力側の動作Qをさげるため、チツプを入
力側に近づけて搭載すると、接地インダクタバラ
スト抵抗を大きくすることができない欠点があ
る。 In order to solve these drawbacks, device containers and the like having through-hole portions have been proposed. However, even this type of device container is not sufficient for achieving stability and optimization of characteristics of transistor devices. In other words, in such a device container, in order to maintain the stability of the transistor device, the transistor chip is mounted close to the output side, and the bonding wire that connects the transistor chip and the ground metallization having through-holes allows the transistor chip to be mounted close to the output side. The RF ballast resistance of the inductance component (hereinafter referred to as inductor ballast resistance) can be increased, but the operation Q on the input side, which is composed of the bonding wire and transistor chip that connects the input terminal and the chip, becomes larger, resulting in a narrower band and destabilize. On the other hand, if the chip is mounted close to the input side in order to lower the operational Q of the input side, which is composed of bonding wires and transistor chips that connect the input terminal and the pellet, the disadvantage is that the grounding inductor ballast resistance cannot be increased. There is.
以上説明したように、従来の素子容器において
安定な高周波動作を得るためには、トランジスタ
チツプに充分大きなエミツタ安定化抵抗が必要と
される。そのため、大幅な電力利得の犠牲を余儀
なくされており、トランジスタチツプのRF動作
の固有能力を外部に引き出す上で大きな問題とさ
れていた。 As explained above, in order to obtain stable high frequency operation in a conventional device container, a sufficiently large emitter stabilizing resistor is required in the transistor chip. This has forced a significant sacrifice in power gain, which has been considered a major problem in bringing out the inherent RF operation capabilities of transistor chips.
本発明の目的は、上記の欠点となる要因をすべ
て除去することによつて、トランジスタ素子の
RF特性を犠牲にすることなく、高利得、高出力
で安定動作し得るに適した素子容器を提供するこ
とにある。 It is an object of the present invention to improve the quality of transistor devices by eliminating all of the above-mentioned disadvantageous factors.
The object of the present invention is to provide an element container suitable for stable operation at high gain and high output without sacrificing RF characteristics.
すなわち、本発明による素子容器は、中心部近
傍にトランジスタチツプが収納され、本実施例に
おいて入力側にあつた接地メタライズ及びスルホ
ールを出力側に配備することにより、ブリツヂの
必要性をなくし、入力端子メタライズとチツプの
間隔を最小にしたものである。この構成において
トランジスタチツプを搭載することによつて、入
力端子メタライズとトランジスタチツプを接続す
るボンデイング線の長さは、従来にくらべて半分
以下となり、接地用ボンデイング線と素子とによ
り構成される入力側の動作Qは低くなるため、安
定したRF動作が得られるようになる。また接地
メタライズは出力側の近傍に、ある幅を設けて設
置されるため、接地用ボンデイング線の長さをチ
ツプ搭載位置に依存せず独立して選択でき、接地
インダクタバラスト抵抗の調整が可能となる。こ
のため入力側ボンデイング線による動作Qと接地
インダクタバラスト抵抗の配置が各々独立して最
適化し、構成することができる。 That is, in the device container according to the present invention, the transistor chip is housed near the center, and the ground metallization and through holes, which were on the input side in this embodiment, are placed on the output side, thereby eliminating the need for a bridge and connecting the input terminal This minimizes the distance between metallization and chips. By mounting a transistor chip in this configuration, the length of the bonding line connecting the input terminal metallization and the transistor chip is less than half that of the conventional one, and the input side consists of the grounding bonding wire and the element. Since the operation Q of is lowered, stable RF operation can be obtained. In addition, since the grounding metallization is installed with a certain width near the output side, the length of the grounding bonding wire can be selected independently without depending on the chip mounting position, making it possible to adjust the grounding inductor ballast resistance. Become. Therefore, the operation Q of the input side bonding line and the arrangement of the grounded inductor and ballast resistor can be independently optimized and configured.
次に本発明による素子容器及びこの素子容器を
用いて構成した高周波トランジスタの構成を、第
1図の従来例の素子容器による高周波トランジス
タの構成と比較しながらより詳細に説明する。 Next, the structure of a device container according to the present invention and a high frequency transistor constructed using this device container will be explained in more detail while comparing with the structure of a high frequency transistor using a conventional device container shown in FIG.
第1図aにおいて、トランジスタチツプ1は素
子容器2の出力端子コレクタメタライズ部3上に
直接搭載され、エミツタ接地用ボンデイング線4
によりエミツタ接地メタライズ部5へ接地され、
エミツタ接地用ボンデイング線6により、エミツ
タ接地用ブリツヂ7へ接地される。また、トラン
ジスタチツプ1から、入力端子ベースメタライズ
部8は入力端子接続用ボンデイング線9によつて
接続される。エミツタ接地用ボンデイング線4,
6はトランジスタチツプ1の単位トランジスタ電
極毎とエミツタ接地メタライズ5及びブリツヂ7
とに直接接続されている。 In FIG. 1a, the transistor chip 1 is mounted directly on the output terminal collector metallized portion 3 of the element container 2, and the emitter grounding bonding wire 4
is grounded to the emitter grounding metallized part 5,
An emitter grounding bonding wire 6 connects the emitter to an emitter grounding bridge 7 . Further, the input terminal base metallized portion 8 is connected from the transistor chip 1 by a bonding line 9 for connecting the input terminal. Bonding wire for emitter grounding 4,
6 indicates each unit transistor electrode of transistor chip 1, emitter grounding metallization 5, and bridge 7.
and are directly connected to.
一般にトランジスタ素子の安定性は単位トラン
ジスタ電極毎に有するエミツタバラスト抵抗と、
各電極とエミツタ接地メタライズ5およびブリツ
ヂ7へ接続させているエミツタ接地用ボンデイン
グ線4,6が有する接地インダクタバラスト抵抗
によつてはかられている。しかしエミツタ接地メ
タライズ5およびブリツヂ7のように、単位トラ
ンジスタ電極毎に直接接続されていない場合には
エミツタ接地用メタライズ5およびブリツヂ7が
有するインダクタンス成分がトランジスタ素子の
安定性には寄与せず、帰還性の寄生素子として働
き、電力利得の低下等の損失を招くだけである。
この損失をなくすため、エミツタ接地用ブリツヂ
を取りはずし、インダクタンス成分をなくすこと
ができる。また第1図b示すように、エミツタ接
地メタライズ5にスルホール10を設けることに
より、エミツタ接地用メタライズ5が有するイン
ダクタンス成分を減少させることができる。 In general, the stability of a transistor element is determined by the emitter ballast resistance of each unit transistor electrode.
The emitter grounding bonding wires 4 and 6 connecting each electrode to the emitter grounding metallization 5 and the bridge 7 are connected by grounding inductor ballast resistors. However, when the emitter-grounded metallization 5 and bridge 7 are not directly connected to each unit transistor electrode, the inductance component of the emitter-grounded metallization 5 and bridge 7 does not contribute to the stability of the transistor element, and the feedback It acts as a parasitic element and only causes losses such as a decrease in power gain.
To eliminate this loss, the emitter grounding bridge can be removed to eliminate the inductance component. Furthermore, as shown in FIG. 1B, by providing through holes 10 in the emitter grounding metallization 5, the inductance component of the emitter grounding metallization 5 can be reduced.
しかし、本従来例にある従来の素子容器を用い
た半導体装置では次のような欠点を有する。 However, the semiconductor device using the conventional element container in this conventional example has the following drawbacks.
トランジスタチツプ1とエミツタ接地用メタラ
イズ5を接続するエミツタ接地用ボンデイング線
4のインダクタバラスト抵抗は、エミツタ接地用
メタライズ5に設けられたスルホール10による
インダクタンス成分の減少によつて、トランジス
タ素子の安定性に大きく寄与している。この効果
を最大にするためには、トランジスタチツプ1の
搭載位置をエミツタ接地メタライズ5から遠ざ
け、接続するエミツタ接地用ボンデイング線4を
長くすることで、接地インダクタバラスト抵抗を
大きくする必要がある。しかし、入力端子ベース
メタライズ8とトランジスタペレツト1とを接続
する入力端子接続用ボンデイング線9が長くなる
ため、ボンデイング線9とトランジスタチツプ1
とが形成する入力側の動作Qが大きくなる。上述
のことによりトランジスタ素子特性は、狭帯域化
および不安定となる。また、入力側の動作Qを小
さくするために、トランジスタチツプ1の搭載位
置を入力端子ベースメタライズ8に近づけ、入力
端子接続用ボンデイング線9の長さを短くする
と、トランジスタチツプ1とエミツタ接地メタラ
イズ5を接続するエミツタ接地用ボンデイング線
4が短くなり、接地インダクタバラスト抵抗が小
さくなり、トランジスタ素子を安定にする効果を
減少させる。 The inductor ballast resistance of the emitter grounding bonding wire 4 that connects the transistor chip 1 and the emitter grounding metallization 5 improves the stability of the transistor element by reducing the inductance component due to the through hole 10 provided in the emitter grounding metallization 5. It has contributed greatly. In order to maximize this effect, it is necessary to increase the grounded inductor ballast resistance by moving the mounting position of the transistor chip 1 away from the emitter grounding metallization 5 and lengthening the connected emitter grounding bonding wire 4. However, since the input terminal connection bonding line 9 that connects the input terminal base metallization 8 and the transistor pellet 1 becomes long, the bonding line 9 and the transistor chip 1
The input-side motion Q formed by . As a result of the above, the transistor element characteristics become narrow band and unstable. Furthermore, in order to reduce the operation Q on the input side, the mounting position of the transistor chip 1 is moved closer to the input terminal base metallization 8, and the length of the input terminal connection bonding wire 9 is shortened. The bonding wire 4 for grounding the emitters connecting the transistors becomes shorter, the grounding inductor ballast resistance becomes smaller, and the effect of stabilizing the transistor element is reduced.
つまり、この従来例に上げた従来の素子容器に
おいては、トランジスタ素子の入力側動作Qによ
る広帯域化および安定性と、接地インダクタバラ
スト抵抗によるトランジスタの安定性とは相殺の
効果を示す欠点があつた。 In other words, the conventional device container mentioned in this conventional example has the drawback that the wide band and stability achieved by the input-side operation Q of the transistor element and the stability of the transistor achieved by the grounded inductor ballast resistance cancel each other out. .
以上、述べたように、従来の素子容器を用いた
半導体素子では高周波動作における広帯域特性、
安定性において上述の要因による欠点が上げられ
る。 As mentioned above, semiconductor devices using conventional device containers have broadband characteristics in high frequency operation,
In terms of stability, there are drawbacks due to the factors mentioned above.
第2図a,bは本発明による素子容器を用いた
高周波トランジスタの一実施例を示している。 FIGS. 2a and 2b show an embodiment of a high frequency transistor using an element container according to the present invention.
第2図aに示されているように、本発明による
素子容器は従来のエミツタ接地メタライズ5を出
力側12に設けてあることにより、入力端子ベー
スメタライズ8は出力端子コレクタメタライズ3
に搭載されてあるトランジスタチツプ1に近づけ
ることができる。このため入力端子接続用ボンデ
イング線9の長さが短くされるため、ボンデイン
グ線9とトランジスタチツプ1の入力インピーダ
ンスにより構成される入力側の動作Qを低くする
ことができる利点を有する。また、エミツタ接地
用ボンデイング線10の長さを入力端子接続用ボ
ンデイング線の長さに関係なく調整することがで
きるため、接地インダクタンス及び接地インダク
タバラスト抵抗が好都合となるようにできる利点
を有する。 As shown in FIG. 2a, the device container according to the present invention is provided with the conventional emitter grounding metallization 5 on the output side 12, so that the input terminal base metallization 8 is replaced by the output terminal collector metallization 3.
It can be brought close to the transistor chip 1 mounted on the PC. Therefore, since the length of the input terminal connecting bonding line 9 is shortened, there is an advantage that the operation Q on the input side constituted by the input impedance of the bonding line 9 and the transistor chip 1 can be lowered. Further, since the length of the emitter grounding bonding wire 10 can be adjusted regardless of the length of the input terminal connecting bonding wire, there is an advantage that the grounding inductance and the grounding inductor ballast resistance can be made convenient.
さらに詳しく述べると、出力端子コレクタメタ
ライズ3上でトランジスタチツプ1を移動させた
場合、エミツタ接地メタライズ12へチツプを近
づけるとエミツタ接地ボンデイング線11は短く
なり、入力端子接地用ボンデイング線9は長くな
る。そのため、動作Qが高くなり、インダクタバ
ラスト抵抗は小さくなる。つまり、トランジスタ
素子の安定性がおちる。次にチツプを入力端子ベ
ースメタライズ8に近づけることにより、入力端
子接地用ボンデイング線9は短くなり、エミツタ
接地用ボンデイング線11は長くなるため、動作
Qは低下し、接地インダクタバラスト抵抗による
トランジスタ素子の安定性を高めることになる。
このことで、チツプの搭載位置による安定性の相
殺効果がなくなり最適な配置構成が可能となる。 More specifically, when the transistor chip 1 is moved on the output terminal collector metallization 3, as the chip approaches the emitter ground metallization 12, the emitter ground bonding line 11 becomes shorter and the input terminal ground bonding line 9 becomes longer. Therefore, the operational Q becomes high and the inductor ballast resistance becomes small. In other words, the stability of the transistor element deteriorates. Next, by bringing the chip closer to the input terminal base metallization 8, the input terminal grounding bonding line 9 becomes shorter and the emitter grounding bonding line 11 becomes longer, so the operation Q decreases and the transistor element due to the grounding inductor ballast resistance becomes shorter. This will improve stability.
This eliminates the effect of offsetting the stability due to the mounting position of the chip, making it possible to have an optimal arrangement.
また、トランジスタチツプ1を最適な配置構成
にし、入力側の動作Qを最適な状態とした上で、
前述の効果を減少させることなく、エミツタ接地
メタライズ12に対して、エミツタ接地用ボンデ
イング線11の接地位置を選択することで、接地
インダクタバランス抵抗の調整が可能となる。 In addition, after optimizing the arrangement of the transistor chip 1 and optimizing the operation Q on the input side,
By selecting the grounding position of the emitter grounding bonding wire 11 with respect to the emitter grounding metallization 12, the grounded inductor balance resistance can be adjusted without reducing the above-mentioned effects.
以上詳しく説明したように本発明による半導体
素子容器の構造によると、従来の高周波高出力ト
ランジスタが有していた諸欠点を除去でき、高性
能および高信頼度な素子を実現できる。 As described in detail above, according to the structure of the semiconductor device container according to the present invention, various drawbacks of conventional high frequency, high output transistors can be eliminated, and a device with high performance and high reliability can be realized.
なお、本実施例では、バイポーラ型素子のエミ
ツタ接地の回路構成で述べてきたが、ベース接地
の回路構成の場合においても本発明の諸効果を得
られることは明らかである。 Although this embodiment has been described using a circuit configuration in which the emitter of a bipolar element is grounded, it is clear that the effects of the present invention can also be obtained in the case of a circuit configuration in which the base is grounded.
第1図aは従来の高周波高出力トランジスタの
一例を示す平面図、同図bはそのA―A面に於け
る断面図、第2図aは本発明による素子容器を用
いた高周波高出力トランジスタの一実施例を示す
平面図、同図bはそのB―B面に於ける断面図で
ある。
1……トランジスタチツプ、2……素子容器、
3……出力端子コレクタメタライズ部、4……エ
ミツタ接地用ボンデイング線、5……エミツタ接
地メタライズ部、6……エミツタ接地用ボンデイ
ング線、7……エミツタ接地用ブリツヂ、8……
入力端子ベースメタライズ部、9……入力端子接
続用ボンデイング線、10……スルホール、12
……エミツタ接地メタライズ部、11……エミツ
タ接地用ボンデイング線。
FIG. 1a is a plan view showing an example of a conventional high frequency high power transistor, FIG. 1 b is a cross-sectional view taken along the plane A-A, and FIG. FIG. 1B is a plan view showing an embodiment of the present invention, and FIG. 1...Transistor chip, 2...Element container,
3... Output terminal collector metallized part, 4... Bonding wire for emitter grounding, 5... Emitter grounding metallized part, 6... Bonding wire for emitter grounding, 7... Bridge for emitter grounding, 8...
Input terminal base metallized part, 9... bonding wire for input terminal connection, 10... through hole, 12
... Emitter grounding metallized part, 11... Emitter grounding bonding wire.
Claims (1)
ズ層が形成され、前記出力メタライズ層の上にト
ランジスタチツプが搭載され、前記出力メタライ
ズ層に囲まれた前記絶縁物基板に接地メタライズ
層が形成され、前記絶縁物基板の裏面上に形成さ
れたメタライズ層と前記接地メタライズ層とを導
通させるスルホールを有することを特徴とする半
導体装置。1. An input/output metallization layer is formed on an insulating substrate with good thermal conductivity, a transistor chip is mounted on the output metallization layer, and a ground metallization layer is formed on the insulating substrate surrounded by the output metallization layer. . A semiconductor device comprising a through hole that connects a metallized layer formed on the back surface of the insulating substrate and the ground metallized layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5553779A JPS55148450A (en) | 1979-05-07 | 1979-05-07 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5553779A JPS55148450A (en) | 1979-05-07 | 1979-05-07 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55148450A JPS55148450A (en) | 1980-11-19 |
| JPS6249988B2 true JPS6249988B2 (en) | 1987-10-22 |
Family
ID=13001464
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5553779A Granted JPS55148450A (en) | 1979-05-07 | 1979-05-07 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS55148450A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6355889U (en) * | 1986-09-29 | 1988-04-14 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59132149A (en) * | 1983-01-17 | 1984-07-30 | Mitsubishi Electric Corp | Ultrahigh frequency transistor device |
-
1979
- 1979-05-07 JP JP5553779A patent/JPS55148450A/en active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6355889U (en) * | 1986-09-29 | 1988-04-14 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55148450A (en) | 1980-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3208844B2 (en) | High frequency linear amplifier assembly | |
| US9014655B2 (en) | Wireless communication system | |
| US10651168B2 (en) | RF amplifier package with biasing strip | |
| JP2002335136A (en) | High frequency semiconductor device | |
| JP7124741B2 (en) | optical transmitter | |
| JPH0786460A (en) | Semiconductor device | |
| JP3290533B2 (en) | Power amplifier | |
| JPS6249988B2 (en) | ||
| US5338974A (en) | RF power transistor package | |
| US4965526A (en) | Hybrid amplifier | |
| JP2000209038A (en) | High frequency power amplifier and wireless communication device | |
| US6583673B2 (en) | Stability enhanced multistage power amplifier | |
| JP3135195B2 (en) | Microwave integrated circuit | |
| US6355972B1 (en) | Semiconductor device and method of manufacturing same | |
| US20010021054A1 (en) | Optical telecommunication module | |
| JPH0637512A (en) | High frequency amplification module | |
| JPS5929377Y2 (en) | High frequency high power transistor device | |
| JPH042492Y2 (en) | ||
| JPS6360923B2 (en) | ||
| JPH04320041A (en) | Thick film hybrid integrated circuit | |
| JPS60183755A (en) | High-frequency semiconductor device | |
| JPH06260563A (en) | Package for transistor | |
| JPS63104358A (en) | Hybrid integrated circuit device | |
| JPS59194454A (en) | Semiconductor device | |
| JPH09153577A (en) | Semiconductor device frame structure |