JPS62516B2 - - Google Patents
Info
- Publication number
- JPS62516B2 JPS62516B2 JP4818878A JP4818878A JPS62516B2 JP S62516 B2 JPS62516 B2 JP S62516B2 JP 4818878 A JP4818878 A JP 4818878A JP 4818878 A JP4818878 A JP 4818878A JP S62516 B2 JPS62516 B2 JP S62516B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- write
- thin film
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000010409 thin film Substances 0.000 claims description 33
- 239000003990 capacitor Substances 0.000 claims description 16
- 239000011159 matrix material Substances 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000012423 maintenance Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- SBIBMFFZSBJNJF-UHFFFAOYSA-N selenium;zinc Chemical compound [Se]=[Zn] SBIBMFFZSBJNJF-UHFFFAOYSA-N 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Description
【発明の詳細な説明】
<梗概>
本発明はメモリ付薄膜EL素子に対し、書込電
圧を変えることにより中間調書込を行なう回路方
式に関するものである。DETAILED DESCRIPTION OF THE INVENTION <Summary> The present invention relates to a circuit system for performing halftone writing in a thin film EL element with memory by changing the writing voltage.
メモリ付マトリツクス薄膜EL素子を駆動する
ため、その駆動系統はデータ電極の選択回路をN
型トランジスタで構成し、走査電極の選択回路を
P型トランジスタで構成している。N型トランジ
スタは、本願出願人が以前出願したように高耐圧
化することが可能であるとともに、ゲート選択回
路も含めてドライバ回路を1つの半導体基板上に
作り、IC化することができる。しかし、P型ト
ランジスタは原理的にも高耐圧のものは製造困難
であり、1パツケージ当り4素子以上のものは製
造されていないという事実からも明らかなように
P型トランジスタの高集積化は不可能に近く、ゲ
ート選択回路等のロジツク回路とともにIC化で
きる見込みも極めて薄く、またこのトランジスタ
は製造コストが高い等、幾多の問題点を内包す
る。 In order to drive the matrix thin film EL element with memory, its drive system has a data electrode selection circuit of N
The scanning electrode selection circuit is composed of a P-type transistor. As previously filed by the applicant of the present application, N-type transistors can be made to withstand high voltage, and a driver circuit including a gate selection circuit can be fabricated on one semiconductor substrate and integrated into an IC. However, it is theoretically difficult to manufacture P-type transistors with high withstand voltages, and as evidenced by the fact that no more than four elements per package have been manufactured, it is difficult to achieve high integration of P-type transistors. Although this is close to possible, there is very little hope that it will be integrated into an IC together with logic circuits such as gate selection circuits, and this transistor has many problems, such as high manufacturing costs.
本発明は走査電極を駆動するP型トランジスタ
の所要耐圧を下げる回路を用いて、中間調書込を
実行する技術を提唱するものである。 The present invention proposes a technique for performing halftone writing using a circuit that lowers the required withstand voltage of a P-type transistor that drives a scan electrode.
<先願発明>
メモリ付薄膜ELマトリツクス素子の構成及び
特性は本願出願人が出願した特願昭50−83767号
「大容量性表示素子の駆動回路」その他に説明さ
れている。<Prior Application Invention> The structure and characteristics of the thin film EL matrix element with memory are described in Japanese Patent Application No. 50-83767 "Drive circuit for large capacitance display element" filed by the applicant of the present invention and others.
即ち、薄膜EL表示装置はガラス基板の上に透
明電極を縞状に配置し、この上に例えばY2O3、
Si3N4、TiO2、Al2O3等の誘電物質を、更にこの
上に例えばMnをドープしたZnS、ZnSe等の蛍光
層を、その上に更にY2O3、Si3N4、TiO2、Al2O3
等の誘電物質を蒸着法、スパツタ法等の薄膜技術
により各々の層を500〜10000Åの厚さに被着する
とともに2重絶縁型3層構造にして、その上に上
記透明電極と直交する方向に縞状の背面電極を配
置しマトリツクス形電極を構成する。かかる構造
の3層構造薄膜EL表示装置において、透明電極
群のうちの一つと背面電極群のうちの一つを選び
適当な交流電圧を印加すると、この両電極が交差
して挾まれた微少面積部分が発光する。これが画
面の一絵素に相当する。これの組合せによつて、
文字、記号、模様等が表示される。 That is, in a thin film EL display device, transparent electrodes are arranged in stripes on a glass substrate, and on this, for example, Y 2 O 3 ,
A dielectric material such as Si 3 N 4 , TiO 2 , Al 2 O 3 , etc., a fluorescent layer such as ZnS or ZnSe doped with Mn on top of this, and then Y 2 O 3 , Si 3 N 4 , etc. TiO2 , Al2O3
A dielectric material such as the above is deposited to a thickness of 500 to 10,000 Å using a thin film technique such as evaporation or sputtering, and a double-insulated three-layer structure is formed. A striped back electrode is placed on the top of the electrode to form a matrix electrode. In a three-layer thin-film EL display device with such a structure, when one of the transparent electrode groups and one of the back electrode groups is selected and an appropriate AC voltage is applied, a small area sandwiched between the two electrodes intersects. Parts glow. This corresponds to one picture element on the screen. By the combination of these,
Characters, symbols, patterns, etc. are displayed.
このような構造のEL素子は輝度や寿命、安定
性の点で従来の分散型EL素子に比して優れた特
性を有しているが、このEL素子は更に新たな特
性として印加電圧と発生輝度の間にヒステリシス
特性を示す。即ち電圧振幅V1のパルスを維持電
圧として印加すると、輝度は低レベルの輝度B1
にある。ここで維持電圧V1は発光閾値電圧をVth
とするとV1>Vthに設定されている。維持電圧V1
の連続印加期間中輝度はB1に維持される。次に
書込み電圧V2(V2>V1)を印加すると、輝度は高
レベルの輝度B3にまで一挙に上昇し、以後、電
圧が維持電圧V1に再び戻つても輝度は先の輝度
B1より大きい輝度B2に落着く。維持電圧V1の連
続印加では輝度はB2に維持される。この状態の
とき、次に消去電圧V3(V3<V1)を印加すると、
輝度レベルは急激に減少し、再び維持電圧V1ま
で戻すと前の低レベルの輝度B1に落着く。この
履歴現象は書き込み電圧の振幅やパルス幅、パル
ス周波数に応じて任意の小ループをとりうる。即
ち中間調の表示も可能である。 EL elements with this type of structure have superior characteristics compared to conventional distributed EL elements in terms of brightness, lifespan, and stability, but this EL element has new characteristics such as applied voltage and power generation. Shows hysteresis characteristics during brightness. In other words, when a pulse with voltage amplitude V 1 is applied as a sustaining voltage, the brightness decreases to the low level brightness B 1
It is in. Here, the maintenance voltage V 1 is the emission threshold voltage V th
Then, V 1 >V th is set. Maintaining voltage V 1
The brightness is maintained at B 1 during the continuous application period. Next, when the write voltage V 2 (V 2 > V 1 ) is applied, the brightness increases all at once to the high level brightness B 3 , and thereafter, even if the voltage returns to the maintenance voltage V 1 again, the brightness remains the same as the previous brightness.
The brightness settles to B2 , which is greater than B1 . The brightness is maintained at B2 by continuous application of the sustaining voltage V1 . In this state, when the erase voltage V 3 (V 3 <V 1 ) is applied next,
The brightness level decreases rapidly, and when it returns to the maintenance voltage V1 again, it settles down to the previous low level of brightness B1 . This hysteresis phenomenon can take any small loop depending on the amplitude, pulse width, and pulse frequency of the write voltage. That is, it is also possible to display halftones.
このように一度書込み電圧、又は消去電圧を与
えると、各絵素は維持パルスによつてそれぞれ与
えられた階調を失わずに発光し続けるのが、EL
表示装置の他の表示装置に無い大きな特徴であ
る。上記の各電圧は組成や膜厚の物理条件や製造
条件、印加波形により大分異なるが、因みにある
試作例ではVth=200V、V1=210V、V2=210〜
280V、V3=190Vなる値を得ている。 In this way, once a write voltage or an erase voltage is applied, each picture element continues to emit light without losing the gradation given by the sustain pulse.
This is a major feature of the display device that other display devices do not have. The above voltages vary greatly depending on the physical conditions of composition and film thickness, manufacturing conditions, and applied waveform, but in a prototype example, V th = 200 V, V 1 = 210 V, V 2 = 210 ~
The values are 280V and V 3 = 190V.
この薄膜ELパネルの駆動回路を本発明者等は
特願昭52−126948号「薄膜EL素子の駆動回路」
及び特願昭52−130529号「薄膜EL素子の駆動回
路」で特許出願したのでこれを先願発明として第
1図に示し以下説明する。 The drive circuit for this thin film EL panel was developed by the present inventors in Japanese Patent Application No. 52-126948 entitled "Drive Circuit for Thin Film EL Element".
and Japanese Patent Application No. 52-130529 ``Driving circuit for thin film EL element'', this is shown in FIG. 1 as a prior invention and will be described below.
10は前記薄膜EL素子であり、ここでは透明
電極11よりなる列(X)電極X1〜Xnと、アル
ミニウム電極12よりなる行(Y)電極Y1〜Yo
のみを示す。 Reference numeral 10 denotes the thin film EL element, in which column (X) electrodes X 1 to X n are made of transparent electrodes 11 and row (Y) electrodes Y 1 to Y o are made of aluminum electrodes 12.
Only shown.
20はY電極へ正の維持電圧Vs1を電源ライン
Aより供給する回路で、維持信号T1によつて動
作するトランジスタ21,22よりなり、各電極
Y1〜Yoとは各電極に接続したダイオード23,
23,………を介して接続されている。 Reference numeral 20 denotes a circuit that supplies a positive sustaining voltage V s1 to the Y electrode from the power supply line A, and is composed of transistors 21 and 22 operated by the sustaining signal T 1 .
Y 1 to Y o are the diodes 23 connected to each electrode,
23, . . .
30は維持駆動時に全てのX電極をアースに導
く回路で、維持信号T4によつて動作するトラン
ジスタ31よりなり、各電極X1〜Xnとダイオー
ド32,32………を介して接続される。 Reference numeral 30 denotes a circuit that connects all the X electrodes to ground during sustain drive, and is composed of a transistor 31 operated by a sustain signal T4 , which is connected to each electrode X1 to Xn via diodes 32, 32, . . . Ru.
40は全てのX電極へラインBより正の維持電
圧Vs1を供給する回路で、ラインCに加えられる
維持信号T3によつて動作するトランジスタ4
1,42よりなり、各電極X1〜Xnとはダイオー
ド43,43,………を介して接続される。 40 is a circuit that supplies a positive sustaining voltage V s1 from line B to all X electrodes, and transistor 4 is operated by a sustaining signal T 3 applied to line C.
1 and 42, and are connected to each of the electrodes X 1 to X n via diodes 43, 43, .
50は全てのY電極Y1〜Yoをアースに導く回
路で、各電極はダイオード51,51,………を
介して維持信号T2によつて動作するトランジス
タ52に接続される。 Reference numeral 50 denotes a circuit that connects all the Y electrodes Y 1 to Y o to the ground, and each electrode is connected via diodes 51, 51, . . . to a transistor 52 operated by a sustain signal T 2 .
60はY電極Y1〜Yoを選択するスイツチング
回路で、各電極と電圧Vw,Ve,Vrを供給する
電源63のラインD間に高耐圧P型スイツチング
トランジスタ61,………とダイオード62,…
……が接続され、上記トランジスタ61は垂直バ
イナリアドレス信号によつて、動作するデコーダ
(図示しない)により選択動作される。デコーダ
は高電圧トランジスタにより直接トランジスタ6
1のベースを駆動するように、或いはオプトアイ
ソレータ等によりバイナリアドレス信号のレベル
シフトを行い、5ボルト程度の出力によりトラン
ジスタ61のベースを駆動するように構成され
る。上記電源ラインDには書込み電圧、消去電
圧、読出し電圧を薄膜EL素子の動作モードに合
わせて選択的に出力し、上記トランジスタ61の
1個を通して選ばれたY電極の1つに上記各種電
圧を印加する。 Reference numeral 60 denotes a switching circuit for selecting Y electrodes Y 1 to Y o , and high voltage P-type switching transistors 61, . and diode 62,...
. . . are connected, and the transistor 61 is selectively operated by a decoder (not shown) operated by a vertical binary address signal. The decoder is directly connected to the transistor 6 by the high voltage transistor.
The base of the transistor 61 is driven by an output of about 5 volts by level shifting the binary address signal using an opto-isolator or the like. A write voltage, an erase voltage, and a read voltage are selectively output to the power supply line D according to the operation mode of the thin film EL element, and the various voltages are applied to one of the selected Y electrodes through one of the transistors 61. Apply.
70はX電極をアースに導びくスイツチング回
路、各電極X1〜Xnに高耐圧N型トランジスタ7
1,………が電極X1〜Xnとアース間に接続され
る。このトランジスタのベースには、書込み信号
WRITE、消去信号ERASEが水平バイナリアド
レス信号によつて動作するアナログスイツチ(図
示しない)を介して加えられる。このトランジス
タ71,………は書込み、消去、読出しの時の電
極を選択するスイツチング素子として作用する。 70 is a switching circuit that leads the X electrode to the ground, and a high voltage N-type transistor 7 is connected to each electrode X1 to Xn .
1, . . . are connected between the electrodes X 1 to X n and the ground. The base of this transistor has a write signal
WRITE and ERASE signals are applied via analog switches (not shown) operated by horizontal binary address signals. These transistors 71, . . . act as switching elements for selecting electrodes during writing, erasing, and reading.
上記駆動回路の動作について第2図とともに説
明する。 The operation of the above drive circuit will be explained with reference to FIG.
Γ維持駆動
第1のタイミングで信号T1が回路20に加え
られるとともに、信号T4が回路30に加えられ
る。従つて、維持電圧Vs1はトランジスタ22→
ダイオード23,………→Y電極→X電極→ダイ
オード32,………トランジスタ31を介して加
えられる。Γ Maintain Drive At the first timing, the signal T 1 is applied to the circuit 20 and the signal T 4 is applied to the circuit 30. Therefore, the sustaining voltage V s1 is the transistor 22→
It is applied via the diode 23,...→Y electrode→X electrode→diode 32,...transistor 31.
第2のタイミングで信号T2が回路50に加え
られ、ダイオード44→ダイオード43,………
→X電極→Y電極→ダイオード51,………→ト
ランジスタ52の回路に残留している電荷を放電
させる。これは残留電荷による薄膜EL素子のブ
レークダウンを防止するためである。 At the second timing, the signal T 2 is applied to the circuit 50, and the diode 44→diode 43,...
→X electrode→Y electrode→diode 51, . . . →Discharge the charge remaining in the circuit of transistor 52. This is to prevent breakdown of the thin film EL element due to residual charges.
第3のタイミングで信号T2が回路50に、ま
た信号T3が回路40に加えられる。従つて、維
持電圧Vs1はトランジスタ42→ダイオード4
3,………→X電極→Y電極→ダイオード51,
………→トランジスタ52を介して加えられる。
このときの維持電圧は薄膜EL素子に対して前記
と逆方向に加えられることとなる。 At the third timing, the signal T 2 is applied to the circuit 50 and the signal T 3 is applied to the circuit 40. Therefore, the sustaining voltage V s1 is from transistor 42 to diode 4
3, ......→X electrode→Y electrode→diode 51,
......→Added via transistor 52.
At this time, the sustaining voltage is applied to the thin film EL element in the opposite direction to that described above.
第4のタイミングで信号T4が回路30に加え
られ、ダイオード24→ダイオード23,………
→Y電極→X電極→ダイオード32,………→ト
ランジスタ31の回路で残留電荷を放電させる。 At the fourth timing, the signal T 4 is applied to the circuit 30, and the diode 24→diode 23,...
→Y electrode→X electrode→diode 32, ......→Residual charge is discharged in the circuit of transistor 31.
以上の4つのタイミングを順次繰返して、維持
駆動を行う。 The above four timings are sequentially repeated to perform maintenance drive.
Γ書込み、消去、読出し駆動
薄膜EL素子の駆動モード、例えば書込み、消
去、読出し駆動に合わせて電源63は書込み電圧
Vw、消去電圧Ve、読出し電圧VrをラインDに
出力する。Γ Write, erase, read drive The power supply 63 outputs a write voltage V w , an erase voltage V e , and a read voltage V r to the line D according to the drive mode of the thin film EL element, for example, write, erase, or read drive.
そして、書込み、消去、或いは読出しを希望す
る絵素に接続されたX電極及びY電極のトランジ
スタ61,71を電極選択信号により選択的にオ
ンする。電極選択信号は維持駆動の第4のタイミ
ング終了後で第1のタイミングの開始前に与えら
れる。このため書込み電圧Vw、消去電圧Ve或い
は読出し電圧Vrは、ラインD→トランジスタ6
1→ダイオード62→Y電極→X電極→トランジ
スタ71の回路で加えられる。このときの駆動は
点順次方式、又は線順次方式により行われる。 Then, the transistors 61 and 71 of the X electrode and Y electrode connected to the picture element desired to be written, erased, or read are selectively turned on by the electrode selection signal. The electrode selection signal is applied after the fourth timing of sustain driving ends and before the first timing starts. Therefore, the write voltage V w , erase voltage V e or read voltage V r is changed from line D to transistor 6.
1→diode 62→Y electrode→X electrode→transistor 71. Driving at this time is performed by a point sequential method or a line sequential method.
上記回路において、書込み電圧Vw、消去電圧
Ve及び読出し電圧Vrは維持電圧が加えられてい
ない時、即ちOVの時加えられるから、トランジ
スタ61,………,71,………の耐圧は書込み
電圧Vw以上例えば250ボルト以上を必要とす
る。これはダイオード23,32,43,51,
24,44に対しても同様にあてはまり、同じだ
けの耐圧を必要とする。トランジスタ61,7
1、ダイオード23,32,43,51は薄膜
EL素子の電極数と同数用意する必要があるの
で、これら各素子はIC化しなければ小型化する
ことはできない。ところで、N型トランジスタ7
1はロジツク回路も含めてIC化することが可能
であるがP型トランジスタ61は高耐圧のものを
作ることが困難であるばかりでなく、集積化する
ことは殆んど不可能である。 In the above circuit, the write voltage V w , the erase voltage V e , and the read voltage V r are applied when the sustain voltage is not applied, that is, when the voltage is OV, so the withstand voltage of the transistors 61, 71, 71, 71, 71, 71, 71, 71, 71, 71, 71, 71, 71, 71, 71, 71, 71, 71, 71, 71, 71, 71, 71, 71, 71, 71, ... requires a write voltage Vw or higher, for example, 250 volts or higher. This is the diode 23, 32, 43, 51,
The same applies to 24 and 44, and the same amount of withstand voltage is required. Transistors 61, 7
1. Diodes 23, 32, 43, 51 are thin films
Since it is necessary to prepare the same number of electrodes as the EL element, each of these elements cannot be miniaturized unless they are integrated into ICs. By the way, N-type transistor 7
1 can be integrated into an IC including a logic circuit, but the P-type transistor 61 is not only difficult to manufacture with high voltage resistance, but also almost impossible to integrate.
上記問題点に鑑み、特にP型トランジスタ61
の所要耐圧を低減した基本回路を第3図に示し、
その動作を第4図のタイムチヤートとともに説明
する。 In view of the above problems, especially the P-type transistor 61
Figure 3 shows a basic circuit that reduces the required withstand voltage.
The operation will be explained with reference to the time chart shown in FIG.
第3図において、第1図と同一回路部分は同一
符号を付して説明を省略する。但し、トランジス
タ61,71は第1図ではバイポーラトランジス
タであるが、第3図ではMOSトランジスタであ
るのでシンボルを変え、符号を61′,71′とし
ている。また電源81は耐圧軽減電圧発生部であ
り、この実施例では維持電圧源である。第3図に
おいて電源63′は書込補助電圧Vweを発生し、
この電圧は書込み電圧Vwと維持電圧Vs1との間
にVwe=Vw−Vs1の関係がある。電源63′はト
ランジスタ61′のソース共通ラインとダイオー
ド23のアノード共通ライン間に接続される。 In FIG. 3, circuit parts that are the same as those in FIG. 1 are given the same reference numerals, and explanations thereof will be omitted. However, although the transistors 61 and 71 are bipolar transistors in FIG. 1, they are MOS transistors in FIG. 3, so the symbols are changed and the symbols are 61' and 71'. Further, the power supply 81 is a withstand voltage reduction voltage generating section, and in this embodiment is a sustaining voltage source. In FIG. 3, the power supply 63' generates a write auxiliary voltage V we ;
This voltage has a relationship between the write voltage V w and the sustain voltage V s1 as V we =V w −V s1 . A power supply 63' is connected between the source common line of the transistor 61' and the anode common line of the diode 23.
第3図を簡略化した回路を第5図に示す。第5
図では薄膜EL素子を1絵素ELだけ表わしそのX
及びY電極を1本だけで表わしている。また選択
トランジスタ61′,71′、ダイオード23,3
2,43,51も1個だけ表わしている。 FIG. 5 shows a simplified circuit of FIG. 3. Fifth
In the figure, only one pixel EL of a thin film EL element is shown, and its
and only one Y electrode is shown. Also, selection transistors 61', 71', diodes 23, 3
Only one number 2, 43, and 51 is also represented.
第3図、第5図の回路において、維持駆動は第
1図の回路と同様に行われるので説明を省略す
る。 In the circuits shown in FIGS. 3 and 5, sustain driving is performed in the same manner as in the circuit shown in FIG. 1, so a description thereof will be omitted.
書込み、消去、読出しなど電極を選択して駆動
するタイミングは第1図の場合とは異なり、第4
図の如く動作する。ここでは書込み駆動を例にし
て説明する。 The timing of selecting and driving the electrodes such as writing, erasing, and reading is different from that in Figure 1, and is
It works as shown in the figure. Here, write drive will be explained as an example.
書込み駆動は3段階よりなる。 The write drive consists of three stages.
信号T1とT4が回路20と30に加えられ、維
持電圧Vs1を薄膜EL素子の全絵素に印加し、薄
膜EL素子の両端が維持電圧Vs1になるまで加え
る。 Signals T 1 and T 4 are applied to circuits 20 and 30 to apply a sustain voltage V s1 to all pixels of the thin film EL device until the sustain voltage V s1 is applied across the thin film EL device.
次に、信号T1は加え続け、信号T4は0にす
る。そして書込みを希望する絵素を含むX電極及
びY電極を選択するため、電極選択信号TvとTh
をトランジスタ61′,71′に加える。従つて書
込み絵素には維持電圧Vs1と書込み補助電圧Vwe
が重畳されて印加され、書込み絵素は発光する。 Then the signal T 1 continues to be applied and the signal T 4 goes to zero. Then, in order to select the X electrode and Y electrode containing the picture element desired for writing, electrode selection signals T v and T h are used.
is added to the transistors 61' and 71'. Therefore, the write picture element has the sustain voltage V s1 and the write auxiliary voltage V we
are applied in a superimposed manner, and the written picture element emits light.
最後に信号T1,Tv,Thを0にして信号T2,
T4を加えて放電回路を形成し、薄膜EL素子の両
端電圧を0にする。 Finally, the signals T 1 , T v , and T h are set to 0, and the signals T 2 ,
A discharge circuit is formed by applying T4 , and the voltage across the thin film EL element is set to zero.
上記回路構成は第5図の回路より明らかなよう
にダイオード23の両端に書込用電源63′とト
ランジスタ61′とダイオード62の直列回路を
並列に接続し、且つ第4図より明らかなように維
持電圧Vs1を全絵素に印加した後、書込補助電圧
Vweを印加している点が特徴である。 As is clear from the circuit of FIG. 5, the above circuit configuration has a series circuit of a write power supply 63', a transistor 61', and a diode 62 connected in parallel across both ends of the diode 23, and as is clear from the circuit of FIG. The feature is that the write auxiliary voltage V we is applied after the sustain voltage V s1 is applied to all picture elements.
このため上記回路構成によれば次の理由で耐圧
が軽減される。 Therefore, according to the above circuit configuration, the withstand voltage is reduced for the following reason.
(1) 維持電圧Vs1を薄膜EL素子の全絵素に印加
した後、書込補助電圧Vweを印加する場合に初
めトランジスタ22と31をオンにして全絵素
に維持電圧を加えると、薄膜EL素子は電極間
に蛍光層を挾持する絶縁層を介在させているか
ら等価的にコンデンサと考えることができ、そ
のため維持電圧の印加後にトランジスタ31を
オフにしても薄膜EL素子の両端電圧は維持電
圧を保つている。従つて書込補助電圧Vweを印
加する場合のトランジスタ61′,71′のオン
耐圧は書込補助電圧Vweとなる。(1) After applying the sustain voltage V s1 to all picture elements of the thin-film EL element, when applying the write auxiliary voltage V we , first turn on transistors 22 and 31 and apply the sustain voltage to all picture elements. Since the thin film EL element has an insulating layer interposed between the electrodes to sandwich the fluorescent layer, it can be equivalently thought of as a capacitor.Therefore, even if the transistor 31 is turned off after applying the sustain voltage, the voltage across the thin film EL element remains unchanged. It maintains the maintenance voltage. Therefore, when the write auxiliary voltage V we is applied, the on-breakdown voltage of the transistors 61' and 71' becomes the write auxiliary voltage V we .
(2) 書込み絵素に書込み電圧Vwが印加された
後、第5図に示すS点が0電位になつた場合、
書込用電源63′、トランジスタ61′、ダイオ
ード62の直列回路に書込み電圧Vwが印加さ
れることになるが、このときダイオード62は
この電圧に対して逆方向であるから、ダイオー
ド62がオフになり、トランジスタ61′に電
圧が印加されるのを阻止する。従つてこの場合
には、ダイオード62の耐圧が充分にあればト
ランジスタ61′の耐圧は高電圧を必要としな
い。(2) After the write voltage V w is applied to the write picture element, when the S point shown in Fig. 5 becomes 0 potential,
A write voltage V w is applied to the series circuit of the write power supply 63', the transistor 61', and the diode 62, but at this time, the diode 62 is in the opposite direction to this voltage, so the diode 62 is turned off. , which prevents voltage from being applied to transistor 61'. Therefore, in this case, if the withstand voltage of the diode 62 is sufficient, the withstand voltage of the transistor 61' does not require a high voltage.
以上の理由によつてトランジスタ61′の絶対
耐圧は書込補助電圧Vwe以上、トランジスタ7
1′のオン耐圧は書込補助電圧Vwe以上、トラン
ジスタ71′のオフ耐圧は維持電圧Vs1以上とな
る。 For the above reasons, the absolute breakdown voltage of the transistor 61' is higher than the write auxiliary voltage Vwe , and the transistor 7
The on-breakdown voltage of the transistor 71' is higher than the write auxiliary voltage Vwe , and the off-breakdown voltage of the transistor 71' is higher than the sustain voltage Vs1 .
<本発明の説明>
本発明は上記回路構成に於いてダイオード62
を不要とするとともに書込電圧源63の電圧を変
化させることにより、選択絵素毎に書込輝度を変
え、中間調書込を行なうことが可能な薄膜EL素
子の回路方式を提供することを目的とするもので
ある。ダイオード62が不要となるのは上記耐圧
が軽減される理由として述べた(2)の場合が起こら
ないためである。<Description of the present invention> The present invention provides a diode 62 in the above circuit configuration.
The purpose of the present invention is to provide a circuit system for a thin film EL element that is capable of eliminating the need for the writing voltage source 63 and changing the writing brightness for each selected picture element to perform halftone writing. That is. The reason why the diode 62 is not required is because the case (2) mentioned above as the reason why the withstand voltage is reduced does not occur.
以下、本発明の1実施例について図面を参照し
ながら詳細に説明する。 Hereinafter, one embodiment of the present invention will be described in detail with reference to the drawings.
第6図は本発明の1実施例を示す基本回路図で
ある。第7図は第6図を簡略化した回路である。
また第8図は第6図に示す実施例の動作説明に供
するタイムチヤート図である。 FIG. 6 is a basic circuit diagram showing one embodiment of the present invention. FIG. 7 is a simplified circuit of FIG. 6.
8 is a time chart for explaining the operation of the embodiment shown in FIG. 6. FIG.
第6図、第7図に於いて同一符号はそれぞれ第
3図、第5図と同一内容を示す。ダイオード62
は撤廃されている。64は書込補助電圧保持用コ
ンデンサ、65はコンデンサ64を書込補助電圧
まで充電する前にダイオード24とともにコンデ
ンサ64の両端電位を零にリセツトするためのト
ランジスター、66はコンデンサ64とダイオー
ド23,24との共通接続部A点が維持電圧等の
高電圧まで上昇した時オフとなり、後述するエミ
ツタフオロワ94等を保護するダイオードであ
る。91はバイナリイ・データに対応した電流を
出力するDAコンバータ、92はDAコンバータ9
1の出力電流を低インピーダンスで受け、出力端
での電圧如何にかかわらず一定電流を流すための
トランジスタ、93はトランジスタ92のコレク
タ端子とエミツタフオロワ94のベース端子とに
共通接続され、該共通接続部C点の電圧を書込電
圧源63の電圧からDAコンバータ91の出力電
流に応じて低下させ、バイナリイ・データに対応
した電圧を発生させるための抵抗、94はC点で
の高インピーダンスを充分低くするため附加した
エミツタフオロワである。 The same reference numerals in FIGS. 6 and 7 indicate the same contents as in FIGS. 3 and 5, respectively. diode 62
has been abolished. 64 is a capacitor for holding the write auxiliary voltage, 65 is a transistor for resetting the potential across the capacitor 64 to zero together with the diode 24 before charging the capacitor 64 to the write auxiliary voltage, and 66 is the capacitor 64 and the diodes 23, 24. This is a diode that is turned off when the common connection point A with the terminal rises to a high voltage such as a maintenance voltage, and protects the emitter follower 94, etc., which will be described later. 91 is a DA converter that outputs a current corresponding to binary data, 92 is a DA converter 9
A transistor 93 is connected in common to the collector terminal of the transistor 92 and the base terminal of the emitter follower 94, and the common connection portion A resistor 94 is used to reduce the voltage at point C from the voltage of the write voltage source 63 in accordance with the output current of the DA converter 91, and to generate a voltage corresponding to binary data. This is the emitsuta follower added for this purpose.
トランジスタ65のコレクター側にはエミツタ
フオロワ94のベース端子と接続される経路上及
びダイオード66と接続される経路上にダイオー
ド95,95が介設されている。従つてトランジ
スタ65がオンの時点でエミツタフオロワ94の
ベース電位が零となりエミツタフオロワ94とダ
イオード66の共通接地点D点の電位が零とな
る。 Diodes 95, 95 are interposed on the collector side of the transistor 65 on a path connected to the base terminal of the emitter follower 94 and on a path connected to the diode 66. Therefore, when the transistor 65 is turned on, the base potential of the emitter follower 94 becomes zero, and the potential at the common ground point D of the emitter follower 94 and the diode 66 becomes zero.
書込動作を行なう前には、前述した如く書込絵
素の両端電位は零に設定されている。 Before a write operation is performed, the potentials across the write picture element are set to zero, as described above.
書込みに対する基本的動作は次のようにして行
なわれる。 The basic operation for writing is performed as follows.
(1) 書込動作に移る前にDIS信号によりトランジ
スタ65をオンにし、ダイオード24→コンデ
ンサ64→トランジスタ65の経路でコンデン
サ64を放電させ、両端電位を零にする(リセ
ツト)。同時に、この時点までにDAコンバータ
91に所要の値をセツトする。この結果D点の
電圧=(書込電圧源63の電圧)−抵抗93の抵
抗値R×(DAコンバータ91の出力電流)とな
り適切な書込補助電圧になる。(1) Before proceeding to the write operation, the transistor 65 is turned on by the DIS signal, and the capacitor 64 is discharged along the path from the diode 24 to the capacitor 64 to the transistor 65, and the potential at both ends is brought to zero (reset). At the same time, the required values are set in the DA converter 91 up to this point. As a result, the voltage at point D = (voltage of write voltage source 63) - resistance value R of resistor 93 x (output current of DA converter 91), resulting in an appropriate write auxiliary voltage.
(2) 次にT2によりトランジスタ52をオンにす
れば、D点の電圧がダイオード66→コンデン
サ64→ダイオード23→トランジスタ52の
経路でコンデンサ64に印加され、コンデンサ
64の両端電圧が適切な書込補助電圧にセツト
される。コンデンサ64の値はELに書込を行
なつてもほとんど電位低下のないように大きく
選定されているので(〜1μF)一度書込電圧
に充電すれば、リーク分等は無視でき、そのま
まの電圧を保持する。(2) Next, when the transistor 52 is turned on by T 2 , the voltage at point D is applied to the capacitor 64 via the path of diode 66 → capacitor 64 → diode 23 → transistor 52, and the voltage across the capacitor 64 is adjusted to an appropriate value. is set to the included auxiliary voltage. The value of the capacitor 64 is selected to be large (~1μF) so that there is almost no potential drop even when writing to EL, so once it is charged to the write voltage, leakage etc. can be ignored and the voltage remains unchanged. hold.
(3) 続いて前述したと同様の方式により書込動作
を行なえば、書込電圧に対応してEL素子の選
択絵素は書込まれる。(3) Subsequently, when a write operation is performed in the same manner as described above, the selected picture element of the EL element is written in accordance with the write voltage.
本発明に依れば以下の如き優れた効果が得られ
る。 According to the present invention, the following excellent effects can be obtained.
(1) 書込レベルは最大と最少で15V程度の差があ
るため、零から書込パルスを印加した場合精度
よく所期のレベルのパルスを印加するのは困難
であるが、本発明では書込電圧源の電圧(〜
40v)に対する15Vの変化であるので高い精度
で電圧印加を行なうことができる。(1) Since there is a difference of about 15V between the maximum and minimum write level, it is difficult to apply a pulse at the desired level accurately when applying a write pulse from zero. Voltage of the included voltage source (~
40v), it is possible to apply voltage with high accuracy.
(2) 従来使用していた書込のためのフローテイン
グ電源が不必要になる。(2) The floating power supply used in the past for writing becomes unnecessary.
(3) DAコンバータは安価なものでも8ビツト程
度の分解能があり、ELの発光輝度の不均一性
を考慮して、書込レベル数を8レベル(3ビツ
ト)とした場合、残りの5ビツトを電極抵抗等
を考慮したレベル補正に用いることができる。
その上出力電圧は充分の精度で任意の非直線特
性をソフトウエアで実現できるので、画像の品
質がよくなる。(3) Even inexpensive DA converters have a resolution of about 8 bits, so if the number of writing levels is set to 8 (3 bits) in consideration of the non-uniformity of EL luminance, the remaining 5 bits can be used for level correction taking into consideration electrode resistance and the like.
Furthermore, the output voltage can have arbitrary non-linear characteristics with sufficient accuracy using software, resulting in improved image quality.
(4) 最少の部品数で調整用のボリユーム等のない
中間調書込回路を実現できる。(4) A halftone writing circuit without an adjustment volume can be realized with a minimum number of parts.
また上記駆動回路において、書込み絵素に書込
み電圧を印加して書込み駆動した後書込み電圧を
解除すると、書込み絵素には書込み電圧に対応す
る充電電荷が残つており、この残留電圧が第7図
のB点へ印加される。残留電圧はほぼ維持電圧V
s1と書込補助電圧Vweの重畳されたVs1+Vwe=
Vwの高電圧値である。この場合、トランジスタ
22はダイオード23によつて残留電圧からフロ
ーテイング状態にされているが、トランジスタ6
1′のドレインには残留電圧が印加されることに
なる。しかしながら、トランジスタ61′のソー
スには書込補助電圧を供給するコンデンサ64の
書込補助電圧値Vweが印加されているため、トラ
ンジスタ61′のソース−ゲート間の実質的要求
耐圧はVw−Vwe=Vs1でよく、従つて維持電圧
Vs1程度の耐圧を有するMOSトランジスタ素子を
用いることにより第3図で必要とされたフローテ
イング用のダイオード62,62,………を廃止
することができる。即ち、トランジスタ61′は
残留電圧に対してフローテイングにする必要がな
くなりダイオードの数が大幅に減少する。 In addition, in the above drive circuit, when the write voltage is applied to the write pixel to drive the write pixel and the write voltage is released, a charge corresponding to the write voltage remains in the write pixel, and this residual voltage is shown in FIG. is applied to point B of The residual voltage is almost the sustaining voltage V
V s1 +V we = superimposed of s1 and write auxiliary voltage V we
This is the high voltage value of Vw . In this case, the transistor 22 is kept in a floating state due to the residual voltage by the diode 23, but the transistor 6
A residual voltage will be applied to the drain of 1'. However, since the write auxiliary voltage value V we of the capacitor 64 that supplies the write auxiliary voltage is applied to the source of the transistor 61', the actual required withstand voltage between the source and gate of the transistor 61' is V w - It is sufficient that V we =V s1 , and therefore, the floating diodes 62, 62 , . I can do it. That is, the transistor 61' does not need to be floated due to residual voltage, and the number of diodes is greatly reduced.
尚、中間調書込はパルス幅を変えることによつ
ても可能であるが、薄膜EL素子に対しては以下
の理由により本発明の方が優る。 Note that halftone writing can also be performed by changing the pulse width, but the present invention is superior to thin film EL elements for the following reasons.
即ち、中間調をパルス幅の変化によりとると8
レベル程度でも最低輝度を与えるパルス幅は数μ
秒程度となり、大きな透明電極抵抗の存在のた
め、電極引出し部ではほぼ完全に印加されるとし
ても先端部では印加されない惧れがあり、輝度ム
ラが大きくなる。これに対して本発明の如く電圧
を変えて書込んだ場合には、充分のパルス幅がと
れる。また、パルス幅が狭いと電極選択トランジ
スタのhfe(MOSではgm)のバラツキがパルス
幅に大きな影響を与え、出力パルス幅はかなりの
バラツキを生ずる。これを除くためにはトランジ
スタの選別、抵抗等の調整が必要となり手間がか
かるのみならず、かなりのコストアツプにつなが
るが、本発明はこのような問題から解放されてい
る。本発明は単にメモリ付薄膜EL素子のみでは
なく、リフレツシユ型薄膜EL素子のように基本
絵素構成要素にコンデンサを含む場合にも実施可
能である。 In other words, if the intermediate tone is determined by changing the pulse width, 8
The pulse width that gives the lowest brightness is several microns even at a level level.
Due to the presence of a large transparent electrode resistance, even if the voltage is applied almost completely at the electrode lead-out portion, it may not be applied at the tip, resulting in large brightness unevenness. On the other hand, when writing is performed by changing the voltage as in the present invention, a sufficient pulse width can be obtained. Furthermore, when the pulse width is narrow, variations in hfe (gm in MOS) of the electrode selection transistor have a large effect on the pulse width, resulting in considerable variation in the output pulse width. In order to eliminate this problem, it is necessary to select transistors and adjust resistors, etc., which not only takes time and effort, but also leads to a considerable increase in cost, but the present invention is free from such problems. The present invention is applicable not only to a thin film EL element with a memory but also to a case where a basic picture element component includes a capacitor, such as a refresh type thin film EL element.
また本発明において、書込み駆動をするとき、
維持電圧を全絵素に印加し、書込用電圧を書込み
絵素にのみ加えるので、書込み絵素に書込み電圧
を印加して書込みが行われると同時に、その他の
絵素には維持電圧が印加され維持駆動することが
できる。この書込み駆動は維持電圧の印加タイミ
ングに合わせて行われる。 Further, in the present invention, when performing write driving,
The sustain voltage is applied to all picture elements, and the write voltage is applied only to the write picture element, so at the same time that the write voltage is applied to the write picture element and writing is performed, the sustain voltage is applied to the other picture elements. Can be maintained and driven. This write drive is performed in accordance with the application timing of the sustain voltage.
駆動回路は先願発明よりダイオードアレイが少
なくなり、コスト縮減に寄与するとともに実装容
積も小さくなる。次に消去又は読出し駆動は維持
パルスの第4のタイミングと第1のタイミングの
間で行われ、上記書込み駆動と同じ要領で実施さ
れる。但し、初めに加える電圧は維持電圧Vs1で
はなく、消去あるいは読出し電圧より書込用電圧
Vweだけ低い電圧である。 The drive circuit has fewer diode arrays than the prior invention, which contributes to cost reduction and also reduces the mounting volume. Next, erasure or read driving is performed between the fourth timing and the first timing of the sustain pulse, and is performed in the same manner as the write driving described above. However, the voltage initially applied is not the sustain voltage V s1 but a voltage lower than the erase or read voltage by the write voltage V we .
第1図は先願発明の一実施例の回路図、第2図
は第1図のタイムチヤート、第3図は先願発明の
改良実施例の回路図、第4図は第3図の回路の動
作を説明するタイムチヤート、第5図は第3図の
簡略回路図を示す。第6図は本発明の1実施例を
示す基本回路図、第7図は第6図の簡略回路図、
第8図は第6図の動作説明に供するタイムチヤー
ト図である。
10:薄膜EL素子、20:維持電圧印加回
路、30:X電極のアース回路、40:維持電圧
印加回路、50:Y電極のアース回路、60:Y
電極選択回路、63′::書込用電圧源、64:
コンデンサ、70:X電極選択回路、81:耐圧
軽減電圧源、91:DAコンバータ。
Figure 1 is a circuit diagram of an embodiment of the earlier invention, Figure 2 is a time chart of Figure 1, Figure 3 is a circuit diagram of an improved embodiment of the earlier invention, and Figure 4 is the circuit of Figure 3. FIG. 5 shows a simplified circuit diagram of FIG. 3. FIG. 6 is a basic circuit diagram showing one embodiment of the present invention, FIG. 7 is a simplified circuit diagram of FIG. 6,
FIG. 8 is a time chart for explaining the operation of FIG. 6. 10: Thin film EL element, 20: Sustaining voltage application circuit, 30: X electrode earthing circuit, 40: Sustaining voltage application circuit, 50: Y electrode earthing circuit, 60: Y
Electrode selection circuit, 63'::Writing voltage source, 64:
Capacitor, 70: X electrode selection circuit, 81: Withstand voltage reduction voltage source, 91: DA converter.
Claims (1)
EL層を介在させてなり、印加電圧と発光輝度特
性にヒステリシス現象を呈する薄膜EL素子の駆
動回路に於いて、 維持電圧源と、第1のスイツチング素子を含
み、該第1スイツチング素子のオン時、前記マト
リツクス電極間に、前記薄膜EL層に対する維持
電圧を印加する回路と、 前記第1スイツチング素子と前記マトリツクス
電極の一方の電極間にあつて、コンデンサと第2
のスイツチング素子を含み、前記維持電圧の印加
後、前記第1スイツチング素子のオン状態を継続
し、前記第2スイツチング素子の選択的オン動作
により、前記コンデンサの充電電圧と前記維持電
圧を重畳して、前記一方の電極より他方の電極に
書込み電圧を印加する回路と、 データ信号に呼応して前記コンデンサの充電電
圧の電圧値を変換せしめる回路と、 を具備して成り、 前記第2スイツチング素子にはオフ時に、ドレ
イン側に書込み絵素に書込まれた充電電荷の残留
電圧が印加され、 中間調書込みを実行することを特徴とする薄膜
EL素子の駆動回路。[Claims] 1. A thin film between mutually orthogonal matrix electrodes.
A drive circuit for a thin film EL element that has an EL layer interposed therein and exhibits a hysteresis phenomenon in applied voltage and luminance characteristics includes a sustaining voltage source and a first switching element, and when the first switching element is turned on, , a circuit for applying a sustaining voltage to the thin film EL layer between the matrix electrodes; and a circuit for applying a sustaining voltage to the thin film EL layer between the first switching element and one of the matrix electrodes, a circuit for applying a sustaining voltage to the thin film EL layer;
After applying the sustaining voltage, the first switching element continues to be on, and the second switching element selectively turns on, thereby superimposing the charging voltage of the capacitor and the sustaining voltage. , a circuit that applies a write voltage from the one electrode to the other electrode, and a circuit that converts the voltage value of the charging voltage of the capacitor in response to a data signal, and the second switching element is a thin film that performs halftone writing by applying the residual voltage of the charged charge written to the writing picture element to the drain side when it is off.
EL element drive circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4818878A JPS54140428A (en) | 1978-04-21 | 1978-04-21 | Circuit system for thin film el element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4818878A JPS54140428A (en) | 1978-04-21 | 1978-04-21 | Circuit system for thin film el element |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54140428A JPS54140428A (en) | 1979-10-31 |
| JPS62516B2 true JPS62516B2 (en) | 1987-01-08 |
Family
ID=12796404
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4818878A Granted JPS54140428A (en) | 1978-04-21 | 1978-04-21 | Circuit system for thin film el element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS54140428A (en) |
-
1978
- 1978-04-21 JP JP4818878A patent/JPS54140428A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54140428A (en) | 1979-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10325554B2 (en) | OLED luminance degradation compensation | |
| US7145532B2 (en) | Image display apparatus | |
| US6731276B1 (en) | Active matrix light-emitting display apparatus | |
| CN1630437B (en) | image display device | |
| EP0595792B1 (en) | Method and apparatus for driving capacitive display device | |
| US7358935B2 (en) | Display device of digital drive type | |
| US6498438B1 (en) | Current source and display device using the same | |
| US6281868B1 (en) | Display | |
| JP2003330415A (en) | Image display device | |
| JP2620585B2 (en) | Display device driving method and device | |
| US4225807A (en) | Readout scheme of a matrix type thin-film EL display panel | |
| JP2001500995A (en) | Cell driving device for field emission display | |
| JP2619027B2 (en) | Display device driving method and device | |
| JPS62516B2 (en) | ||
| JPS62512B2 (en) | ||
| JPS62510B2 (en) | ||
| JPS62511B2 (en) | ||
| JPS624718B2 (en) | ||
| JPS62515B2 (en) | ||
| JPS624717B2 (en) | ||
| JPS62517B2 (en) | ||
| JPS6133198B2 (en) | ||
| US20250157393A1 (en) | Display device | |
| JPS638479B2 (en) | ||
| JPS62507B2 (en) |