JPS6252344B2

JPS6252344B2 -

Info

Publication number: JPS6252344B2
Application number: JP58182984A
Authority: JP
Inventors: Tendorukaaru Gautamu; Betsukaa Kurausu; Rihitaa Uorufugangu
Original assignee: Siemens Corp
Current assignee: Siemens Corp
Priority date: 1982-09-30
Filing date: 1983-09-30
Publication date: 1987-11-05
Also published as: ATE29607T1; DE3236302A1; EP0107026B1; EP0107026A1; DE3373573D1; US4600988A; JPS5985567A

Description

【発明の詳細な説明】本発明は、マルチプロセツサシステムを使用
し、 (a) プロセツサユニツト、結合メモリおよびプロ
セス信号入出力モジユールが１つの共通のシス
テムバスに接続可能であり、 (b) 各プロセツサユニツトが直接アクセス可能な
部分プログラムメモリおよびデータメモリを含
んでおり、 (c) バス制御部がそのつどプロセツサユニツトの
１つに対してのみ共通システムバスへのアクセ
スをレリーズするように構成されている作業機械における動作シー
ケンスのストアード・プログラム式制御装置に関
する。

マルチプロセツサシステムは調節および制御技
術にますます広く応用されるようになつてきた。
このようなシステムの詳細な説明はたとえば雑誌
“Elektronik”、1982年、第76〜95頁に記載されて
いる。個々のプロセツサが１つの共通バスを利用
する場合、常にバス割当ての問題が生ずる。公知
の方法では、最高の優先性を有するプロセツサが
バスへのアクセスを得るか、１つのプロセツサが
そのプログラムの完了後に共通バスをその次のプ
ロセツサに譲るかのいずれかである。すべてのこ
れらのバス割当てシステムは、作業機械における
実際プロセスが直接には制御されなくてよいかぎ
りは比較的に非クリテイカルである。このような
場合、なかんずく非常に速く進行するプロセスを
扱う場合、個々のプロセツサ相互間およびプロセ
スへの正しい割当ておよび同期化は比較的費用が
かかりかつ複雑である。さらに、プロセス内の特
定の事象に関して所定の反応時間を保証すること
も困難である。

さらに、マイクロプロセツサ・ベースの自由プ
ログラム可能な制御装置であつて作業機械の制御
のために利用される制御装置も既に知られてい
る。これらの制御装置では、検出された入力信号
からサイクリツクに進められるプログラムに従つ
てそのつどプロセスに必要な出力信号が得られる
（たとえばSiemens−Zeitschrift“Energiete−
chnik”、1982年、第２号、第54〜57頁または
Siemens Energietechnik、1979年、第136〜139
頁、Siemens−Zeitschrift、1979年、第43〜47
頁、ヨーロツパ特許出願第10170号、ドイツ連邦
共和国特許出願公告第2500320号、米国特許第
3921146号または第3942158号を参照）。

これらのプログラム可能な制御装置のいくつか
は直接に入出力信号によつて作動するのではな
く、いわゆるプロセス像によつて作動する。すな
わち、各作業サイクルの開始時に入力信号が照会
され、データメモリ内に格納される。ユーザープ
ログラムは格納されたデータによつて作動し、そ
れから出力信号を生ずる。記憶された出力信号は
作業サイクルの終了時に対応づけられているプロ
セス用出力モジユールから出力される。この種の
制御装置はたとえば前記ヨーロツパ特許出願第
10170号に記載されている。

本発明の目的は、バスアクセスに関して個々の
プロセツサユニツトの相互間の簡単な同期化を可
能とするように、また所定の反応時間を保証し得
るように、自由にプログラム可能な簡単な制御装
置をマルチプロセツサ技術で構成することであ
る。

この目的は本発明によれば、冒頭に記載したス
トアード・プログラム式制御装置において、 (d) バス制御部のメモリ内に共通システムバスへ
のプロセツサユニツトのアクセス順序およびそ
のつどのアクセス継続時間が基本クロツク時間
の選択可能な整数倍として記憶可能であり、 (e) これらの記憶値が、予め与えられた数の基本
クロツク時間からなるバイサイクルの一巡の際
に順次に相応のバスレリーズ信号の発生の役割
をすることを特徴とするストアード・プログラム式制御
装置により達成される。

本発明による制御装置では、バイアクセスの簡
単な同期化およびプロセスとの同調が可能であ
る。１つのバスサイクル内の各プロセツサユニツ
トのバスアクセスの順序および頻度の継続時間と
ならんで、何番目のバスウインドウが各プロセツ
サユニツトにより遅くともアクセスのために占め
られなければならないかも監視することができ
る。

バス制御部が同じく共通バスに接続される通信
プロセツサの構成部分であることは有利である。
個々のプロセツサユニツトおよび通信プロセツサ
を有する前記のモジユラー装置は１つの共通の構
成ユニツトにまとめられて、１つのケースにおさ
めることができる。

以下、図面に示されている実施例により本発明
を一層詳細に説明する。

モジユール構成のマルチプロセツサ自動化装置
は１つの通信プロセツサユニツト５および任意の
数の制御および（または）調節プロセツサユニツ
トを含んでいる。いまの場合、４つの同種の調節
または制御プロセツサユニツト１ないし４が設け
られている。すべてのプロセツサユニツト１ない
し５は１つの共通システムバス９を介して接続さ
れている。このシステムバス９には、プロセス８
（作業機械）に対する入出力モジユール７および
場合によつては他の周辺モジユールも接続されて
いる。プロセツサユニツト１に対応づけられてい
るブロセツサ、いまの場合には語プロセツサ１２
およびビツトプロセツサ１３、は１つのローカル
バス１６を介してユーザープログラムメモリ１４
またはデータメモリ１５と通信を行ない、プログ
ラムを独立的にかつ他のプロセツサユニツトの影
響なしに処理することができる。結合要素１１を
介しての外部システムバス９へのアクセスは入出
力モジユール７内の信号の状態および（または）
通信プロセツサユニツト５内の共通の結合メモリ
５３の内容の交換または読入れのためにのみ必要
である。同じことがその他のプロセツサユニツト
２ないし４に対してもあてはまる。

通信プロセツサユニツト５は、結合要素５５を
介して共通システムバス９に接続可能な結合メモ
リ５３とならんで、中央プロセツサ５１とプログ
ラムおよびデータメモリ５２と設定可能なクロツ
ク信号発生器６３を有するバス制御部６とを含ん
でいる。

通信プロセツサユニツト５は同じく結合要素５
４および５５を介して共通システムバス９に接続
することのできるローカルバス５６を有する。

共通システム９への個々のプロセツサユニツト
（CPU）１ないし４のアクセスはバス制御部６に
より制御される。このことは、バス制御部６から
出発する制御線６２がシステムバス９を相応に制
御するものとして簡単に示されている。当該のプ
ロセツサユニツトが、プログラムされたバス対応
付けに従つてバスレリーズ信号を受信すると、予
め与えられた時間内に共通システムバス９へのア
クセスについての報知が制御線６１を介してバス
制御部６に対して行なわれなければならない。通
信プロセツサユニツト５はさらに停止信号を介し
て制御プロセツサユニツト１ないし４を休止さ
せ、または停止信号の除去によりレリーズするこ
とができる。

各バスサイクル中のバス割当ては機械のクロツ
ク信号に関して、もしくは内部クロツク信号発生
器により制御される。そのために、第１の場合に
は、線８１により示されているように、プロセス
８からクロツク信号が導き出される。このクロツ
ク信号はたとえば作業機械の主駆動軸の回転数に
比例していてよい。この信号は作業機械の動作シ
ーケンスに関係する信号でありさえすればよい。
代替的に、基本クロツク信号は内部クロツク信号
発生器６３によつて作ることもできる。それによ
り、保証された反応時間が可能である。

クロツク信号発生器６３により与えられるクロ
ツク信号はユーザーにより個々に設定することが
できる。各プロセツサユニツト１ないし４には基
本クロツク時間Ｔの整数（ｎ_i）倍の時間Ｔ_i（ｉ
＝１〜４）、すなわちＴ_i＝ｎ_i・Ｔがバスアクセス時間として割当てられる。

さらに、１つのバスサイクルすなわちバス対応
付けマトリクスの一巡中の各プロセツサユニツト
のバスアクセスの順序および頻度が定められる。
このバス対応付けマトリクス（第２図の行ｇない
しｋに示されている）は通信プロセツサユニツト
５のなかに記憶されており、バス制御部６により
相応に評価される。

基本クロツク信号Ｔは第２図の行ａに示されて
いる。各プロセツサユニツト１ないし４のバスア
クセス継続時間Ｔ_iと各プロセツサユニツトのバ
スレリーズの間隔とはこの基本クロツク時間Ｔに
関係づけられる。たとえばプロセツサユニツト１
に対するバスレリーズ継続時間が示されている行
ｂからわかるように、このプロセツサユニツト１
は時間間隔T₁（行ｆ）内に共通システムバス６
へのアクセスを受入れる。この時間間隔T₁に
は、いまの場合、３つの基本クロツクすなわちn₁
＝３（行ｇ）が相当する。システムバス９を介し
てのそのつどのプロセス像の更新後にこのプロセ
ツサユニツト１はそのユーザープログラムを隣接
プロセツサユニツトと無関係に処理する。プログ
ラム処理の終了後にプロセツサユニツト１は時間
間隔T₁内の次回のバスレリーズまで待ちループ
内に分岐する。同様のことが他のプロセツサユニ
ツト２ないし４にもあてはまり、それらのバス割
当ては第２図の行ｃないしｅに時間間隔T₂ない
し_４で示されている。

システムバス割当てに対する時間T₁ないしT₄
は入出力および処理サイクル当り更新されなけれ
ばならない結合マーカーの数に関係する。

予め与えられたバス割当てマトリクスにより、
所定に反応時間が各プロセツサユニツトにより守
られ得ることが保証される。

第３図に示されているバス制御部６は、個々の
バスレリーズ信号EN₁ないしEN₄を個々のプロセ
ツサユニツト１ないし４に対する信号線６２上に
供給するバスレリーズ制御部６４と、メモリ６５
と、クロツク信号発生器６３によりクロツクされ
るカウンタ６７とを含んでいる。さらに、後で説
明する監視装置も設けられている。既に述べたよ
うに、各プロセツサユニツト１ないし４には基本
クロツク時間Ｔのｎ_i倍の時間Ｔ_i、すなわちＴ_i＝ｎ_i・Ｔがバスアクセス時間として割当てられる。

これらの値ｎは数値としてユーザーによりメモ
リ６５内にロードされ得る。それによつて、たと
えば第２図の例では、時間Ｔ_i＝ｎ_i・Ｔの割当て
およびアクセス順序の決定が下記のメモリパター
ンに従つて行なわれる。

n₁＝３ n₂＝６ n₁＝３ n₃＝６ n₁＝３ n₄＝６ n₁＝３ n₃＝６これらのデータｎ_iはバスレリーズ制御部６４
により順次にメモリ６５から呼出され、そのつど
カウンタ６７に入力される。カウンタ６７は次い
で基本クロツク信号Ｔで零に向けてダウンカウン
トされる。それによつて、そのつど個々のバスレ
リーズ時間T₁ないしT₄がバスレリーズ制御部６
４へのカウンタ６７のカウンタ状態の相応の報知
により得られる。このバス割当てマトリクスは、
たとえばいまの例では144μｓである１つのバス
サイクルの終了後に毎回繰返す。すなわち、いま
の例では、先ず１つのバスサイクルの開始の際に
カウンタ６７に値n₁＝３が入力され、同時にこの
値n₁に対応づけられているプロセツサユニツト１
がレリーズ信号EN₁により共通システムバス９に
接続される。カウンタ６７がクロツク信号Ｔによ
り零に到達していれば、バスレリーズ制御部６４
はプロセツサユニツト１に対するバスレリーズを
阻止する。同様のことが他のプロセツサユニツト
に対してもあてはまり、それらの占有パターンは
第２図のバス対応付けマトリクスに示されてい
る。追加的にバス制御部６内で、何番目のバスウ
インドウが各プロセツサユニツト１ないし４によ
り遅くともアクセスのために占められなければな
らないかが監視される。個々のプロセツサユニツ
ト１ないし４に対するこれらの値R₁ないしR₄は
たとえば下記の値である。

R₁＝１ R₃＝５ R₂＝２ R₄＝５これは、プロセツサユニツト１が各バスレリー
ズ時間中にバスを占有しかつそれによつてプロセ
スを操作しなければならないこと、プロセツサユ
ニツト２が各第２の可能なバスアクセス中にバス
にアクセスしなければならないこと等々を意味す
る。それによつてプロセスへの中央ユニツトの反
応時間が監視され得る。回路技術的にこれは第３
図のように、個々の値R₁ないしR₄がカウンタ６
８１ないし６８４に入力されかつこれらのカウン
タがバス監視制御部６６により対応プロセツサユ
ニツトの各バスレリーズの際にダウンカウントさ
れることにより解決される。その後、信号線６１
上の相応のバスアクセスの確認Q₁〜Q₄の際にカ
ウンタ６８１ないし６８４はそれぞれ再び初期値
にセツトされる。確認信号が予め与えられた反応
時間中に生起しなければ、当該のカウンタは最後
のバス割当て後に値０にあり、従つてまた予め与
えられた反応時間が超過されている。いまの場
合、監視される反応時間Ｔ_Rはプロセツサユニツ
ト１ないし４に対して下記の値である。

プロセツサユニツト１：Ｔ_R1＝（n₁＋n₂）・Ｔ・R₁＝（n₁＋n₃）・Ｔ・R₁＝（n₁＋n₄）・Ｔ・R₁＝36μsec ２：Ｔ_R2＝（n₂＋4n₁＋2n₃＋n₄）・Ｔ・R₂＝288μsec ３：Ｔ_R3＝（n₃＋2n₁＋n₄）・Ｔ・R₃＝（n₃＋2n₁＋n₂）・Ｔ・R₃＝360μsec Ｔ_R4＝（4n₁＋2n₃＋n₂＋n₄）・Ｔ・R₄＝720μsec 既述の制御部の範囲内で、他の監視も行なわれ
得る。たとえば必要なバスレリーズが利用されな
いと、結合メモリ５３内でマーカーがセツトさ
れ、それを次のプロセツユニツトが認識し得る。
これは誤り報知を発し、もしくは、安全上の理由
から２つの計算機が並列に作動している場合に
は、出力命令を引き受ける。冗長性および安全向
きシステムがこの仕方で比較的簡単に実現され得
る。

なお言及すべきこととして、通信プロセツサユ
ニツトの結合メモリ５０内には入出力モジール７
への個々のプロセツサユニツト１ないし４の対応
付けリストも内蔵されていてよく、またプロセツ
サ間の信号伝達基準、さらには場合によつては変
更可能な調節または他のパラメータも内蔵されて
いてよい。

必要であれば、単一のプロセツサユニツトによ
る作動も可能である。このような場合にはシステ
ムは通常のプログラム可能な制御装置に相当す
る。この場合には単に順次バスレリーズのかわり
に持続レリーズが行なわれる。

【図面の簡単な説明】

第１図はマルチプロセツサシステムのシステム
アーキテクチユアの原理ブロツク図、第２図は
個々のプロセツサユニツトへのバスアクセスの時
間的バス割当て、すなわちバス割当てマトリク
ス、を示す線図、第３図はバス制御部の回路の詳
細を示すブロツク図である。１〜４……プロセツサユニツト、５……通信プ
ロセツサユニツト、６……バス制御部、７……入
出力モジユール、８……プロセス（作業機械）、
９……システムバス、１１……結合要素、１２…
…語プロセツサ、１３……ビツトプロセツサ、１
４……ユーザープログラムメモリ、１５……デー
タメモリ、１６……ローカルバス、５１……中央
プロセツサ、５２……プログラムおよびデータメ
モリ、５３……結合メモリ、５５……結合要素、
５６……ローカルバス、６１，６２……信号線、
６３……クロツク信号発生器、６４……バスレリ
ーズ制御部、６５……メモリ、６６……バス監視
制御部、６７……カウンタ、６８１〜６８４……
カウンタ。

Claims

【特許請求の範囲】１マルチプロセツサシステムを使用し、 (a) プロセツサユニツト、結合メモリおよびプロ
セス信号入出力モジユールが１つの共通のシス
テムバスに接続可能であり、 (b) 各プロセツサユニツトが直接アクセス可能な
部分プログラムメモリおよびデータメモリを含
んでおり、 (c) バス制御部がそのつどプロセツサユニツトの
１つに対してのみ共通システムバスへのアクセ
スをレリーズするように構成されている作業機械における動作シー
ケンスのストアード・プログラム式制御装置にお
いて、 (d) バス制御部のメモリ内に共通システムバスへ
のプロセツサユニツトのアクセス順序およびそ
のつどのアクセス継続時間が基本クロツク時間
の選択可能な整数倍として記憶可能であり、 (e) これらの記憶値が、予め与えられた数の基本
クロツク時間からなるバイサイクルの一巡の際
に順次に相応のバスレリーズ信号の発生の役割
をすることを特徴とするストアード・プログラム式制御
装置。２特許請求の範囲第１項記載のストアード・プ
ログラム式制御装置において、基本クロツク時間
が内部クロツク信号発生器から、または作業機械
のクロツク信号から導き出されていることを特徴
とするストアード・プログラム式制御装置。３特許請求の範囲第１項記載のストアード・プ
ログラム式制御装置において、予め与えられた数
のバスレリーズのなかの各プロセツサユニツトの
バスアクセスの数が監視可能であることを特徴と
するストアード・プログラム式制御装置。４特許請求の範囲第１項記載のストアード・プ
ログラム式制御装置において、バス制御部が共通
システムバスに接続されている通信プロセツサユ
ニツトに対応づけられていることを特徴とするス
トアード・プログラム式制御装置。