JPS6252879B2 - - Google Patents
Info
- Publication number
- JPS6252879B2 JPS6252879B2 JP55103971A JP10397180A JPS6252879B2 JP S6252879 B2 JPS6252879 B2 JP S6252879B2 JP 55103971 A JP55103971 A JP 55103971A JP 10397180 A JP10397180 A JP 10397180A JP S6252879 B2 JPS6252879 B2 JP S6252879B2
- Authority
- JP
- Japan
- Prior art keywords
- computer
- communication control
- control device
- voice
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/16—Sound input; Sound output
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Health & Medical Sciences (AREA)
- Audiology, Speech & Language Pathology (AREA)
- General Health & Medical Sciences (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Communication Control (AREA)
Description
【発明の詳細な説明】
本発明は情報センタから端末へ音声応答を行な
うとき、通信制御装置の音声情報格納メモリを過
大にすることなく適確に応答できる通信制御装置
の制御方式に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a control method for a communication control device that allows an appropriate response without enlarging the voice information storage memory of the communication control device when making a voice response from an information center to a terminal.
公衆電話交換網を介し複数の端末と情報処理セ
ンタが接続されデータ伝送を行なう情報処理シス
テムの基本構成は第1図に示すようになつてい
て、第2図のタイムチヤートに示すように動作し
ている。電話機とテープ(カード)自動読取器付
きのデータテレホンと通称する端末A、プツシユ
ホンと称している端末B,C等が公衆電話交換網
EXCを介し、情報処理センタDPRCと接続できる
よう構成されている。端末Aのオペレータはまず
電話機のハンドセツトを持上げる。第2図Aは端
末Aの動作を示し、HOFはハンドセツトを持上
げたとき(フツクオフのとき)を示す。オペレー
タは電話交換網EXCからのダイヤル音を聞き、
情報処理センタDPRCの加入者番号をダイヤリン
グDALする。情報処理センタDPRCでは網制御装
置NCUがまず動作し(第2図B)、MDM(変復
調装置)に伝送するから(第2図C)、Ci信号が
オン状態となり、通信制御装置CCUに伝える
(第2図D)。通信制御装置CCUはここで、機械
的に自動処理する場所への接続がなされたことを
端末オペレータへ知らせることが望ましいが通常
は単に呼出音(リングバツクトーン)を送り返す
のみである。呼出音T(例えば2〜3秒間)の後
センタDPRCは着信したことをセンタ内の諸回路
とオペレータに伝えるためフツクオン状態を作
る。オペレータは呼出音が切れた後端末の送信釦
を押すと、端末装置は送信可能のときENQ信号
を作り、センタに送る。センタは準備良好のとき
応答信号ACKを返す。次にオペレータはデータ
文(TEXT)を送る。データ受信済の応答信号
ACKが戻つたときデータ終了信号EOTを送り、
暫くの時間待つてハンドセツトをオンフツクす
る。電子計算機CPUも終了してデータの伝送は
終了する。この場合の欠点は端末のオペレータが
十分訓練されてないとき、情報処理センタDPRC
の加入者番号を間違えて他所へダイヤリングした
ことに気付かず、或いはセンタが都合で運用停止
中である場合にも無効のデータを送つてしまうこ
とである。更に或人と通話すべき電話加入者が間
違えてセンタへダイヤリングしてもセンタから音
声応答がないため回線を長い間無効保留し、デー
タを送りたい端末が待たされることである。した
がつてセンタから音声応答を行なえば前述の欠点
は可成り改善されるので、その文章を短音節に区
切つて音声ドラム等に録音しておき、電子計算機
の指示により合成して応答することが考えられ、
電話計算センタ等で実用化されている。この装置
はすべて電子計算機の指令により動作するため計
算機に対する負荷が大きく、極めて大規模・高価
となる。またテープレコーダを導入することが考
えられるが、回線が単一の場合は良くても、複数
回線に応答する場合は矢張りテープレコーダを多
数台準備する必要があつて不適当である。 The basic configuration of an information processing system in which multiple terminals and an information processing center are connected via a public switched telephone network and perform data transmission is shown in Figure 1, and operates as shown in the time chart in Figure 2. ing. Terminal A, which is commonly known as a data telephone with a telephone and an automatic tape (card) reader, and terminals B and C, which are called pushphones, are connected to the public switched telephone network.
It is configured so that it can be connected to the information processing center DPRC via EXC. The operator at terminal A first picks up the telephone handset. FIG. 2A shows the operation of terminal A, and HOF shows when the handset is lifted (hook-off). The operator hears the dial tone from the telephone exchange network EXC and
Dial the subscriber number of the information processing center DPRC. In the information processing center DPRC, the network control unit NCU operates first (Figure 2B) and transmits to the MDM (modulator/demodulator) (Figure 2C), so the Ci signal turns on and is transmitted to the communication control unit CCU (Figure 2C). Figure 2D). The communication control unit CCU now preferably informs the terminal operator that a connection has been made to a mechanically automated processing location, but normally it simply sends back a ring back tone. After the ring tone T (for example, 2 to 3 seconds), the center DPRC establishes a hook-on state to notify the various circuits within the center and the operator that the call has arrived. When the operator presses the transmit button on the terminal after the ringer is turned off, the terminal generates an ENQ signal when it is ready to transmit and sends it to the center. When the center is ready, it returns a response signal ACK. Next, the operator sends a data statement (TEXT). Data received response signal
When ACK is returned, send data end signal EOT,
Wait a while and then turn off the handset. The electronic computer CPU also shuts down and data transmission ends. The disadvantage of this case is that if the terminal operator is not sufficiently trained, the information processing center DPRC
If the center is not aware that the subscriber number was dialed to another location by mistake, or if the center is out of service for some reason, invalid data may be sent. Furthermore, even if a telephone subscriber who is supposed to talk to a certain person dials the center by mistake, there is no voice response from the center, so the line is held inactive for a long time, and the terminal that wants to send data is forced to wait. Therefore, if a voice response is made from the center, the above-mentioned drawbacks can be alleviated considerably, so it is possible to divide the sentence into short syllables, record them on a voice drum, etc., and synthesize them according to instructions from a computer. considered,
It is put into practical use in telephone calculation centers, etc. Since all of this equipment operates according to instructions from an electronic computer, the load on the computer is large, making it extremely large and expensive. It is also possible to introduce tape recorders, but this may be fine if there is a single line, but it would be inappropriate to respond to multiple lines as it would be necessary to prepare a large number of tape recorders.
そのため情報処理センタにおける通信制御装置
に音声応答装置を設け、電子計算機からの指令に
より動作を開始させることが本発明の発明者によ
つて提案されている。第3図は通信制御装置の内
部構成と変復調装置を示すブロツク図である。第
3図において変復調装置MDMと網制御装置NCU
と変復調装置MDMとを接続し、センタから音声
応答を行なうときは通信制御装置CCUの指令に
より切替スイツチを切替え、網制御装置NCUと
音声アダプタとを接続する。通信制御装置CCU
内のLCFは回線接続機構で回線数と等しい回線
アダプタLA0,LA1,…と音声アダプタVOA
0,VOA1,…とで形成されている。PUは汎用
マイクロプロセツサ、MEMはマイクロプロセツ
サ動作用プログラムと回線制御用情報を記憶する
メモリ、IFはインタフエース、VOMは音声メモ
リで符号化された音声情報を例えばメツセージ単
位に蓄積している。電子計算機CPUが情報処理
センタへの着信を検知したとき、マイクロプロセ
ツサPUを起動し、音声メモリVOMから読出した
音声情報を、音声アダプタVOAにおいて音声に
変換して送出する。 For this reason, the inventor of the present invention has proposed that a voice response device be provided in a communication control device in an information processing center and that its operation be started in response to a command from a computer. FIG. 3 is a block diagram showing the internal configuration of the communication control device and the modulation/demodulation device. In Figure 3, the modem device MDM and the network control device NCU
and the modem device MDM, and when a voice response is to be made from the center, the changeover switch is changed according to a command from the communication control device CCU, and the network control device NCU and the voice adapter are connected. Communication control unit CCU
The LCF inside is a line connection mechanism that connects line adapters LA0, LA1, etc. equal to the number of lines and voice adapter VOA.
It is formed by 0, VOA1,... PU is a general-purpose microprocessor, MEM is a memory that stores microprocessor operation programs and line control information, IF is an interface, and VOM is a voice memory that stores encoded voice information in units of messages, for example. . When the computer CPU detects an incoming call to the information processing center, it activates the microprocessor PU, converts the audio information read from the audio memory VOM into audio in the audio adapter VOA, and sends it out.
本発明の目的はそのような通信制御装置の動作
を更に改良し、電子計算機から読出した音声情報
と通信制御装置側の音声情報を編集してから送出
できるようにした通信制御装置の制御方式を提供
することにある。 The purpose of the present invention is to further improve the operation of such a communication control device, and to provide a control method for the communication control device that allows audio information read from a computer and audio information on the communication control device side to be edited and sent out. It is about providing.
以下本発明の実施例について説明する。第4図
は第3図中のメモリMEM中におけるアドレス割
付と格納情報の例を示す図で、第5図は第3図中
の音声メモリVOMに格納されるメツセージとそ
れらを選択するコマンドの例を示す図である。ま
ず第4図においてアドレスは16進符号でX
“0000”からX“FFFF”で示している。LCWは
回線制御語を示しLCW0乃至15の16回線分が
X“0000”からX“00FF”までの256バイトを使
用している。各回線制御語LCWは16バイトで構
成され、その内容は左側に示してある。零バイト
目のLMDは回線の動作モード、回線接続アダプ
タの種類等の指定を電子計算機からの初期設定で
行なうもの、1バイト目のPCDは回線の伝送制
御手順を指定するバイトで、LMDと同様に初期
設定で行なうもの、2バイト目のPYNは回線ア
ダプタ、音声アダプタが実装されている機番を示
す。3バイト目のCMDは回線のコマンドコード
を格納するバイトで電子計算機から指令が発せら
れる毎に書替わるもの、4バイト目のDATは回
線の送受信データを電子計算機および回線接続機
構LCFと転送するためのバツフアである。 Examples of the present invention will be described below. Figure 4 is a diagram showing an example of address assignment and stored information in the memory MEM in Figure 3, and Figure 5 is an example of messages stored in the voice memory VOM in Figure 3 and commands to select them. FIG. First, in Figure 4, the address is in hexadecimal code
It is indicated by "0000" to X "FFFF". LCW indicates a line control word, and 16 lines LCW0 to LCW15 use 256 bytes from X"0000" to X"00FF". Each line control word LCW consists of 16 bytes, the contents of which are shown on the left. The 0th byte LMD specifies the line operation mode, line connection adapter type, etc. in the initial settings from the computer, and the 1st byte PCD is a byte that specifies the line transmission control procedure, similar to LMD. The second byte, PYN, indicates the machine number on which the line adapter and audio adapter are installed. The third byte, CMD, is a byte that stores the line command code and is rewritten every time a command is issued from the computer, and the fourth byte, DAT, is used to transfer line transmission and reception data to the computer and line connection facility LCF. It's a battle.
次にアドレスX“0100”乃至X“FEFF”には
制御プログラムCTPを格納し、残りのX
“FF00”乃至X“FFFF”の番地の256バイトは
ハードレジスタとして割当てている。X
“FF00”乃至X“FF7F”までは回線接続機構
LCFの制御レジスタとして割当て、1回線にR
0乃至R7の8アドレスを割当てるから、各種の
回線接続アダプタは最大8個のレジスタを用いて
制御を行なうこととなる。R0乃至R7の定義は回
線接続アダプタLA毎に決定する。次にX
“FF80”乃至X“FFFF”はマイクロプロセツサ
PUおよびインタフエースIFの制御レジスタとし
て使用する。 Next, the control program CTP is stored in addresses X “0100” to X “FEFF”, and the remaining
256 bytes at addresses "FF00" to X "FFFF" are allocated as hard registers. X
Line connection mechanism from “FF00” to X “FF7F”
Assigned as LCF control register, R to one line
Since eight addresses from 0 to R7 are assigned, various line connection adapters are controlled using a maximum of eight registers. The definitions of R0 to R7 are determined for each line connection adapter LA. Then X
“FF80” to X “FFFF” are microprocessors
Used as a control register for the PU and interface IF.
第5図の音声メモリVOMにはメツセージA、
メツセージB、…の複数のメツセージが格納さ
れ、各メツセージを選択するコマンドは右側に示
すように通信制御装置CCU側のコマンドCMD
1,CMD3、及び計算機側のコマンドCMD2と
がある。SCHは電子計算機の1サブチヤネル
を、DISKは計算機における例えばデイスクを示
しそれには符号化された音声情報(商品名・固有
名詞など)が格納され、そのバイト数は任意であ
る。なおコマンドCMD1,CMD3はVA0乃至
VA2,VB0乃至VB2の6バイトで形成され音
声メモリVOMのメツセージを指定する。VAはメ
ツセージの先頭アドレスを、VBはメツセージの
バイト数を示している。第5図においてはコマン
ドCMD1はメツセージBとメツセージXの選択
を、コマンドCMD3はメツセージAの選択がで
きることを示している。音声アダプタVOAの構
成を示す第6図において、LNBは回線番号設定
器、LNSは回線番号選択装置でプロセツサPUか
らアドレスバスB1に載つてくるアドレスにより
自分が選択されたか否かを設定器LNBの設定番
号と照合して判定する。RNDはレジスタ番号デ
コーダであつて、アドレスバスB1の情報中音声
アダプタの制御レジスタの番号情報をデコード
し、所定のレジスタRG0乃至RG7を選択する。
それは電子計算機から音声応答用メツセージ選択
コマンドCMD1が発信されると、通信制御装置
CCU中のプロセツサPUはメモリMEMにおける
該当回線の回線制御語LCWのコマンドバイト
CMDに前記選択コマンドを格納する。制御プロ
グラムは該コマンドで指定されているデータを電
子計算機からバイト毎に転送し、回線制御語の
DATバイトに格納する。次に制御プログラムは
CMDバイトの始めの3バイトを音声アダプタ
VOAのメモリアドレスレジスタMADにセツトす
る。残りの3バイトは音声アダプタVOAのバイ
ト数レジスタBYTにセツトされる。このときレ
ジスタ番号デコーダRNDの出力によりレジスタ
RG1乃至RG6が選択されて各バイトが格納され
る。即ち信号S2はレジスタRG1が選択された
ことを、信号S3はレジスタRG2が選択された
ことを、以下同様にレジスタが選択されたことを
示していて、信号S2、データバスB2からのデ
ータ及び書込信号WがアンドゲートA9により演
算され、バイトレジスタBYTの0乃至7ビツト
にデータバスB2の情報をセツトする。ここで書
込信号Wとは信号線C1,C2についてアンドゲ
ートA1で演算したもので、データバスB2の情
報がプロセツサから送出されていることを示して
いる。次に信号S3,B2データ、書込信号Wが
アンドゲートA10により演算されバイトレジス
タBYTの8乃至15ビツトにデータバスB2の情
報をセツトする。以下同様に信号S4はアンドゲ
ートA11によりバイトレジスタBYTの16乃至
23ビツトに情報をセツトする。また信号S5乃至
S6によりアンドゲートA12乃至A14を介し
てメモリアドレスレジスタMADの0乃至7ビツ
ト、8乃至15ビツト、16乃至23ビツトにデータバ
スB2の情報をセツトする。次にレジスタRGO
が選択され信号S1を発し、アンドゲートA6、
オアゲートOR2を経てラツチ回路FF2をセツト
する。ラツチ回路FF2の出力は音声メモリVOM
に対し最初のデータ転送要求を行なう開始信号で
あるから、メモリアドレスレジスタMADのアド
レスがバスB3により音声メモリVOMに入り該
当個所のメツセージをバスB4に載せてくるか
ら、アンドゲートA16を介し、バツフアレジス
タVDBに1バイト毎に格納する。D/Aはデイジ
タルアナログ変換器であつて、音声情報に変換し
切替スイツチSWの方へ送出する。1バイトの音
声情報が音声メモリVOMから取出されるとバイ
トレジスタBYTのバイト数が−1され、メモリ
アドレスレジスタMADのアドレスが+1され
る。また1回読出した音声メモリVOMの情報が
イネーブルのとき信号線C5が“1”となりアン
ド回路A8により信号S12を作りラツチ回路
FF2をリセツトし、且つラツチ回路FF1をセツ
トする。ラツチ回路FF1の出力はオア回路OR1
を介し変換器D/Aを制御し、音声変換動作を開始
させる。発振器OSによるサンプリング周期によ
りバツフアレジスタVDB、オア回路OR3からの
データを読込みアナログ信号に変換する。変換が
終つたとき信号S13を得てアンドゲートA5、
オア回路OR2を通つてラツチ回路FF2をセツト
する。そのため第2回の音声メモリVOMのデー
タ転送が要求される。音声情報が再び変換器D/A
に到達し次の音声が出て行くということを繰返
す。バイトレジスタBYTの設定数が零となつた
とき、零検出器ZRは信号S10を発生するので
アンド回路A5は閉じられ以後のデータ転送は要
求できず、また割込要求信号発生回路ITRはプロ
セツサPUに対し割込要求信号を発する。なおDV
は変換器D/Aが動作したとき第3図の切替スイツ
チSWを駆動するための駆動器である。プロセツ
サPUは音声アダプタVOAからの割込みを認識す
ると、第5図サブチヤネルSCHのバイトカウン
タが零でなければ、更に6バイトのデータ転送を
電子計算機間で行ない、該データを音声アダプタ
VOAのレジスタMAD,BYTにセツトする。音声
アダプタVOAは前述と同様な動作の音声変換を
行なう。若しサブチヤネルSCHのバイトカウン
タが零となつているとき、プロセツサPUはサブ
チヤネルSCHに終結報告を行なうので、第5図
のコマンドCMD2の発信を行なう。次にプロセ
ツサPUはコマンドCMD2を回線制御部LCWの
コマンドバイトに格納し、電子計算機から最初の
1バイトを持つてきて音声アダプタVOA内のレ
ジスタDTBに直接セツトする。デイジタル・ア
ナログ変換器D/Aは発振器OSのサンプリング周
期によりレジスタPTB内の格納情報を受領する
と同時にプロセツサPUに対し信号線S11によ
り次のデータ転送の割込要求を行なう(割込要求
信号発生回路ITR使用)。プロセツサPUはサブチ
ヤネルSCHのバイトカウンタが零か否か判定す
る。零でなければ更に電子計算機へ次のデータ転
送要求を行ない、データを取つてくる。そのデー
タをレジスタDTBにセツトし前述のように音声
変換させる。若しバイトカウンタが零となつてい
るときはコマンドCMD2の終結報告を行なう。
サブチヤネルSCHはコマンドチエインの指示が
あると次のコマンドCMD3の実行を開始する。
このとき当初の音声アダプタVOAの動作が行な
われ、サブチヤネルSCHのバイトカウンタが零
となるまで音声応答が続く。なお第6図において
バスB2のビツトD7は音声アダプタVOAが音
声メモリVOMからのデータを変換して音声応答
することの指令ビツト、ビツトD6は電子計算機
からのデータを変換することの指令ビツト、D5
は電子計算機からのデータ変換動作の終了を指示
するビツトである。またFF3はビツトD6によ
り動作中のときビツトされるラツチ回路である。 The voice memory VOM in Figure 5 contains message A,
Multiple messages such as message B,... are stored, and the command to select each message is given by the command CMD on the communication control unit CCU side as shown on the right.
1, CMD3, and computer side command CMD2. SCH indicates one subchannel of a computer, and DISK indicates, for example, a disk in the computer, in which encoded audio information (product name, proper noun, etc.) is stored, and the number of bytes is arbitrary. Note that commands CMD1 and CMD3 are VA0 to
It is formed of 6 bytes VA2, VB0 to VB2, and specifies a message in the voice memory VOM. VA indicates the start address of the message, and VB indicates the number of bytes of the message. In FIG. 5, command CMD1 indicates that message B and message X can be selected, and command CMD3 indicates that message A can be selected. In FIG. 6, which shows the configuration of the audio adapter VOA, LNB is a line number setting device, and LNS is a line number selection device. Determine by comparing with the setting number. RND is a register number decoder that decodes the number information of the control register of the audio adapter in the information on the address bus B1, and selects a predetermined register RG0 to RG7.
That is, when the computer sends the voice response message selection command CMD1, the communication control device
The processor PU in the CCU uses the command byte of the line control word LCW of the corresponding line in the memory MEM.
Store the selection command in CMD. The control program transfers the data specified by the command from the computer byte by byte, and reads the line control word.
Store in DAT byte. Next, the control program
The first 3 bytes of CMD byte are used as audio adapter.
Set in memory address register MAD of VOA. The remaining 3 bytes are set in the byte number register BYT of the audio adapter VOA. At this time, the register number is set by the output of the register number decoder RND.
RG1 to RG6 are selected and each byte is stored. That is, signal S2 indicates that register RG1 has been selected, signal S3 indicates that register RG2 has been selected, and so on. The input signal W is operated by the AND gate A9, and information on the data bus B2 is set in bits 0 to 7 of the byte register BYT. The write signal W is calculated by the AND gate A1 on the signal lines C1 and C2, and indicates that the information on the data bus B2 is being sent from the processor. Next, the signals S3, B2 data, and write signal W are operated by the AND gate A10, and information on the data bus B2 is set in 8 to 15 bits of the byte register BYT. Similarly, the signal S4 is input from 16 to 16 of the byte register BYT by the AND gate A11.
Set the information to 23 bits. Furthermore, information on the data bus B2 is set in bits 0 to 7, bits 8 to 15, and bits 16 to 23 of the memory address register MAD via AND gates A12 to A14 by signals S5 to S6. Then register RGO
is selected and emits a signal S1, and the AND gate A6,
Latch circuit FF2 is set via OR gate OR2. The output of latch circuit FF2 is audio memory VOM
Since this is the start signal for making the first data transfer request to the memory address register MAD, the address of the memory address register MAD enters the voice memory VOM via the bus B3, and the message at the corresponding location is placed on the bus B4. Store each byte in the far register VDB. The D/A is a digital to analog converter, which converts it into audio information and sends it to the changeover switch SW. When one byte of audio information is taken out from the audio memory VOM, the number of bytes in the byte register BYT is decremented by 1, and the address in the memory address register MAD is incremented by 1. Also, when the information in the audio memory VOM that has been read once is enabled, the signal line C5 becomes "1" and the AND circuit A8 generates the signal S12 and the latch circuit
FF2 is reset and latch circuit FF1 is set. The output of latch circuit FF1 is OR circuit OR1
The converter D/A is controlled via the converter D/A to start the audio conversion operation. The data from the buffer register VDB and OR circuit OR3 is read and converted into an analog signal using the sampling period of the oscillator OS. When the conversion is completed, the signal S13 is obtained and the AND gate A5,
Latch circuit FF2 is set through OR circuit OR2. Therefore, a second data transfer of the audio memory VOM is required. Audio information converter D/A again
is reached, the next sound is output, and the process is repeated. When the number set in the byte register BYT becomes zero, the zero detector ZR generates the signal S10, so the AND circuit A5 is closed and no further data transfer can be requested, and the interrupt request signal generating circuit ITR is connected to the processor PU. An interrupt request signal is issued to the Furthermore, DV
is a driver for driving the changeover switch SW shown in FIG. 3 when the converter D/A operates. When the processor PU recognizes an interrupt from the audio adapter VOA, if the byte counter of the subchannel SCH in Figure 5 is not zero, it further transfers 6 bytes of data between computers and transfers the data to the audio adapter.
Set in registers MAD and BYT of VOA. The audio adapter VOA performs audio conversion in the same manner as described above. If the byte counter of the subchannel SCH is zero, the processor PU reports termination to the subchannel SCH, and therefore sends the command CMD2 shown in FIG. 5. Next, the processor PU stores the command CMD2 in the command byte of the line control unit LCW, receives the first byte from the computer, and directly sets it in the register DTB in the audio adapter VOA. The digital/analog converter D/A receives the information stored in the register PTB according to the sampling period of the oscillator OS, and at the same time requests the processor PU for the next data transfer via the signal line S11 (interrupt request signal generation circuit (using ITR). The processor PU determines whether the byte counter of the subchannel SCH is zero. If it is not zero, the next data transfer request is made to the computer and the data is retrieved. The data is set in the register DTB and the voice is converted as described above. If the byte counter is zero, the completion of command CMD2 is reported.
Subchannel SCH starts executing the next command CMD3 upon receiving an instruction from the command chain.
At this time, the original operation of the voice adapter VOA is performed, and the voice response continues until the byte counter of the subchannel SCH becomes zero. In FIG. 6, bit D7 of bus B2 is a command bit for the voice adapter VOA to convert data from the voice memory VOM to give a voice response, bit D6 is a command bit for converting data from the computer, and D5 is a command bit for converting data from the computer.
is a bit that instructs the end of the data conversion operation from the electronic computer. Further, FF3 is a latch circuit which is bitted by bit D6 when it is in operation.
このようにして本発明によると電子計算機側に
おける音声情報格納装置に通信制御装置の内容と
は異なる情報を格納させ、通常は電子計算機のメ
モリが大容量であるため多量の商品名のように使
用頻度の少ない情報を格納させておくことができ
るから、通信制御装置において情報読出の命令相
互間の動作順序を設定すれば良い。通信制御装置
の音声メモリを過大にして動作速度を低下させる
ことがないため、通信制御装置の音声応答が適確
に行なわれる。 In this way, according to the present invention, information different from the content of the communication control device is stored in the voice information storage device on the computer side, and since the memory of the computer usually has a large capacity, it is often used as a product name. Since infrequent information can be stored, it is only necessary to set the order of operations between information read commands in the communication control device. Since the voice memory of the communication control device is not made too large and the operation speed is not reduced, the voice response of the communication control device can be performed appropriately.
第1図は情報処理センタを含むシステムの基本
構成を示す図、第2図は第1図の動作タイムチヤ
ート、第3図は通信制御装置の内部構成と変復調
装置を示すブロツク図、第4図は本発明の実施例
としてメモリ中におけるアドレス割付と格納情報
を示す図、第5図は音声メモリに格納されるメツ
セージと選択コマンドを示す図、第6図は音声ア
ダプタの構成を示す図である。
CPU…電子計算機、CCU…通信制御装置、
EXC…公衆電話交換網、DPRC…情報処理セン
タ、MDM…変復調装置、NCU…網制御装置、
LA…回線アダプタ、VOA…音声アダプタ、PU
…マイクロプロセツサ、MEM…メモリ、VOM…
音声メモリ、LCF…回線接続機構、LCW…回線
制御語、DISK…デイスク。
Fig. 1 is a diagram showing the basic configuration of the system including the information processing center, Fig. 2 is an operation time chart of Fig. 1, Fig. 3 is a block diagram showing the internal structure of the communication control device and the modulation/demodulation device, and Fig. 4 5 is a diagram showing address assignment and storage information in memory as an embodiment of the present invention, FIG. 5 is a diagram showing messages and selection commands stored in the audio memory, and FIG. 6 is a diagram showing the configuration of the audio adapter. . CPU...Electronic computer, CCU...Communication control device,
EXC...Public switched telephone network, DPRC...Information processing center, MDM...Modulator/demodulator, NCU...Network control device,
LA...Line adapter, VOA...Audio adapter, PU
…Microprocessor, MEM…Memory, VOM…
Voice memory, LCF...Line connection mechanism, LCW...Line control word, DISK...Disk.
Claims (1)
つデータ回線を介して複数の端末と接続された通
信制御装置において、 通信制御装置内に使用頻度の高い符号化された
音声情報を格納すると共に、電子計算機内に使用
頻度の低い符号化された音声情報を格納し、電子
計算機からのコマンドとして、上記通信制御装置
内に格納された音声情報を取り出して音声とする
コマンド及び上記電子計算機内の音声情報を取り
出して音声とするコマンドとを設け、 当該通信制御装置をそれらの各コマンドを実行
するように構成し、電子計算機から順次上記2つ
のコマンドを選択的に送出することにより、電子
計算機からの音声情報と通信制御装置内の音声情
報とに基づき音声変換を行つて、各端末装置へ当
該音声を送出するようにしたことを特徴とする通
信制御装置の制御方式。[Claims] 1. In a communication control device that operates according to commands from a computer and is connected to a plurality of terminals via a data line, the communication control device stores frequently used encoded voice information. At the same time, encoded voice information that is infrequently used is stored in the computer, and as a command from the computer, the voice information stored in the communication control device is extracted and converted into voice. By providing commands for extracting audio information in the computer and converting it into audio, configuring the communication control device to execute each of these commands, and selectively sending out the above two commands sequentially from the computer, 1. A control method for a communication control device, characterized in that voice conversion is performed based on voice information from a computer and voice information within the communication control device, and the voice is sent to each terminal device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10397180A JPS5728466A (en) | 1980-07-29 | 1980-07-29 | Control system for communication control device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10397180A JPS5728466A (en) | 1980-07-29 | 1980-07-29 | Control system for communication control device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5728466A JPS5728466A (en) | 1982-02-16 |
| JPS6252879B2 true JPS6252879B2 (en) | 1987-11-07 |
Family
ID=14368221
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10397180A Granted JPS5728466A (en) | 1980-07-29 | 1980-07-29 | Control system for communication control device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5728466A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4585907A (en) * | 1983-12-05 | 1986-04-29 | Gte Automatic Electric Incorporated | Speech synthesized telephone answering circuit |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5337607A (en) * | 1976-09-20 | 1978-04-06 | Tokuyama Soda Co Ltd | Preparation of alkylene clycol ether |
-
1980
- 1980-07-29 JP JP10397180A patent/JPS5728466A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5728466A (en) | 1982-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2584433B2 (en) | Method and apparatus for transmitting data messages to a selected telephone during a silence period between ringing signals | |
| KR930010298B1 (en) | Method of providing call processing service and additional call processing device | |
| JP2655364B2 (en) | Data transfer method and apparatus for communication between peripheral and master | |
| US4663777A (en) | Apparatus for controlling digital voice recording and playback over telephone lines and adapted for use with standard host computers | |
| JP2781815B2 (en) | Integrated MODEM that operates without a dedicated controller | |
| JP2562791B2 (en) | Priority data transfer method and apparatus for wireless telephone peripherals | |
| US5832240A (en) | ISDN-based high speed communication system | |
| US4365296A (en) | System for controlling the duration of the time interval between blocks of data in a computer-to-computer communication system | |
| US5298921A (en) | System for communicating with external device registers via two-byte data packets over a serial bus | |
| US5894594A (en) | Voice announcement broadcasting technique for base station of CT-2 cordless telephone | |
| JPS6252879B2 (en) | ||
| US6449364B2 (en) | Programmable hands free telephone system | |
| JP3063433B2 (en) | Microprocessor | |
| JP2515380B2 (en) | Transmission characteristic measuring device | |
| JPS61123244A (en) | Data communication processor | |
| KR100207826B1 (en) | Voice mail system using a single processor | |
| JPH1056506A (en) | Computer system with automatic mode switching function during automatic response | |
| JP2574628B2 (en) | Facsimile machine | |
| US20030112830A1 (en) | ISDN communications terminal apparatus | |
| JPH02217057A (en) | Facsimile equipment | |
| JPS59133766A (en) | Control system of abbreviated dial | |
| JPH11149438A (en) | DMA transfer device | |
| JPS63211950A (en) | PC answering machine | |
| JPS61168058A (en) | Storage device | |
| JPS6390954A (en) | personal computer |