JPS6252907B2 - - Google Patents

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は複数の計算機が、共通バスに接続され
た複数の入出力機器を制御するマルチ計算機シス
テムに関し、特に共通バスを統括管理する制御機
能を持つ複数のコントロールステーシヨンの構成
制御方式に関するものである。

ここで、「構成制御」とは、共通バスに接続さ
れた複数のコントロールステーシヨンのうち、常
時、ただ１つがマスターステーシヨンとして共通
バスの統括管理を行うようにし、マスターステー
シヨンが故障した場合、ただちに、残り待機中の
コントロールステーシヨン（モニターステーシヨ
ン）の１つが今までのマスターステーシヨンに代
わり、共通バスの統括管理を実行するようにコン
トロールステーシヨンを制御させることを意味す
る。

ここで、「統括管理」とは、共通バスの使用に
関する全ての制御或いは管理であり、計算機が、
共通バスを占有し、特定の入出力機器を制御する
ようなシステムにおいては、共通バスの占有制御
が大きな仕事である。

以下、統括管理をするコントロールステーシヨ
ンをマスターCST、マスターCSTが故障時に、
これに代つてマスターCSTになるうるコントロ
ールステーシヨンをモニターCST、これ以外の
コントロールステーシヨンをアイドルCSTと称
す。

〔従来技術〕

共通バスの一形態はループ状伝送路である。

近年、ループ状伝送路を多重化し、伝送路その
ものの信頼性を向上させたものが提案されてい
る。また、ループ状伝送路には、複数のCSTが
接続され、任意の１つをマスターCST、残りを
モニターCST或いはアイドルCSTとし、CSTの
構成制御により、特定のCSTがダウンした場合
でも、ループ状伝送路に接続されたシステムが、
システムダウンにならないようにしている。

従来、CSTは計算機と独立に、共通バスに接
続され、各CSTは、独自に、マスターCST、モ
ニターCSTを決定するようになつていた。

すなわち、モニターCSTは、共通バス上の信
号を監視することにより、マスターCSTが故障
したか否かを判断し、故障したと判断した場合、
自CSTをマスターCSTとし、共通バスの統括管
理を行うようにしている。この場合、モニター
CSTが２台以上ある場合、どちらのモニター
CSTがマスターCSTになるかは、予め決めてい
る場合が多いが、これは管理は複雑で、同時に２
つのモニターCSTがマスターCSTになろうとす
る場合がある。

また、マスターCSTそのものに故障がない場
合であつても、モニターCSTは、共通バス上の
信号が途絶えた場合は、マスターCSTの故障と
みなして、自分がマスターCSTになろうとする
場合がある。

このようなことがあつて、従来は、CST間
に、特別な信号線を設け、信号のやりとりによ
り、このような不都合を防止しようとする試みが
あるが制御が複雑となり、確実なCSTの構成制
御は困難であつた。

〔発明の目的〕

本発明の目的は、共通バス上の複数のCSTの
うち、１個のみをマスターCSTとし、その他の
CSTを、モニターCST又はアイドルCSTとなる
ように確実に制御するマルチ計算機システムにお
けるコントロールステーシヨン構成制御方式を提
供するにある。

〔発明の概要〕

本発明の特徴は、共通バスに接続された入出力
機器を制御する複数の計算機と各CSTを対応づ
けて接続し、マスターCSTをモニターCSTにす
るのは対応する計算機からの指令によつて行うこ
と、各CSTは当該CST自身の状態および共通バ
ス上の信号の状態を対応する計算機に報告するこ
と、どのCSTがマスターCSTになつているかの
情報は、各計算機が共通に使用する共通メモリに
格納し、更新しておき、各計算機は、対応する
CSTからの報告及び、他の計算機からの指令に
より、共通メモリの構成制御情報を参照して、構
成制御を行うようにし、且つ計算機が稼動を開始
するとき及び停止するときは該共通メモリの構成
制御情報を参照し、CSTの構成制御を行うよう
にしていることである。本発明によれば、構成制
御の情報は、１ケ所の共通メモリ上で管理される
ので、誤つて２つ以上のCSTがマスターCSTと
なることはない。

マスターCSTに接続されている計算機は、マ
スターCSTから、CST自身の故障報告をうける
と、共通メモリの構成制御情報を参照し、自分に
接続されているCSTがマスターCSTになつてい
ることを認識し、ただちにこれをアイドルCST
に書き換え、他の計算機へ、当該CSTがダウン
したことを報告する。

この報告をうけた計算機は共通メモリの構成制
御情報を参照し、自分に接続されているCSTが
モニターCSTの場合、これをマスターCSTに書
き換え、自分に接続されているCSTに対し、マ
スターCSTとなるよう指令を出す。

また、計算機が稼動するときは、共通メモリの
構成制御情報を参照して、当該計算機に接続され
ている共通バスに、共通バスを統括管理するマス
ター用のコントロールステーシヨンがないとき
は、当該計算機に接続されたコントロールステー
シヨンに、マスターのコントロールステーシヨン
になる指令を出力する。

更に、計算機が停止するときは、共通メモリの
構成制御情報を参照して、当該計算機に接続され
ているコントロールステーシヨンがマスターとな
つている場合のみ、他計算機に対して、その計算
機に接続されたコントロールステーシヨンがマス
ターになるような指令を出力する。

このように、計算機の稼動時および停止時を含
めて、各計算機が共通に使用する１ケ所の共通メ
モリの構成制御情報を参照して、CSTの構成制
御を行うので、構成制御は確実なものとなる。

〔発明の実施例〕

第１図は本発明が適用されるマルチ計算機シス
テムの一実施例である。

第１図において、１〜３は、計算機（以下
CPUと称す）であり、プログラムを内蔵し、こ
のプログラムを実行することにより、複数の入出
力機器１６〜１８を制御するものである。

４は、各CPU１〜３が共通に使用する共通メ
モリであり、後述するように、この中に、CST
の構成制御情報が格納される。

５〜７はCPU１〜３を共通バス、ここでは逆
向きのループ状伝送路１１，１２に接続するステ
ーシヨン（以下STと称す）であり、８〜１０
は、ループ状伝送路１１，１２の統括制御機能を
持つたコントロールステーシヨン（CST）であ
る。CST８〜１０はそれぞれ接続線８０，９
０，１００を介して対応するCPU１，２，３に
接続されている。１３〜１５は入出力機器（以下
Ｉ／Ｏと称す）１６〜１８をループ状伝送路１
１，１２に接続するマイクロステーシヨン（以下
μSTと称す）である。１９は各CPU１，２，３
間を接続する共通接続線であり後述するようにこ
の共通接続線１９を介して他計算機への指令を出
力する。各μST１３〜１５には自身の下に接続
されているＩ／ＯがどのCPUからの要求に対し
てサービスをすべきかを記憶する構成及びCST
からの指令に基づいてループを折り返す機能を有
している。どのCPUからの要求に対してサービ
スをすべきかは、サービスすべきCPUが確定し
ていない状態（この状態をニユートラル状態と称
す）で、CPUからの占有要求を該μSTが受取つ
たときに記憶され、この占有状態は該占有中の
CPUから占有解除の指令を受けたとき、および
他の占有中でないCPUから強制的に占有解除の
指令を受けたときに解除される。この占有要求指
令をCONC・RSV（Connect＆Reserve）コマン
ド、占有状態の解除指令をCONC・FREE
（Connect＆Free）コマンド、強制的に占有を解
除する指令をRESET・FREE（Reset＆Free）
コマンドと称す。μSTは自分の下に接続されて
いるＩ／Ｏに対する指令がCPUから送られてき
たとき、そのＩ／Ｏを占有しているCPU以外か
らの指令であれば、それがRESET・FREEコマ
ンドでないかぎり、その指令を受け付けない。こ
の機構を設けることによつて、ループバスにμ
STを介して接続されているＩ／Ｏは、複数CPU
から適正に共有される。即ち、CPU１から占有
されているＩ／Ｏ１６に対して、CPU２のユー
ザプログラムから誤つて入出力要求が発行されて
もＩ／Ｏ１６は現にサービス中の処理に乱れを生
じない。

CPU２からの入出力要求はμSTによつて拒否
されるからである。

各CPUは、このようなＩ／Ｏの接続状態の管
理を行なつており、各CPU内のメモリには、こ
のＩ／Ｏの接続状態を管理するテーブルが置かれ
ている。各CPUのオペレーテイングシステム
（OS）は、Ｉ／Ｏの占有状態を切り換える必要が
生じたとき、現に該Ｉ／Ｏを占有しているCPU
に連絡をし、該Ｉ／Ｏに対してCONC・FREEコ
マンドを発行するよう依頼する。依頼を受けた
CPUはCONC・FREEコマンドを該Ｉ／Ｏに発行
し、占有を解除し、依頼元CPUに対して占有を
解除した由の応答を返す。依頼元CPUはこの応
答を受け取つてからCONC・RSVコマンドを発行
し、該Ｉ／Ｏを占有する。現に該Ｉ／Ｏを占有し
ているCPUが停止状態ないし正常に動作してい
ないことが検出されたときは、依頼元CPUは、
RESET・FREEコマンドを発行し該Ｉ／Ｏの占
有状態を解除後、CONC・RSVコマンドを発行し
該Ｉ／Ｏを占有する。これらのＩ／Ｏの占有の遷
移に従い、各CPU内の管理テーブルを書き換え
るが、この管理テーブルは、CPU間共有メモリ
４に置いてもよい。

系の信頼性を高めるためにCSTは同一ループ
に複数接続される。CSTが１つであるとその
CSTが故障する場合があることもさることなが
ら、そのCSTの両側のステーシヨンで異常が生
じたとき、CSTから他のステーシヨンへ制御情
報が伝えられなくなり、ループが機能しなくなる
からである。この複数CSTが互いに独立ループ
を制御するようにすると、相互に矛盾した制御を
行なうことがあり得るので、複数CSTのうち１
つだけにループを制御する権限を与える。この権
限を与えられたCSTをMasterモードのCST（マ
スターCST）と称している。他のCSTは、ルー
プの状態監視をするモード（Moniterモード）に
あるが、又は単に受動的に動作するモード（Idle
モード）のいずれかにあり、Moniterモードにあ
るCSTをモニターCSTと称している。マスター
CSTからのみMST，STに対してループを折り返
すよう指令できるとともに、通常CPUとＩ／Ｏ
のデータ伝送に使われるループ１１と、ループの
監視信号等を伝送するために使われるループ１２
の切り替え等の指令ができる。マスターCSTは
ループに対して監視信号を送出する。

モニターCSTは、マスターCSTから送られて
くる監視信号を監視し、この監視信号が一定期間
検出できなかつたとき、マスターCSTが故障し
たと判断し、CPUに対して割り込みをかけ、マ
スターCSTの異常を報告する。マスターCSTは
ループの信号断を検出すると、２重化されている
ループの切り替（ループ１１とループ１２の切り
替）を試みる。これで運転が継続できればこのま
までよいが、継続できないときは、自CST内に
記憶されているループの構成情報（どのステーシ
ヨンがどのような相互関係、トポロジーで接続さ
れているかを示す）にもとづいて各ステーシヨン
にループバツク運転（ループの折り返し）を指示
する。ループの構成情報は、CSTがマスターに
なるようCPUから指令されるとき、該CPUから
CSTに対して転送されるが、マスターになるよ
う指令されるに先だち、あらかじめ各CSTに転
送されてもよい。マスターCSTがこのようなル
ープ制御を試みてもなお信号断がマスターCST
により検出されるとき、およびモニターCSTが
自分の異常を検出したときは、マスターCSTは
CPUに対して割り込みをかけマスターCSTから
アイドルCSTへ移行する。アイドルCSTにある
CSTは、ループに対して積極的に働きかけをす
ることはせず、またループの状態の監視も行なわ
ない。

マスターCSTないしモニターCSTは、CPUか
らマスターになるよう指令（この指令をマスター
コマンドと呼ぶ）を受けるとマスターとなり、ル
ープの制御権を得る。また、マスターCSTは、
CPUからのリセツト指令（リセツトコマンド）
によりモニターCSTに移行する。この状態の遷
移を第２図に示している。CSTは電源をONされ
ると、アイドルモードとなり、CPUから
CONC・RSVコマンドを受け取るとモニターモー
ドに移行する。これは、システムを最初にスター
トさせるとき、電源投入シーケンスの違いにより
無用なエラー処理をしなくてすむようにするため
である。即ち、CSTの電源が最初に投入され
CSTをモニターモードとすると当該モニター
CSTはループの監視を開始する。このタイミン
グとマスターモードCSTが定義されるまでの間
（マスターモードのCSTはCPUからの指令によつ
て定義されるので、CPUの電源が投入され、特
作可能となる以前にはマスターモードのCSTが
存在しない期間が生じる）にループが異常である
（マスターモードCSTの異常）とモニターモード
のCSTがこれを判断してしまうことになるが、
CPUからの指令によりモニターモードに移行す
ることとすればこの問題は生じない。

ループバスの運転モードの遷移を第３図に示し
ている。NL運転とは通常の運転形態であり２重
化ループの一方（これをNL：Normal Loopと呼
ぶ）でCPUとＩ／Ｏ間のデータ伝送を行ない、
他方（これをBLと呼ぶ）でループの監視を行な
うものである。NL運転中に、Normal Loopに異
常が検出されると、Back LoopにてCPUとＩ／
Ｏ間のデータ伝送が行なわれる。Normal
Loop，Back Line共に異常（たとえばループが
２本とも断線したとき）となつて、ループ一巡信
号が検出されなくなると、マスターCSTは、各
ステーシヨンに対してループの折り返しを指示
し、ループを一巡して（Normal Loopと折り返
し点とBack Loopと折り返し点を結ぶループ）
有意な信号が伝送し得るようループの構成制御
（ループバツク制御）を指示する。これによりル
ープ一巡する有意な信号が存在し、ループバスと
して機能をはたすようになつている運転モードを
LB運転（Loop Back運転）と称し、折り返し点
にはさまれたステーシヨンはループから切り離さ
れた状態となる。第３図で破線矢印は、Master
モードにあるCSTに対してCPUから通常運転へ
の復帰コマンド（RLBCコマンド）が発行された
ときに運転モードが遷移することを示す。CPU
からMasterモードのCSTに対してLB運転に移行
するような指令（SLBCコマンド）することがで
きる。このときMasteモードのCSTには折り返し
点となるべきステーシヨンを指示するが、
MasterモードのCSTは記憶しているループの構
成情報に従つて処理を行なう。

以上の動作を具体的に図面を用いて説明する。

ここで、CPU１及び、CPU１接続CST８を例
にとつて説明する。CPU２，３、及びCST９，
１０も同様である。

第４図にCST８のブロツク図を示す。CST８
は、マイクロプロセツサー８―１、マイクロプロ
グラムを内蔵する読出し専用メモリ（ROM）８
―２、書き込み可能なメモリ（RAM）８―３、
割込制御LSI（PICU）８―４、通信制御LSI
（HDLC）８―５、汎用入出力制御LSI（PPI）８
―６、タイマ（PTM）８―７、およびCPU１か
らの割込の内容を記憶する割込レジスタ８―９か
らなりこれらは共通BUS８―８にて接続され
る。

更に、データ伝送を促す、監視信号発生器８―
１１からの監視信号とHDLL８―５からのデータ
信号のどちらかを選択するマルチプレクサ
（MPXB）８―１２、マルチプレクサ（MPXB）
８―１２により選択された信号を送信するか、ル
ープ上の信号をそのまま送信する（IDLE）かを
選択するマルチプレクサ（MPXA）８―１７、お
よび逆方向のマルチプレクサ（MPXD）８―２
２、複数ループ全ての信号断を検出する検出器８
―１５およびこれらマルチプレクサへ選択指令を
発するLOOP CONTROL８―１４、信号受信回
路８―２０，２１、信号送信回路８―１８，１９
よりなる。又、接続計算機への報告用として、報
告レジスタ８―２７がある。割込みレジスタ８―
９および報告レジスタ８―２７は接続線８０を介
してCPU１に接続されている。以上のような構
成を用いて、具体的な処理を、第５図から、第９
図を用いて説明する。

第５図は、CST８内の、CPU１からの指令又
は、CST８の電源ONにより起動される処理を示
す。まずCST８は、電源ON時は、無条件に、
IDLEモードへ移行するとともにIDLEモードを
RAM８―３へ記憶する。IDLEモードでは、自ら
はLoop１１，１２に対し、Pass状態へ移行す
る。これはLooP CTL８―１４及びマルチプレク
サ８―１７又は８―２２により行なわれる。又、
CPU１からの指令が、AMSTER指令であつた場
合、自らはMASTERモードである事をRAM８―
３へ記憶し、Loop１１（Normal Loop）へ監視
信号を送出するとともに監視信号一巡待ちタイマ
８―７を起動する。又、CPU１からの指令がリ
セツト（Reset）であつた場合、自らは、
MONITORモードへ移行し、Loop１１，１２に
対してはPASS状態へ移行する。更に、相手
MASTER CSTからの監視信号待ちタイマ８―
７を起動する。第６図は現用ループからの割込に
より起動される割込み処理の一例を示す。ここで
現用とは、Normal Loop運転中はLoop１１，
Back Loop運転中はLoop１２の事を言う。割込
みは、Loo１１又は１２からの受信はマルチプレ
クサ８―１３を介して、HDLC８―５が受信し、
HDLC８―５からの割込が割込制御LS１８―４
にてMPU８―１へ受信割込みが入る。この割込
により第６図に示す割込処理プログラムが起動さ
れる。この時、受信データが、監視信号であつた
場合、MONITOR CSTは監視信号待ちタイマ８
―７を再起動させる。又、この割込が、HDLC
LSI故障の時は、自CSTがMASTERの場合、
Loop１１，１２の管理が維持できないと判断
し、Loopに対しPass状態へ移行し、IDLEモード
へ移行する。更に、接続CPU１へ自LST８，
MASTER故障を報告レジスタ８―２７へセツト
し報告する。

第７図は、現用ループ１１又は１２の信号断の
チエツク処理の一例である。信号断のチエツクは
MASTER CSTのみにて行い、信号断は信号断
検出器８―１５より検出し、汎用入出力制御LSI
のステータスへ反映させる事により検出する。信
号断がNormal運転中（Loop１１）であつた場
合、現用ループをBack Loop（Loop１２）へ切
換える。切換処理は、Loop CTL８―１４の指令
によりマルチプレクサＡ８―１７をしや断し、マ
ルチプレクサＤ８―２２に対しマルチプレクサＢ
８―１２からの信号をLoop１２へ送出するよう
にする。更にBack Loop（BL）１２に対し監視
信号を送出すると供に、Normal Loop故障を
CPU１へ報告する。信号断の時、Back Loop運
転中であつた場合、Loop１１，１２へ接続され
ているST５，６，７およびMST１３，１４，１
５に対し、Loop Back指令を送出し、Loop
Backモードへ移行する。更にBack Loop異常を
CPU１へ報告する。又、信号断が、Lood Back
運転中であつた場合、Loop１１，１２を管理で
きないと判断し、接続CPU１へ、自MASTER
CST Give upを報告する。第８図はCST内のタ
イムアウト処理の一例を示すもので、RAM８―
３記憶のCSTのモードがMONITORモードであ
つた時に、相手MASTERモードCSTからのPOL
信号を前もつて定めた一定時間内に受信しなかつ
た場合、本タイムアウトとなる。本タイムアウト
が発生した場合、相手MASTERモードCSTの故
障と判断し、CPU１へ割込により報告する。又
RAM８―３記憶のCSTモートがMASTERモード
であつた場合、自CST８が送出した監視信号が
ある一定時間内に、監視信号一巡待タイムアウト
となるが、本タイムアウトとなつた場合、自
MASTER CST故障をCPU１へ報告し、IPLEモ
ードへ移行する。第９図は、自CSTとCPUとの
交信手段が途絶えた場合の処理の一例である。本
例の場合、CPU１への報告がDMA（ダイレク
ト・メモリ・アクセス）にて行なわれた場合、
DMAエラーとなつた時自CSTと接続CPUとの交
信手段が途絶えたとしてRAM８―３内CSTモー
ドがMASTERモードであつた場合IDLEモードへ
移行し、Loopに対しては、PASS状態とする。

ループに接続されたＩ／Ｏ１６〜１８はそれぞ
れが別のCPUに占有される事が可能であるが、
ループに接続されている全Ｉ／Ｏを一括してある
CPUに占有させることも行なえる。これを行な
うためにはループを一括して占有しているCPU
から該ループ下の全Ｉ／Ｏに対してCONC・
FREEコマンドを発行し、新たにループを占有し
たいCPUから該ループの全Ｉ／Ｏに対して
CONC・RSVコマンドを発行する。このときルー
プがLB運転状態であり、Ｉ／Ｏがループから切
り離されていた状態であるとき該Ｉ／Ｏに対して
はCONC・RSVコマンドは届かないので、該Ｉ／
Ｏのみ新たにループを占有したCPUには占有さ
れないことになる。この不都合を防ぐため、
CPUは、MasterモードにあるCSTからの割り込
みにより報告される切り離されたＩ／Ｏがどれで
あつたかを記憶しておき、ループを通常運転に戻
したあと（MasterモードのCSTに対してRLB
（コマンドを発行したあと）該Ｉ／ＯにCONC・
RSVコマンドを発行する。このようにすること
により、ループの運転状態によらず、各CPU間
でループを一括占有、占有の切り換えが可能とな
る。

さて、マルチコンピユータシステムにおいて
は、CPUの構成制御と言うことが行なわれる。
たとえば、第１図でCPU１，２，３で業務Ａ，
Ｂ，Ｃをそれぞれ実行しているとして、業務Ａが
システム全体にとつて重要な仕事であつたとする
と、CPU１が異常を生じてダウンした時には残
りのCPU２，３で業務Ｂ，Ｃを継続してもシス
テム全体として意味がないことがある。従つてこ
のような場合には、CPU２を有し３によつて
CPU１で行なわれていた業務Ａを引き継がねば
ならない、また異常を生じたCPU１が占有して
いたりソースを全て解放して、他のCPU２，３
が処理を行なう上で、障害、外乱を与えないよう
にCPU１を停止せしめてやらねばならない。こ
のような処理をCPUの構成制御という。また、
CPUの異常がなくとも、システム運転の都合
上、計画的にあるCPUの動作を停止せしめるこ
と、CPU内で行なわれている業務内容の切り換
えを行なうこともある。これもCPUの構成制御
と言う。このような構成制御を行なうとき、
MasterモードのCSTが接続されているCPUが結
果として停止するような構成制御を行なうときに
は、他の生き残るCPUに接続されているCPUに
接続されているCSTをMasterモードとしなけれ
ばならない。なぜならば、接続されているCPU
が停止している状態では、MasterモードのCST
はループの異常を報告することができないし記憶
しているループの構成情報をCPUからの指示に
より更新することもできないからである。

また、MasterモードのCSTから該CSTが
Masterモードを維持できなくなつた由の連絡を
受けたCPUは、他のCPUの１つに対して、接続
されているCSTをMasterモードとするよう連絡
を出す。

CPUの構成制御に伴なうMasterモードのCST
の切り換は第１０図のように行なう。第１０図で
「CPUの切り離し」とは、対象CPUを停止せし
め、該CPUが占有していたりソースを解放する
処理を言う。「CPUの切り換え」とは、そのCPU
でそれまで行なわれていた業務を停止せしめ、該
業務が占有していたりソースを解放せしめ、新た
な業務を開始する処理を言う。「CPUの立上げ」
とは、それまで停止していたCPUを動作開始さ
せ、新たな業務を開始する処理を言う。CPUの
切り離し、立上げの場合の処理フローを、第１１
図、第１２図にそれぞれ記す。第１２図におい
て、ループがCPUに接続されているか否かは、
たとえば第１３図のごときテーブルをもつことに
よつて調べられる。第１３図で、３１は各CPU
から共通に参照できるCPU間共有メモリである
共通メモリGM（第１図の４）に格納しておく。
このテーブルはシステム全体のループバスの数だ
け（ループ１からループｎまで）あり各ビツト
０，１，２……をCPUの番号に対応させてお
く、即ち、ループ２用のビツト２が１ならばルー
プ２はCPU＃２のCPUに接続されており、０な
らばループ２はCPU＃２のCPUには接続されて
いない事を示す。また、このテーブルは他の
CPUの下のCSTをMasterモードとするよう依頼
するときにも用いられる。ループに接続されてい
るCSTのうちどれがMasterモードにあるかを求
めるのにも第１３図と同一の構造のテーブルを用
いる。但し、MasterモードCSTを管理する場
合、MasterモードのCSTを１で表わすと第１３
図において、各ループ用のテーブルで１であるビ
ツトは各列に唯一つだけであることが、各ループ
とCPUの接続関係を示す場合と異なる。第１４
図は各ループにMasterモードのCSTを設定処理
中か否かを示すものであり、同時に２つのCST
をMasterモードにすることがないようインター
ロツクをとるために用いられる。なお、これらの
テーブルを参照するときは、複数CPUから同時
に参照されないようインターロツクをとる必要が
あるのでこのテーブルをCPU間共通メモリであ
るGM４においた場合は、TEST and SET命令
等を用いてインターロツクをとる。

次に、CSTの側からの報告によるCSTの構成
制御について、第１５図、第１６図に示す。な
お、第１１図、第１２図、第１６図で、他CPU
にMasterモードを設定するよう連絡を出すと
き、連絡相手を決る方法は、たとえば第１３図の
ループとCSTの接続情報から、ループに接続さ
れているCSTを探し、該CSTを接続している
CPUのうち、切り離し対象となつているCPU、
現に停止しているCPUを除いたものから１つを
任意に選び出すことによつて行なえる。これは第
１図の共通信号線１９を用いて行う。なお、この
連絡は前述のように、１つのCPUを選び出して
から発行してもよいが、全CPUに連絡を出し、
連絡を受け取つたCPUが早いもの勝ちで、その
CPUに接続されているCSTをMasterモードとす
るようにしてもよい。但しその場合、現に
MasterモードであつたCSTを接続しているCPU
はこの連絡を無視しなくてはいけない。

〔発明の効果〕

このように、本発明によれば、複数CSTの構
成制御を、各CSTに接続された計算機が行い、
且つ各計算機は計算機の稼動開始時および停止時
についても、各計算機間で共通に使用する共通メ
モリに格納され、常時更新される構成制御情報を
参照して構成制御を行うので、確実なCSTの構
成制御が実現できる。

【図面の簡単な説明】

第１図は本発明が適用されるマルチ計算機シス
テムの一実施例構成図、第２図は、CSTの構成
制御の遷移を示す図、第３図はループバスの運転
モードの遷移を示す図、第４図は、本発明に使用
されるCSTの一実施例ブロツク図、第５〜第９
図は第４図の動作説明用フローチヤート、第１０
図は、CPUの構成制御に伴なうマスターモード
のCSTの切り換えを示す図、第１１図、第１２
図はそれぞれCPUの切り離し、立上げ時の処理
を示すフローチヤート、第１３図、第１４図はそ
れぞれ共通メモリに格納される構成制御情報の一
例を示す図、第１５図、第１６図はそれぞれ
CSTからの割込みによる構成制御の処理を示す
フローチヤートである。 １〜３…計算機、４…共通メモリ、８〜１０…
コントロールステーシヨン、１９…共通接続線。

Claims (1)

【特許請求の範囲】
1. １ 複数の計算機と、該複数の計算機に接続され
   計算機間で共通に使用される共通メモリと、該複
   数の計算機を接続する共通バスと、該共通バスに
   接続され、該計算機によつて制御される複数の入
   出力機器と、該共通バスに接続されるものであつ
   て、同時には１つのみがマスターステーシヨンと
   して共通バスの統括管理を行うように制御される
   複数のコントロールステーシヨンを有するマルチ
   計算機システムにおいて、各計算機と複数のコン
   トロールステーシヨンを対応づけて接続し、各コ
   ントロールステーシヨンは共通バスが正常に使用
   されているか否かの状態信号を対応する計算機に
   報告し、各計算機は、対応するコントロールステ
   ーシヨンからの該状態信号および他計算機からの
   指令にもとづき、該共通メモリに格納された構成
   制御情報を参照し、該構成制御情報の更新と、対
   応するコントロールステーシヨンへの構成制御指
   令を出すようにし、計算機が稼動をはじめるとき
   は、該計算機は、該共通メモリの構成制御情報を
   参照して当該計算機が接続されている共通バス
   に、共通バスの統括管理をするマスターのコント
   ロールステーシヨンが存在しているか否かを調
   べ、存在しない場合のみ当該計算機に接続された
   コントロールステーシヨンに対してマスターのコ
   ントロールステーシヨンになる指令を出し、計算
   機が停止するときは、該計算機は、該共通メモリ
   の構成制御情報を参照して、当該計算機に接続さ
   れたコントロールステーシヨンがマスターになつ
   ているか否かを調べ、マスターになつている場合
   のみ、他計算機に対して、その計算機に接続され
   たコントロールステーシヨンがマスターになるよ
   うな指令を出すようにしたことを特徴とするマル
   チ計算機システムにおけるコントロールステーシ
   ヨン構成制御方式。