JPS6253866B2 - - Google Patents
Info
- Publication number
- JPS6253866B2 JPS6253866B2 JP55187073A JP18707380A JPS6253866B2 JP S6253866 B2 JPS6253866 B2 JP S6253866B2 JP 55187073 A JP55187073 A JP 55187073A JP 18707380 A JP18707380 A JP 18707380A JP S6253866 B2 JPS6253866 B2 JP S6253866B2
- Authority
- JP
- Japan
- Prior art keywords
- display
- digit
- segment
- flag
- key
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Calculators And Similar Devices (AREA)
- Digital Computer Display Output (AREA)
Description
【発明の詳細な説明】
本発明は位表示に特徴を有する電子式卓上計算
機(以下「電卓」という)に関するものである。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an electronic desktop calculator (hereinafter referred to as "calculator") having a feature of place display.
従来、置数内容或いは演算結果の表示に所定の
位表示を付加するようにして、表示数値の大きさ
をわかり易いものとするようにした電卓がある。
しかし、この従来の電卓に於ては、整数部のみの
数値の表示に対してのみ上記位表示が付加される
ものであり、小数部を1桁でも含む数値の表示の
場合は上記位表示は全く行われないものでであつ
た。したがつて、小数部を含む数値の場合は表示
数値の大きさを一目で読み取ることができないと
いう問題点があつた。 2. Description of the Related Art Conventionally, there has been a calculator that adds a predetermined digit display to the display of entered numbers or calculation results to make it easier to understand the magnitude of the displayed numerical value.
However, in this conventional calculator, the above-mentioned digits are displayed only when displaying numbers with only an integer part, and when displaying numbers that include even one decimal digit, the above-mentioned digits are not displayed. It was something that was not done at all. Therefore, in the case of a numerical value that includes a decimal part, there is a problem in that the size of the displayed numerical value cannot be read at a glance.
本発明は上記問題点を解決することを目的とし
てなされたものであり、小数部を含む数値に対し
ても位表示を行わせ、整数部のみの数値及び小数
部を含む数値のいずれの場合も、表示数値の大き
さが一目で判別できるようにした電卓を提供しよ
うとするものである。 The present invention has been made with the aim of solving the above problems, and it allows digits to be displayed even for numbers that include a decimal part, and for both numbers that include only an integer part and numbers that include a decimal part. , an attempt is made to provide a calculator that allows the size of displayed numerical values to be determined at a glance.
以下、実施例に基づいて本発明を詳細に説明す
る。 Hereinafter, the present invention will be explained in detail based on Examples.
第1図は本発明の一実施例の外観を示す平面図
である。 FIG. 1 is a plan view showing the appearance of an embodiment of the present invention.
図に於て、1は数値キー(小数点キー)、2は
位指定キー、3は表示部である。 In the figure, 1 is a numerical key (decimal point key), 2 is a digit designation key, and 3 is a display section.
第2図は表示部の表示パターンを示す図であ
る。 FIG. 2 is a diagram showing the display pattern of the display section.
31は日の字セグメントであり、数字を表示す
るためのものであり、10桁分設けられている。3
2は小数点表示用セグメントであり、33はバン
クチユエーシヨン表示用セグメントである。34
は「万」表示用セグメントであり、上位6桁と最
下位桁の右下部に設けられている。35は「億」
表示用セグメントであり上位6桁と最下位桁の右
上部に設けられている。 31 is a Japanese character segment for displaying numbers, and is provided for 10 digits. 3
2 is a decimal point display segment, and 33 is a bank variation display segment. 34
is a segment for displaying "10,000" and is provided at the lower right of the upper six digits and the lowest digit. 35 is "billion"
This is a display segment and is provided at the upper right of the upper six digits and the lowest digit.
第3図は本実施例のシステム構成を示すブロツ
ク図である。 FIG. 3 is a block diagram showing the system configuration of this embodiment.
11はキーであり、12はインターフエース回
路である。また、3は表示部である。発振回路1
3は内部動作を行わせるためのクロツク信号を発
生する。リード・オンリー・メモリ(ROM)1
4より発生するインストラクシヨンに基づいて、
算術論理演算回路(ALU)15、ランダム・ア
クセス・メモリ(RAM)16にて各種演算が行
われる。カウンタ17、タイミング信号発生回路
18及び表示用RAM19は表示用信号を発生す
るためのものであり、表示部(液晶表示体)3に
接続されている。表示用RAM19の各ビツトは
表示部3の各セグメントと1対1に対応してお
り、ビツト内容が「1」のときは対応するセグメ
ントが点灯し、ビツト内容が「0」のときは対応
するセグメントが消灯する。 11 is a key, and 12 is an interface circuit. Further, 3 is a display section. Oscillation circuit 1
3 generates a clock signal for performing internal operations. Read-only memory (ROM) 1
Based on the instructions generated from 4,
Various operations are performed in an arithmetic logic unit (ALU) 15 and a random access memory (RAM) 16. The counter 17, the timing signal generation circuit 18, and the display RAM 19 are for generating display signals, and are connected to the display section (liquid crystal display) 3. Each bit of the display RAM 19 has a one-to-one correspondence with each segment of the display section 3, and when the bit content is "1", the corresponding segment lights up, and when the bit content is "0", the corresponding segment lights up. The segment goes out.
RAM16は第4図に示すように、演算用レジ
スタ4本X,Y,Z,V、メモリ用レジスタ1本
M、フラグ用レジスタ1本Fの合計6本のレジス
タで構成されている(4ビツト×16桁×6本=
384ビツト)。iは「億」表示位置記憶用カウン
タ、kは「万」表示位置記憶用カウンタ、DDは
小数点位置記憶用カウンタ、Fpは億キー操作を
記憶するフラグ、FMは万キー操作或いは万キー
を操作したのと同等状態になつたことを記憶する
フラグ、Dは小数点キー操作或いは小数点キーを
操作したのと同等状態になつたことを記憶するフ
ラグ、Fiは「億」が表示されていることを示す
フラグ、Fkは「万」が表示されていることを示
すフラグ、Qは億キーまたは万キー操作でセツト
し次の数字キー又は小数点キー操作でリセツトす
るフラグである。また、B1,B2,B3はインプツ
ト・バツフアである。 As shown in Figure 4, the RAM 16 consists of a total of 6 registers: 4 registers for calculations (X, Y, Z, V), 1 register for memory (M), and 1 register for flags (F). × 16 digits × 6 pieces =
384 bits). i is a counter for storing ``100 million'' display position, k is a counter for storing ``10,000'' display position, DD is a counter for storing decimal point position, F p is a flag for storing 100 million key operations, F M is 10,000 key operations or 10,000 keys. D is a flag that remembers that the state has become equivalent to operating the decimal point key, D is a flag that remembers that the state has become equivalent to operating the decimal point key, and F i is a flag that displays "100 million". Fk is a flag indicating that ``10,000'' is displayed; Q is a flag that is set by operating the 100,000 key or 10,000 key and reset by operating the next number key or decimal point key. Further, B 1 , B 2 , and B 3 are input buffers.
第5図は本実施例に於ける位表示に関連する部
分のフローチヤートである。 FIG. 5 is a flowchart of a portion related to position display in this embodiment.
図に於て、「13」はスモール0を表示するため
のコードである。また、例えば、「N→X1」は入
力された数字のコードを演算用兼表示用レジスタ
Xの最下位桁X1に入力する処理を示す。 In the figure, "13" is a code for displaying a small 0. Further, for example, "N→X 1 " indicates a process of inputting the input numeric code to the least significant digit X 1 of the calculation/display register X.
以下、第6図乃至第8図に示す例に基づいて動
作説明を行う。 The operation will be explained below based on the examples shown in FIGS. 6 to 8.
(1) 「567890000」の入力の場合
数字キー「5」の操作によりn2→n3→n23→
n24→n25→n26→n27→n28→n1と進み、レジスタ
Xの最下位桁X1に「5」が入力され表示され
る。次いで、億キーを操作するとn2→n3→n4→
n5→n6→n7→n8→n9→n1と進み、フラグFp,F
i及びQがセツトされると共にカウンタiに
「0」が入力される。これにより最下位桁の
「億」が表示される。(1) In case of inputting "567890000" By operating number key "5", n 2 → n 3 → n 23 →
The sequence proceeds as n 24 → n 25 → n 26 → n 27 → n 28 → n 1 , and "5" is input to the least significant digit X 1 of register X and displayed. Next, when you operate the 100 million keys, n 2 → n 3 → n 4 →
Proceeds as n 5 → n 6 → n 7 → n 8 → n 9 → n 1 , flags F p , F
At the same time as i and Q are set, "0" is input to counter i. This will display the lowest digit, ``billion''.
続いて、数字キー「6」を操作するとn2→n3
→n23→n24→n25と進みフラグFpがセツトされ
ていることからn25→n66と進み、更にフラグQ
もセツトされていることからn67以降の処理を
実行してn1に戻る。すなわち、n67でQをリセ
ツトし、n68でレジスタXの内容を4回左シフ
トした後、n69で数字「6」のコードをX4に入
力し、n70でコード「13」(スモール0を表示さ
せるためのコード)をX1〜X3に入力する。更
に、n71でカウンタiに「4」を入力し、n72で
フラグFiをセツトし、n73でカウンタkに
「0」を入力し、n74でフラグFkをセツトして
n1に戻る。これにより第6図の3段目に示す表
示が行われる。 Next, when you operate the number key "6", n 2 → n 3
→n 23 →n 24 →n 25 , and since the flag F p is set, it advances as n 25 →n 66 , and then the flag Q
Since this is also set, the process from n 67 onward is executed and the process returns to n 1 . That is , n 67 resets Q , n 68 left - shifts the contents of register Enter the code for displaying 0) into X 1 to X 3 . Furthermore, at n 71 input "4" into counter i, at n 72 set flag F i , at n 73 input "0" to counter k, and at n 74 set flag F k .
Return to n 1 . As a result, the display shown in the third row of FIG. 6 is performed.
次に、数字キー「7」を操作すると、前述の
場合と同様に、n2→n3→n23→n24→n25n66と進
むが、今度はフラグQがリセツトされているた
めn75に進み、X3の内容が「13」であるか否か
を判断する。今の場合は「X3=13」であるた
め、n76に進んで、数字「7」のコードをX3に
入力し、n1に戻る。続いて、数字キー「8」、
「9」を操作することにより、n78及びn80で、
それぞれ数字「8」のコード及び数字「9」の
コードがレジスタXに入力され、第6図の4段
目に示すような表示が行われる。 Next, when you operate the number key "7", the sequence advances as n 2 → n 3 → n 23 → n 24 → n 25 n 66 , as in the previous case, but this time the flag Q has been reset, so n Proceeding to step 75 , it is determined whether the content of X 3 is "13". In this case, "X 3 = 13", so proceed to n 76 , enter the code of number "7" in X 3 , and return to n 1 . Next, press the number key "8",
By operating "9", with n 78 and n 80 ,
A code for the number "8" and a code for the number "9" are respectively input to the register X, and a display as shown in the fourth row of FIG. 6 is performed.
(2) 「12345.67」の入力の場合。(2) When inputting "12345.67".
数字キー「1」の操作によりn2→n3→n23→
n24→n25→n26→n27→n28→n1と進み、レジスタ
Xの最下位桁X1に「1」が入力され表示され
る。次に万キーを操作するとn2→n3→n4→n5→
n10→n11→n12→n13→n14→n15→n17→n19→n1と
進み、フラグFM,Fk及びQがセツトされると
共にカウンタkに「0」が入力される。なお、
このときX1の内容は「1」、またX2〜X16の内
容は「15」(サプレスコード)となつているた
め、n15→n17→n19→n1と進む。これにより最下
位桁の「万」が表示される。 By operating the number key "1", n 2 → n 3 → n 23 →
The sequence proceeds as n 24 → n 25 → n 26 → n 27 → n 28 → n 1 , and "1" is input to the least significant digit X 1 of register X and displayed. Next, when you operate the ten thousand keys, n 2 → n 3 → n 4 → n 5 →
The process progresses as n 10 →n 11 →n 12 →n 13 →n 14 →n 15 →n 17 →n 19 →n 1 , flags F M , F k and Q are set, and "0" is input to counter k. be done. In addition,
At this time, the content of X 1 is "1" and the content of X 2 to X 16 is "15" (suppress code), so the process proceeds as n 15 → n 17 → n 19 → n 1 . This will display the lowest digit "10,000".
続いて、数字キー「2」を操作するとn2→n3
→n23→n24と進みフラグFMがセツトされてい
ることからn24→n41と進み、更にフラグQもセ
ツトされていることからn42以降の処理を実行
してn1に戻る。すなわち、n42でQをリセツト
し、n43でレジスタXの内容を4回左シフトし
た後、n44で数字「2」のコードをX4に入力
し、n45でコード「13」をX1〜X3に入力する。
更に、n46でカウンタkに「4」を入力し、n47
でフラグFkをセツトする。続いて、n48でフラ
グFiがセツトされているか否かを判断するが
今の場合は「Fi=0」であるためn45→n50と進
んで、カウンタDDに「0」を入力する。これ
により第7図の3段目の表示が行われる。 Next, when you operate the number key "2", n 2 → n 3
→ n 23 → n 24 , and since the flag FM is set, the process goes as n 24 → n 41. Furthermore, since the flag Q is also set, the process from n 42 onwards is executed, and the process returns to n 1 . In other words, reset Q with n 42 , shift the contents of register Enter 1 to X3 .
Furthermore, input "4" into the counter k at n 46 , and n 47
The flag F k is set with . Next, at n48 , it is determined whether the flag F i is set or not, but in this case, "F i = 0", so proceed as n45 → n50 and input "0" to the counter DD. do. This causes the display in the third row of FIG. 7 to be performed.
以後、数字キー「3」、「4」、「5」と操作す
ることによつて、数字「3」のコード、数字
「4」のコード、数字「5」のコードが、それ
ぞれX3,X2,X1に入力され、第7図の4段目
の表示となる。 From then on, by operating the number keys "3", "4", and "5", the code for the number "3", the code for the number "4", and the code for the number "5" will be changed to X 3 and X, respectively. 2 , is input to X1 , and the fourth row in FIG. 7 is displayed.
続いて、数字キー「6」を操作すると、n2→
n3→n23→n24→n41→n51→n53→n55→n57と進
み、n57以降の処理を実行してn1に戻る。すな
わち、n57でレジスタXの内容を1回左シフト
し、n58で数字「6」のコードをX1に入力し、
n59でカウンタkの内容のカウントアツプを行
う。続いて、n60でフラグFiがセツトされてい
るか否かを見る。今の場合は「Fi=0」であ
るためn60→n62と進み、フラグDがセツトされ
ているか否かを見る。小数点キーの操作は行わ
れておらず「D=0」であるため、n62→n63→
n64→n1と進み、フラグDをセツトすると共
に、カウンタDDに「1」を入力する。これに
より第7図の5段目の表示となる。続く数字キ
ー「7」の操作によつても略同様の処理が行わ
れ、第7図の6段目の表示となる。 Next, when you operate the number key "6", n 2 →
Proceed as n 3 → n 23 → n 24 → n 41 → n 51 → n 53 → n 55 → n 57 , execute the processing after n 57 , and return to n 1 . That is, at n 57 , shift the contents of register
At n59 , the contents of counter k are counted up. Next, at n60 , it is checked whether the flag F i is set. In this case, since "F i =0", the process proceeds from n 60 to n 62 and checks whether flag D is set. Since the decimal point key is not operated and "D=0", n 62 → n 63 →
The program proceeds as n 64 →n 1 , sets flag D, and inputs "1" to counter DD. This results in the display in the fifth row in FIG. Substantially the same process is performed by the subsequent operation of the number key "7", resulting in the display on the sixth row in FIG.
(3) 「10000.3」の入力の場合。(3) When inputting "10000.3".
「1」、「万」のキー操作により「1万」と表
示される所までは前述の(2)の場合と同一であ
る。 The process is the same as in case (2) above until ``10,000'' is displayed by pressing the ``1'' and ``10,000'' keys.
小数点キーを操作するとn2→n3→n4→n90と
進み、フラグQがセツトされているためn91に
進んでQをリセツトした後、n92でフラグFMが
セツトか否かを見る。「FM=1」であるため
n93以降の処理を実行する。すなわち、n93でレ
ジスタXの内容を4回左シフトした後、n94で
数字「0」のコードをX1〜X4に入力する。更
に、n95でカウンタkに「4」を入力し、n96で
フラグFkをセツトして、n99に進んで、フラグ
Fpがセツトは否かを見る。「Fp=0」である
ため、n99→n102→n103と進み、カウンタDDに
「0」を入力し、フラグDをセツトしてn1に戻
る。これにより第8図の3段目に示す表示とな
る。 When the decimal point key is operated, the sequence advances as n 2 → n 3 → n 4 → n 90 , and since flag Q has been set, it advances to n 91 and resets Q. Then, at n 92 , it is determined whether the flag F M is set or not. look. Since "F M = 1"
Execute the processing after n 93 . That is, after the contents of the register X are shifted to the left four times at n93 , the code of the number "0" is input to X1 to X4 at n94 . Further, at n95 , "4" is input into the counter k, at n96 the flag Fk is set, and at n99 it is checked whether the flag Fp is set or not. Since "F p =0", the process proceeds as n 99 → n 102 → n 103 , inputs "0" into counter DD, sets flag D, and returns to n 1 . This results in the display shown in the third row of FIG. 8.
次に、数字キー「3」を操作すると、n2→n3
→n23と進むが、フラグDはセツトされている
ためn34以下の処理に進む。すなわち、n34でレ
ジスタXの内容を1回左シフトした後、n35で
数字「3」のコードをX1に入力し、更にn36で
カウンタDDの内容の「1」カウントアツプを
行う。次いで、n37でフラグFkがセツトか否か
を見る。「Fk=1」であるためn38でカウンタ
kの内容を「1」カウントアツプする。更に
n39でフラグFiがセツトか否かを見るが、「Fi
=0」であるためそのままn1に戻る。これによ
り第8図の4段目に示す表示が行われる。 Next, when you operate the number key "3", n 2 → n 3
→n 23 , but since flag D has been set, the process advances to n 34 and subsequent steps. That is, after the contents of the register X are shifted to the left once at n34 , the code of number "3" is input to X1 at n35 , and the contents of the counter DD are counted up by "1" at n36 . Next, at n37 , it is checked whether the flag Fk is set. Since "F k =1", the contents of the counter k are counted up by "1" at n38 . Furthermore
At n39 , it is checked whether the flag F i is set or not .
= 0'', the process returns to n1 . As a result, the display shown in the fourth row of FIG. 8 is performed.
以上、置数内容の表示の場合を例にとり詳細に
説明したが、演算結果の表示の場合(概数表示の
場合も含む)は小数点位置に基づいて「万」表示
桁位置或いは「億」表示桁位置を算出し、その桁
の「万」或いは「億」を表示させるようにすれば
よい。 The above has been explained in detail by taking the case of displaying the contents of a numeric value as an example, but in the case of displaying the calculation result (including the case of approximate number display), the digit position for displaying "10,000" or "billion" is displayed based on the decimal point position. It is only necessary to calculate the position and display that digit as ``10,000'' or ``100,000,000.''
なお、「万」表示用セグメント及び「億」表示
用セグメントを表示部の全桁に対応して設ける構
成としてもよい。 Note that a configuration may be adopted in which segments for displaying "10,000" and segments for displaying "100,000,000" are provided corresponding to all digits of the display section.
以上詳細に説明した様に、本発明は、複数個の
数字セグメントを有し、多桁表示が可能な表示部
を備えた電子式卓上計算機において、前記複数個
の数字セグメント中の2個以上の数字セグメント
の各々につき、その上部に所定の位を表わす位表
示用セグメント(第1位表示用セグメント)を付
加すると共に、その下部に前記位表示用セグメン
トが示す位とは別の位を表わす位表示用セグメン
ト(第2位表示用セグメント)を付加し、前記表
示部で表示される数値に対応して、前記第1位表
示用セグメント間若しくは前記第2位表示用セグ
メント間で位の表示移動を行うか、又は同じ数字
セグメントに付加された前記第1表示用セグメン
トと前記第2表示用セグメントとの間で位の表示
切換を行う制御手段を設けたから、表示数値の特
定の桁の数字が下位桁の数字の表示態様の相違に
より移動する場合、移動前及び移動後のいずれに
あつても当該数字について位表示を行える様にで
き、さらに、前記第1表示用セグメントと前記第
2表示用セグメントとが同じ数字セグメントに対
して異なる位置に形成されるから、類似する位表
示用セグメントを設けた際(例えば、「千」と
「十」或いは「百万」と「百」等)、位表示の読み
誤りを防止できる。 As explained in detail above, the present invention provides an electronic desk calculator equipped with a display section that has a plurality of number segments and is capable of displaying multiple digits. For each number segment, a digit display segment (first digit display segment) representing a predetermined digit is added at the top, and a digit indicating a different digit from the one indicated by the first digit display segment is added at the bottom. A display segment (second place display segment) is added, and the digit display is moved between the first place display segments or the second place display segments in accordance with the numerical value displayed on the display section. Since the control means is provided to switch the digit display between the first display segment and the second display segment added to the same numeric segment, the number of a specific digit of the displayed numerical value is When moving due to a difference in the display mode of lower digit numbers, the digits can be displayed both before and after the movement, and furthermore, the first display segment and the second display segment segments are formed at different positions for the same number segment, so when providing similar digit display segments (for example, "thousand" and "ten", or "million" and "hundred", etc.), Misreading of the display can be prevented.
第1図は本発明の一実施例の外観を示す平面
図、第2図は同実施例に於ける表示部の表示パタ
ーンを示す図、第3図は同実施例のシステム構成
を示すブロツク図、第4図は第3図に示すRAM
16の構成図、第5図は同実施例に於ける位表示
に関連する部分のフローチヤート、第6図、第7
図及び第8図は、それぞれ同実施例に於て
「567890000」、「12345.67」及び「10000.3」を入
力する場合のキー操作と表示を示す図である。
符号 1:数字キー(小数点キー)、2:位指
定キー、3:表示部、31:日の字セグメント、
32:小数点表示用セグメント、33:パンクチ
ユエーシヨン表示用セグメント、34:「万」表
示用セグメント、35:「億」表示用セグメン
ト、11:キー、12:インターフエース回路、
13:発振回路、14:ROM、15:ALU、1
6:RAM、17:カウンタ、18:タイミング
信号発生回路、19:表示用RAM。
Fig. 1 is a plan view showing the external appearance of an embodiment of the present invention, Fig. 2 is a diagram showing the display pattern of the display section in the embodiment, and Fig. 3 is a block diagram showing the system configuration of the embodiment. , Figure 4 shows the RAM shown in Figure 3.
16 is a block diagram, FIG. 5 is a flowchart of a portion related to position display in the same embodiment, and FIGS. 6 and 7 are
8 are diagrams showing key operations and displays when inputting "567890000,""12345.67," and "10000.3," respectively, in the same embodiment. Code 1: Number key (decimal point key), 2: Place designation key, 3: Display section, 31: Japanese character segment,
32: Decimal point display segment, 33: Punctuation display segment, 34: "10,000" display segment, 35: "100 million" display segment, 11: Key, 12: Interface circuit,
13: Oscillator circuit, 14: ROM, 15: ALU, 1
6: RAM, 17: Counter, 18: Timing signal generation circuit, 19: Display RAM.
Claims (1)
可能な表示部を備えた電子式卓上計算機におい
て、 前記複数個の数字セグメント中の2個以上の数
字セグメントの各々につき、その上部に所定の位
を表わす位表示用セグメント(第1位表示用セグ
メント)を付加すると共に、その下部に前記位表
示用セグメントが示す位とは別の位を表わす位表
示用セグメント(第2位表示用セグメント)を付
加し、 前記表示部で表示される数値に対応して、前記
第1位表示用セグメント間若しくは前記第2位表
示用セグメント間で位の表示移動を行うか、又は
同じ数字セグメントに付加された前記第1表示用
セグメントと前記第2表示用セグメントとの間で
位の表示切換を行う制御手段を設けたことを特徴
とする電子式卓上計算機。[Scope of Claims] 1. In an electronic desktop calculator equipped with a display unit that has a plurality of number segments and is capable of displaying multiple digits, for each of two or more number segments among the plurality of number segments, , a digit display segment (first digit display segment) representing a predetermined digit is added to the upper part, and a digit display segment (first digit display segment) representing a digit different from that indicated by the digit display segment is added to the lower part. 2nd place display segment) and move the digit display between the 1st place display segments or the 2nd place display segments in accordance with the numerical value displayed on the display section, or An electronic desktop calculator characterized by comprising a control means for switching display of digits between the first display segment and the second display segment added to the same number segment.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18707380A JPS57111650A (en) | 1980-12-27 | 1980-12-27 | Electronic desk calculator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18707380A JPS57111650A (en) | 1980-12-27 | 1980-12-27 | Electronic desk calculator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57111650A JPS57111650A (en) | 1982-07-12 |
| JPS6253866B2 true JPS6253866B2 (en) | 1987-11-12 |
Family
ID=16199657
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18707380A Granted JPS57111650A (en) | 1980-12-27 | 1980-12-27 | Electronic desk calculator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57111650A (en) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5629308B2 (en) * | 1973-05-18 | 1981-07-07 | ||
| JPS5581840U (en) * | 1978-12-04 | 1980-06-05 |
-
1980
- 1980-12-27 JP JP18707380A patent/JPS57111650A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57111650A (en) | 1982-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4326265A (en) | Variable function programmed calculator | |
| CA1231455A (en) | Nonrestoring divider | |
| JPS6122808B2 (en) | ||
| US4580235A (en) | Electronic calculator with check function | |
| GB1115765A (en) | Improvements in or relating to electronic data processing apparatus | |
| US3634666A (en) | Electronic desk top calculator having a delay line and automatic decimal alignment | |
| US4519044A (en) | Small-sized electronic calculator capable of functioning as a musical instrument | |
| JPS6253866B2 (en) | ||
| US4164789A (en) | Electronic apparatus for dealing with numerical information | |
| JPS6321939B2 (en) | ||
| US3675000A (en) | Apparatus for arithmetic operations by alerting the corresponding digits of the operands | |
| JPS6356581B2 (en) | ||
| JPH0430071B2 (en) | ||
| JPS5882296A (en) | Dot matrix display system | |
| JPH05150726A (en) | Display device | |
| JPS594056B2 (en) | Key input control method | |
| JPH06168104A (en) | Electronic calculator | |
| JPH07319822A (en) | Small calculator with check function | |
| JPH0445069Y2 (en) | ||
| JP3086247U (en) | Pocket computer with numerical forecasting program | |
| JPS6032230B2 (en) | Display method of small electronic calculator | |
| JPS6022418Y2 (en) | Key-input electronic equipment | |
| US4651295A (en) | Electronic desk-top calculator | |
| JPS6234352Y2 (en) | ||
| JPS5975333A (en) | input device |