JPS625487B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は狭帯域のフイルタを使用し発振回路お
よび検波回路を構成する発振・検波装置に関する
もので発振の立上りを良好にすることを目的とす
る。

従来狭帯域のフイルタ（以下、B.P.Fと略す）
を用いて発振回路を構成する場合には、回路に正
帰還をかけて発振させているが、一般にフイルタ
には遅延時間が必ず存在するため発振の立上り波
形はその分だけなまつたものになつてしまうとい
う欠点があつた。また正帰還ループのゲインを上
げ過ぎると発振波形が矩形波になつたりオーバー
シユートをして発振するという欠点があつた。

本発明は正帰還ループのゲインを検波装置の出
力レベルにより制御し、常に最適のループゲイン
に制御することにより、発振の立上り特性を改善
せんとするものである。

第１図は本発明の一実施例を示すものであつ
て、１は検波装置として作動する場合の外部から
の入力端子、２は狭帯域のフイルタ（以下B.P.F
と略す）３はB.P.F２により波されて出てきた
出力を検波する検波器、４は発振装置として作動
させた場合の発振出力端子、５は検波装置として
作動させた場合のデイジタル的な出力端子、６は
発振装置として作動させる場合の外部からの制御
信号入力端子、７は入力端子６からの信号により
制御されるON、OFFスイツチ、８は検波器３の
アナログ的な検波出力端子、９は例えば半導体等
よりなる可変抵抗素子、１０は反転増幅器、１１
は増幅器である。この構成において今、検波装置
として動作する場合には入力端子６への入力は
“０”に保たれており従つてスイツチはOFF状態
なので２，９，１１，７には正帰還ループが構成
されず発振はしない。またB.P.F２で波された
目的の周波数の信号は検波器３に加えられ出力端
子５に“１”の出力が出る。

次に発振装置として作動する場合には、外部か
ら第２図のａに示す波形の信号が端子６に加えら
れ、スイツチ７は第２図ｂのように直ちにONと
なる。

一方、端子８から得られる検波器３のアナログ
的出力はこのときはまだB.P.F2の出力がないの
で“０”であり、従つて反転増巾器１０の出力は
“１”の状態になつており、可変抵抗９は導通抵
抗は非常に小さく、２，９，１１，７によるルー
プゲインは大きく、発振を開始する。

なおB.P.F2とには同図ｃのような出力立上り
遅れがあり、同様に検波器３にも立上りの遅れが
あるのでその検波出力レベルは第２図ｄのように
なる。従つて反転増幅器１０の出力も第２図ｅの
ようになりこの波形が、半導体スイツチ９に加え
られるとそのコレクタ、エミツタ間の抵抗は同図
ｆのように最初小さく、端子８からの出力に比例
して大きくなつてゆくので、ループゲインも大か
ら小へと変化することになる。

従つて発振波形はｇのようになり破線で示すよ
うな立上りの遅れや、オーバーシユートがない良
好な発振立上り特性となる。

以上説明したように本発明は発振の立上りを検
波装置で検波しその立上りレベルの変化をループ
ゲインにフイードバツクすることにより、常にル
ープゲインを最適に保つことができるので発振の
立上り特性を改善することができる。

【図面の簡単な説明】

第１図は本発明の一実施例における発振・検波
装置のブロツク図、第２図はその動作を示す波形
図である。 １……検波入力端子、２……狭帯域フイルタ、
３……検波装置、４……発振装置出力端子、５…
…検波装置デイジタル出力端子、６……発振制御
入口端子、７……スイツチ、８……検波装置アナ
ログ出力端子、９……可変抵抗素子、１０……反
転増幅器、１１……増幅器。

Claims (1)

【特許請求の範囲】
1. １ 狭帯域フイルター装置、このフイルター装置
   の出力を検波する検波器、外部からの発振制御信
   号で動作するスイツチ、このスイツチと前記フイ
   ルター装置とで構成される帰還ループに挿入さ
   れ、前記検波器の出力レベルにより上記ループの
   ループゲインを制御する制御手段とを有すること
   を特徴とした発振・検波装置。