JPS6257115B2 - - Google Patents
Info
- Publication number
- JPS6257115B2 JPS6257115B2 JP55123985A JP12398580A JPS6257115B2 JP S6257115 B2 JPS6257115 B2 JP S6257115B2 JP 55123985 A JP55123985 A JP 55123985A JP 12398580 A JP12398580 A JP 12398580A JP S6257115 B2 JPS6257115 B2 JP S6257115B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- thin film
- oxygen
- gas
- frequency discharge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/01—Manufacture or treatment
- H10N60/0912—Manufacture or treatment of Josephson-effect devices
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Description
【発明の詳細な説明】
本発明はジヨセフソン素子の製造方法に関する
ものであり、特に超電導電極間に介挿されている
酸化膜で構成されたジヨセフソン接合素子の製造
方法に関する。
ものであり、特に超電導電極間に介挿されている
酸化膜で構成されたジヨセフソン接合素子の製造
方法に関する。
超電導金属が薄い絶縁膜で隔てられていると
き、両者の間に電位差がなくても直流電流が流
れ、またバイアスをかけると電圧と比例した周波
数の交流が発生するというジヨセフソン効果が知
られている。このジヨセフソン効果は種々の分野
に応用され、ジヨセフソン接合素子の製造方法も
種々検討されている。
き、両者の間に電位差がなくても直流電流が流
れ、またバイアスをかけると電圧と比例した周波
数の交流が発生するというジヨセフソン効果が知
られている。このジヨセフソン効果は種々の分野
に応用され、ジヨセフソン接合素子の製造方法も
種々検討されている。
従来のジヨセフソン接合素子の製造方法によれ
ば、下層電極となる超伝導薄膜が蒸着等の方法に
よつて予め形成されている基板を真空槽内の高周
波放電用電極に取付け、酸素又は酸素を含む混合
ガス雰囲気中で高周波放電を起こして上記の超伝
導薄膜表面にトンネル層となる酸化薄膜を形成
し、次にその酸化薄膜表面に、上層電極となる第
２の超伝導薄膜を形成する工程によつて上層下層
の超伝導電極とそれらの間に介挿される酸化膜で
構成されるジヨセフソン接合素子が製造される。
この製造方法では上記酸化膜を形成する前に、上
記下層電極表面の汚染物質を除去することを目的
にアルゴンガス雰囲気中で高周波放電を起こし、
プラズマエツチングによつて下層電極表面を清浄
する方法も用いられる。
ば、下層電極となる超伝導薄膜が蒸着等の方法に
よつて予め形成されている基板を真空槽内の高周
波放電用電極に取付け、酸素又は酸素を含む混合
ガス雰囲気中で高周波放電を起こして上記の超伝
導薄膜表面にトンネル層となる酸化薄膜を形成
し、次にその酸化薄膜表面に、上層電極となる第
２の超伝導薄膜を形成する工程によつて上層下層
の超伝導電極とそれらの間に介挿される酸化膜で
構成されるジヨセフソン接合素子が製造される。
この製造方法では上記酸化膜を形成する前に、上
記下層電極表面の汚染物質を除去することを目的
にアルゴンガス雰囲気中で高周波放電を起こし、
プラズマエツチングによつて下層電極表面を清浄
する方法も用いられる。
この従来の製造方法は第１図に示すように高周
波放電による酸化膜の形成が放電開始直後に急激
に進行する。従つて膜厚が均一なピンホールの少
ない緻密な酸化膜が形成されにくいという欠点が
ある。またアルゴンガス雰囲気中でのプラズマエ
ツチングによつて上記の下層電極表面を清浄にし
た後、酸素又は酸素を含む混合ガス雰囲気中での
高周波放電を開始するまでの間に清浄な上記下層
電極表面が真空槽内の残留ガスによつて汚染され
るという欠点がある。
波放電による酸化膜の形成が放電開始直後に急激
に進行する。従つて膜厚が均一なピンホールの少
ない緻密な酸化膜が形成されにくいという欠点が
ある。またアルゴンガス雰囲気中でのプラズマエ
ツチングによつて上記の下層電極表面を清浄にし
た後、酸素又は酸素を含む混合ガス雰囲気中での
高周波放電を開始するまでの間に清浄な上記下層
電極表面が真空槽内の残留ガスによつて汚染され
るという欠点がある。
そこで本発明は上記欠点を解消して、超伝導薄
膜表面に膜厚が均一で且つピンホールの少ない緻
密な酸化膜を形成する方法を提供することを目的
とする。
膜表面に膜厚が均一で且つピンホールの少ない緻
密な酸化膜を形成する方法を提供することを目的
とする。
本発明の目的は下層及び上層の超伝導薄膜とそ
れらにはさまれた前記下層薄膜表面上の酸化膜と
から構成され、且つ前記酸化膜が酸素を含む雰囲
気中での高周波放電によつて前記下層薄膜表面上
に形成されるジヨセフソン接合素子の製造方法に
おいて、酸素を含まない雰囲気中での高周波放電
に前記下層薄膜をさらした後前記高周波放電を停
止することなく、前記雰囲気の一部又は全部を徐
徐に酸素ガスに置換し酸化膜を形成することを特
徴とするジヨセフソン素子の製造方法によつて達
成される。
れらにはさまれた前記下層薄膜表面上の酸化膜と
から構成され、且つ前記酸化膜が酸素を含む雰囲
気中での高周波放電によつて前記下層薄膜表面上
に形成されるジヨセフソン接合素子の製造方法に
おいて、酸素を含まない雰囲気中での高周波放電
に前記下層薄膜をさらした後前記高周波放電を停
止することなく、前記雰囲気の一部又は全部を徐
徐に酸素ガスに置換し酸化膜を形成することを特
徴とするジヨセフソン素子の製造方法によつて達
成される。
以下本発明を詳細に説明する。
基板上に下層電極となる超電導薄膜を蒸着、ス
パツタ等の方法で付着させ、リフトオフ、等の方
法で下層電極としてのパターンを形成する。この
工程では超電導薄膜表面上に膜厚10Åの酸化膜が
形成され、その酸化膜表面は、ウエツトな工程の
際に汚染される。次に前記基板を真空槽（ベルジ
ヤー）内に設けられた高周波放電用電極に取りつ
け、10-6Torr以下の高真空に真空槽内を排気す
る。次に希ガス、窒素ガス、好ましくはアルゴン
ガスをガス圧１×10-3〜１×10-1Torrで真空槽内
に導入し高周波放電を発生させる。その際の放電
電力0.05〜5W／cm2、放電時間１〜10分で超電導
薄膜上に形成されていた酸化膜は真空槽内に導入
された希ガス等のイオンのエツチング効果によつ
て除去せしめられ超伝導薄膜の清浄な面を露出す
る。
パツタ等の方法で付着させ、リフトオフ、等の方
法で下層電極としてのパターンを形成する。この
工程では超電導薄膜表面上に膜厚10Åの酸化膜が
形成され、その酸化膜表面は、ウエツトな工程の
際に汚染される。次に前記基板を真空槽（ベルジ
ヤー）内に設けられた高周波放電用電極に取りつ
け、10-6Torr以下の高真空に真空槽内を排気す
る。次に希ガス、窒素ガス、好ましくはアルゴン
ガスをガス圧１×10-3〜１×10-1Torrで真空槽内
に導入し高周波放電を発生させる。その際の放電
電力0.05〜5W／cm2、放電時間１〜10分で超電導
薄膜上に形成されていた酸化膜は真空槽内に導入
された希ガス等のイオンのエツチング効果によつ
て除去せしめられ超伝導薄膜の清浄な面を露出す
る。
次に放電電力を初めてそれの1/5〜1/100に低下
させた後徐々に希ガスの一部又は全部を酸素ガス
に置換してゆき超伝導薄膜表面上を酸化する。酸
素ガスを徐々に置換して該薄膜を酸化することに
より従来のような急激な酸化膜形成は行なわれず
安定した品質の酸化膜が形成される。しかしなが
ら酸素ガス導入当初は微量の酸素ガスでも酸化が
進行するので酸素ガス分圧を時間と共に指数関数
的に増加させる等の方法により酸素ガス分圧を
徐々に増加させるように注意をする必要がある。
酸素分圧が目的の分圧比になつた時点で分圧比を
固定する。所望の酸化膜の膜厚が形成された後、
真空槽内を10-6Torr以下の高真空に排気して上
記の酸化膜上に上層の電極となる超伝導薄膜を蒸
着、スパツタ等によつて形成する。この一連の方
法によつて清浄な緻密な酸化膜をトンネル層とし
て有するジヨセフソン接合素子が製造出来る。
させた後徐々に希ガスの一部又は全部を酸素ガス
に置換してゆき超伝導薄膜表面上を酸化する。酸
素ガスを徐々に置換して該薄膜を酸化することに
より従来のような急激な酸化膜形成は行なわれず
安定した品質の酸化膜が形成される。しかしなが
ら酸素ガス導入当初は微量の酸素ガスでも酸化が
進行するので酸素ガス分圧を時間と共に指数関数
的に増加させる等の方法により酸素ガス分圧を
徐々に増加させるように注意をする必要がある。
酸素分圧が目的の分圧比になつた時点で分圧比を
固定する。所望の酸化膜の膜厚が形成された後、
真空槽内を10-6Torr以下の高真空に排気して上
記の酸化膜上に上層の電極となる超伝導薄膜を蒸
着、スパツタ等によつて形成する。この一連の方
法によつて清浄な緻密な酸化膜をトンネル層とし
て有するジヨセフソン接合素子が製造出来る。
本発明の方法によれば超伝導薄膜間の酸化膜は
膜厚が従来より均一なピンホールの少ない清浄な
緻密なものが形成される。
膜厚が従来より均一なピンホールの少ない清浄な
緻密なものが形成される。
以下実施例を示す。
シリコン基板上に下層電極となるPb−In−Au
合金を蒸着し、リフトオフ法によつて下層電極と
してのパターンを形成し次にシリコン基板をベル
ジヤー内の高周波放電用電極に配置して
10-6Torr以下に排気する。その後アルゴンを１
×10-2Torrのガス圧でベルジヤー内に導入し高
周波放電を起す。0.3W／cm2の放電電力で２分間
放電を行なう。この時アルゴンイオンのエツチン
グ効果により、Pb−In−Au薄膜の清浄な面が得
られる。次に放電電力を初めの1/10である
0.3W／cm2に下げ、アルゴンと酸素ガスのガス圧
の和を１×10-2Torrに保ちつつアルゴンを酸素
ガスに徐々に置換しPb−In−Au薄膜を酸化す
る。第２図に放電時間と酸化膜厚との関係を示
す。酸素を導入10分後酸化膜厚が約50Åに達す
る。この方法により膜厚が均一でピンホールもな
く緻密な酸化膜が得られる。
合金を蒸着し、リフトオフ法によつて下層電極と
してのパターンを形成し次にシリコン基板をベル
ジヤー内の高周波放電用電極に配置して
10-6Torr以下に排気する。その後アルゴンを１
×10-2Torrのガス圧でベルジヤー内に導入し高
周波放電を起す。0.3W／cm2の放電電力で２分間
放電を行なう。この時アルゴンイオンのエツチン
グ効果により、Pb−In−Au薄膜の清浄な面が得
られる。次に放電電力を初めの1/10である
0.3W／cm2に下げ、アルゴンと酸素ガスのガス圧
の和を１×10-2Torrに保ちつつアルゴンを酸素
ガスに徐々に置換しPb−In−Au薄膜を酸化す
る。第２図に放電時間と酸化膜厚との関係を示
す。酸素を導入10分後酸化膜厚が約50Åに達す
る。この方法により膜厚が均一でピンホールもな
く緻密な酸化膜が得られる。
第１図は従来の製法による酸化膜厚の放電時間
依存性を示すグラフであり、第２図は本発明に係
る酸化膜厚の放電時間依存性を示すグラフであ
る。
依存性を示すグラフであり、第２図は本発明に係
る酸化膜厚の放電時間依存性を示すグラフであ
る。
Claims (1)
- 【特許請求の範囲】 １ 下層及び上層の超伝導薄膜とそれにはさまれ
た前記下層薄膜表面上の酸化膜とから構成され、
且つ前記酸化膜が酸素を含む雰囲気中での高周波
放電によつて前記下層薄膜表面上に形成されるジ
ヨセフソン接合素子の製造方法に於て、 酸素を含まない雰囲気中での高周波放電に前記
下層薄膜をさらした後、前記高周波放電を停止す
ることなく、前記雰囲気中に徐々に酸素を導入
し、酸化膜を形成することを特徴とするジヨセフ
ソン素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55123985A JPS5749285A (en) | 1980-09-09 | 1980-09-09 | Production of josephson junction element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55123985A JPS5749285A (en) | 1980-09-09 | 1980-09-09 | Production of josephson junction element |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5749285A JPS5749285A (en) | 1982-03-23 |
| JPS6257115B2 true JPS6257115B2 (ja) | 1987-11-30 |
Family
ID=14874181
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55123985A Granted JPS5749285A (en) | 1980-09-09 | 1980-09-09 | Production of josephson junction element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5749285A (ja) |
-
1980
- 1980-09-09 JP JP55123985A patent/JPS5749285A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5749285A (en) | 1982-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0334525A1 (en) | Method of etching a layer including polysilicon | |
| US5100504A (en) | Method of cleaning silicon surface | |
| US4299679A (en) | Method of producing Josephson elements of the tunneling junction type | |
| JP3122228B2 (ja) | プロセス装置 | |
| JPS6257115B2 (ja) | ||
| EP0100251A1 (fr) | Procédé de réduction de composé en couche sur un substrat, et son application à la fabrication de structure semiconductrice à effet de champ | |
| US3914127A (en) | Method of making charge-coupled devices | |
| JPS60145375A (ja) | Νｂ膜表面の不動態化処理方法 | |
| JPS5847466B2 (ja) | プラズマアッシング方法 | |
| JPS5943549A (ja) | アルミニウム配線層の形成方法 | |
| Inoue et al. | Nb/AlO x/Nb Josephson Tunnel Junctions Using Electron Beam Evaporation | |
| JPH1050680A (ja) | 白金薄膜の乾式食刻方法 | |
| JPS62296543A (ja) | 薄膜電極の形成方法 | |
| JPS63237419A (ja) | 表面保護方法 | |
| KR100234542B1 (ko) | 반도체장치의 제조방법 | |
| JPH0611038B2 (ja) | 表面処理方法 | |
| JPS5810855B2 (ja) | タソウハイセンコウゾウノセイホウ | |
| JPH06104213A (ja) | 半導体装置の製造方法 | |
| JPS61208879A (ja) | ジヨセフソン集積回路の製造方法 | |
| JPH05291416A (ja) | 多層配線の形成方法 | |
| JPH05112865A (ja) | 酸化物薄膜の形成方法 | |
| JPH02235335A (ja) | 半導体装置の製造方法 | |
| JPH05102774A (ja) | 積層構造電極の製造方法 | |
| JPS5972187A (ja) | 保護膜とその製造方法 | |
| JPH02183541A (ja) | 半導体装置の製造方法 |