JPS6258166B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、簡単にして多数の電力増幅器を合成
可能な電力増幅回路に関するものである。

第１図は従来のブリツジ接続電力増幅器の合成
による電力増幅回路のブロツク図であり、図中、
IN_-1は電源端子、IN_-2は励振入力端子、OUTは
出力端子、Ｔ―高周波トランス、A₁〜A₄は夫々
ブリツジ接続の電力増幅器（以下、単に増幅器と
云う）である。又、前記増幅器A₁〜A₄は夫々同
一回路で構成されており、例えば増幅器A₁にお
いて、ｅは励振入力端子、Ｂは電源端子、T₀は
励振トランス、Q₁〜Q₄はMOS FET、C₁はデカ
ツプリング用のコンデンサ、C₂はカツプリング
用のコンデンサ、（＋），（−）は逆相の関係にあ
る出力の得られる出力端子である。

ここで、上記増幅器A₁において、励振入力端
子ｅに入力が与えられると、励振トランスT₀に
よつてMOS FETであるQ₁〜Q₄のゲート・ソー
ス間に励振電圧が印加される。これにより、図示
する励振トランスT₀の巻線の極性信号にしたが
つてQ₁，Q₄およびQ₂，Q₃が交互にオン，オフの
スイツチング動作する。その結果、出力端子
（＋）および（−）の相互間には電源端子Ｂの電
源電圧を振幅として励振入力端子ｅよりの励振入
力の周波数で極性切替えを行つた波形が現われる
のである。すなわち、交流（高周波）に変換され
た出力が得られることになる。次いで、この得ら
れた出力は対接地形式ではないので対応して配さ
れた高周波トランスT₁で直流的に絶縁するとと
もに、平衡―不平衡の変換を行う。この時、必要
ならばインピーダンス変成も行なわれ、又、増幅
器A₂〜A₄の夫々も既述と同様の動作が行なわれ
ることは説明するまでもない。

上述の如くして増幅器A₁〜A₄からの出力は、
夫々対応する高周波トランスT₁〜T₄を経て対接
地信号として得られ、次いで、夫々の信号、この
場合は４系統の出力は合成されるのである。すな
わち、各出力はT₁₂，R₁₂とT₃₄，R₃₄および
T₁₂₃₄，R₁₂₃₄により構成されるハイブリツド合成
回路によつて合成され、出力として出力端子
OUTより得られるのである。なお、前記説明
中、T₁₂，T₃₄，T₁₂₃₄はハイブリツド合成用の高
周波トランスであり、R₁₂，R₃₄，R₁₂₃₄は不平衡
吸収用の抵抗である。

しかしながら、これまで述べたような回路構成
では、 (1) ブリツジ出力―不平衡出力変換の為の出力ト
ランス（高周波トランスT₁〜T₄）の他に合成用
のハイブリツドトランス（高周波トランス
T₁₂，T₃₄，およびT₁₂₃₄）が必要となつて回路構
成が複雑化するとともに、占有面積（体積）も
大きくなる。

(2) 増幅器Ａ―の数が２ⁿ（ｎ＝１，２，３，
…）の合成以外は合成の際に同一パワーでなく
なるのでその為の条件が増し、合成が容易でな
くなる。

(3) 適合負荷インピーダンスを一定として設計す
ると、合成数（増幅器Ａ―の数）が増す程、対
応する高周波トランスＴ―に要求されるインピ
ーダンス比が大きくなり、多数の合成には不向
きである。

更に、第１図に示した例では、使用する高周波
トランスにT₁〜T₄とT₁₂，T₃₄およびT₁₂₃₄の３種
類必要（合成する増幅器出力数の増加とともに増
す）となる等、多くの問題があつた。

本発明はこのような点に鑑みてなされたもので
あつて、ブリツジ出力―不平衡出力変換の為の出
力トランスに３巻線を適用し、合成回路を構成し
たものである。すなわち、複数の増幅器より成
り、その出力を合成して動作する電力増幅回路に
おいて、各増幅器対応に３巻線の出力トランスを
配し、更に、３巻線のうちの第１の巻線は夫々対
応する増幅器の出力を接続し、第２の巻線はその
全てを直列接続して電力増幅回路の出力端子と
し、第３の巻線は夫々に直列に吸収抵抗を挿入
し、かつ、並列に接続して構成したものであり、
このように構成したことにより前述した従来技術
の問題点の除去を図つたものである。以下、図を
用いて本発明を説明する。

第２図は本発明に係る電力増幅回路の一実施例
を示すブロツク図で、図中、A₁〜A₅は従来のそ
れと同様なブリツジ接続の増幅器であつて、その
数はここでは従来技術では合成が容易でない数の
５個である。Ｔは高周波の出力トランスで３巻線
より成るもので、その他は第１図のものと同じで
ある。更に、前記第３巻線の出力トランスＴは増
幅器A₁〜A₅に対応して配され、その第１の巻線
n₁は高周波出力の得られる増幅器A₁〜A₅の出力
端に接続されている。又、第２の巻線n₂はその全
てを直列接続して出力端子OUTに至り、第３の
巻線n₃はその巻き始めを全て共通に接続するとと
もに巻き終りを夫々吸収抵抗Ｒで終端、換言する
と第３の巻線n₃は夫々吸収抵抗Ｒを直列に挿入し
た上で並列接続されている。

ここで、出力トランスＴが理想のトランスであ
るとすると、吸収抵抗Ｒの値が∞においては増幅
器A₁〜A₅の出力を単に直列接続したことに等価
であり、又、吸収抵抗Ｒの値が零であれば第３の
巻線n₃が増幅器A₁〜A₅の出力電圧を等しくする
如く作用するので増幅器A₁〜A₅の出力を並列に
接続したのと等価であることは明らかである。

次に、吸収抵抗Ｒの値をあらかじめ選択し、設
定した場合に、各増幅器A₁〜A₅の負荷が互いに
アイソレーシヨン特性を有し、ハイブリツド合成
と等価の動作をすることを第３図を用いて説明す
る。

第３図は本発明の合成動作の原理を説明する説
明図であつて、図中、Ｔは第２図で示した出力ト
ランスと同様の３巻線の出力トランスであり、こ
こでは理想トランスとして論じる。又、夫々のト
ランスの第１の巻線n₁には入力電圧e₁，e₂，e₃，
e₄，e₅が供給され、第２の巻線n₂は全て直列接続
されて負荷抵抗Ｒ_Lに接続され、更に第３の巻線
n₃は夫々巻線に直列に吸収抵抗Ｒを挿入した上で
全て並列接続している。なお、図中、吸収抵抗Ｒ
の共通接続点を接地しているが、特に接地する必
要があるわけではなく、その時の使用状態に応じ
て使い分ければよいものである。

ここで、以上の如く接続された回路における負
荷抵抗Ｒ_Lの電圧e₀は、 e₀＝ｎ_２／ｎ_１e₁＋ｎ_２／ｎ_１e₂＋ｎ_２／ｎ_１e₃＋ｎ
_２／ｎ_１e₄＋ｎ_２／ｎ_１e₅ ＝ｎ_２／ｎ_１（e₁＋e₂＋e₃＋e₄＋e₅） …(1) となる。又、第２の巻線n₂の共通接続点の電圧ex
は、 となり、これはＮ個の第３の巻線、この場合は５
個の平均電圧である。又、トランス１個の巻線の
電流の関係式として、負荷電流（あるいは第２の
巻線の電流）をi₀、第１の巻線の電流をi₁₁、第３
の巻線の電流をi₃₁とすると、 i₀n₂＝i₁₁n₁−i₃₁n₃ …(3) が成立する。更に、第３の巻線電流i₃₁は、 i₃₁＝１／Ｒ・（ｎ_３／ｎ_１e₁−ex） …(4) で求められ、負荷電流i₀は、 i₀＝ｅ_０／Ｒ_Ｌ …(5) で求められるのである。

次に、以上求めた各式(1)〜(5)において、(3)式に
(4)，(5)式を代入し、更に(1)，(4)式を代入し、(2)式
を代入すると、 １／Ｒ_Ｌ・ｎ_２／ｎ_１・（e₁＋…＋e₅）・n₂＝i₁₁・n₁ −１／Ｒ・｛ｎ_３／ｎ_１・e₁−ｎ_３／５ｎ_１（e₁＋…
＋e₅）｝・n₃…(6) となり、これより第１の巻線電流i₁₁を求める
と、 i₁₁＝（ｎ_２／ｎ_１）^２・１／Ｒ_Ｌ（e₁＋…＋e₅）＋（
ｎ_３／ｎ_１）^２ ・１／Ｒe₁−（ｎ_３／ｎ_１）^２・１／５Ｒ・（e₁＋…
＋e₅）…(7) となる。ここで、 （ｎ_２／ｎ_１）^２・１／Ｒ_Ｌ＝（ｎ_３／ｎ_１）^２・１
／５Ｒ…(8) の条件が成立すると、（e₁＋…＋e₅）の項は消去さ
れ、第１の巻線電流i₁₁は入力電圧e₁にのみ比例す
ることになる。すなわち、 Ｒ＝Ｒ_Ｌ／Ｎ・（ｎ_３／ｎ_２）^２ …(9) の場合に各入力間にアイソレーシヨンを有する合
成回路として動作することが理解される。

なお、前記(9)式中、Ｎは合成する増幅器の数で
２，３，４…であつて、この場合は“５”とな
る。

以上述べた説明から理解出来るように本発明に
よれば、 (1) ブリツジ接続の増幅器の出力側に必ず接続さ
れる出力トランスの夫々に、第３の巻線を付加
するのみで新たにハイブリツド合成用のトラン
スが不要であるので、スペースは小さく、回路
が単純になるので、小型軽量化、経済性および
信頼性等の面で有効である。

(2) 合成する増幅器の数（Ｎ）は従来のそれと較
べて特に制限されることはなく、例えば第２
図，第３図で説明の如き５合成等の実現が容易
で、必要最低限の合成数による最適設計が可能
となる。

(3) 合成特性については、各入力間のアイソレー
シヨンが保証され、周波数に依存する回路素子
を使用していないので広帯域トランスと同程度
の広帯域特性が得られ、更に、増幅器の合成数
が増加してもそれら対応の出力トランスの第２
の巻線が直列接続されているので適合負荷イン
ピーダンスが低下せず、適度の巻数比のトラン
スで実現出来る。

(4) (9)式にて示す如く第３の巻線により吸収抵抗
Ｒの抵抗値が選択出来、しかも同一定格のもの
を合成数用意すればよいので、構成素子の標準
化が図れる。

(5) 吸収抵抗の一方の端子を接地することが出来
るので、一般的な終端用のダミーロード等が利
用出来、不平衡の検出等も容易に出来る。

等の優れた効果が期待出来るのである。

第４図は本発明に係る電力増幅回路の他の実施
例を示す回路図で、既述の５個の増幅器の合成と
は異なり、２個以上の任意の数の増幅器出力の合
成の場合を示すもので、Ｎ個の場合の吸収抵抗値
Ｒは既述した第１の実施例の場合と同様の計算に
より Ｒ＝Ｒ_Ｌ／Ｎ・（ｎ_３／ｎ_２）^２ で求められる。

又、第４図に示す回路では、ブリツジ出力の平
衡―不平衡変換特性の改善あるいは出力トランス
Ｔの出力を直列接続した場合の巻線間のストレー
容量による悪影響を軽減させる為に平衡度改善用
のトランスＴ_Bを用いているが、既述の如き本発
明の効果を損うものではない。更に、夫々の増幅
器A₁〜A₅の電源端子および励振端子をIN−₁₁，
IN−₁₂，…IN−_1oおよびIN−₂₁，IN−₂₂…IN−_2o
の如く図示しない独立した電源や変調器より電源
を供給し、および図示しない独立した励振回路よ
り励振する如く構成しているが、この場合でも第
１の実施例のそれと同様に動作するもので、何ら
問題を生ずることはない。増幅器A₁〜A₅につい
ても、第１の実施例同様、ブリツジ接続の増幅器
であるが、その増幅素子は所定の機能を備えてい
ればよく、第１図で示した回路構成に限定される
ものではない。

なお、以上述べた吸収抵抗Ｒの値については、
必ずしも計算値に等しいものを使用する必要はな
く、許容範囲において意図的に計算値より変化さ
せ、直列接続または並列接続に近い合成特性で使
用することも可能で、特に説明するまでもない事
項である。

以上、詳細に述べて来たように本発明によれ
ば、任意の数のブリツジ接続の増幅器を容易に合
成出来るので、素子損失の大比較的小さな（例え
ば100ワツト級）素子を用いて大電力を得る必要
のある固体化電力増幅回路による高出力ラジオ放
送機器等に利用可能で、これまで述べて来た優れ
た効果が期待出来るのである。

【図面の簡単な説明】

第１図は従来のブリツジ接続電力増幅器の合成
による電力増幅回路を示すブロツク図、第２図は
本発明に係る電力増幅回路の一実施例を示すブロ
ツク図、第３図は本発明の合成動作の原理を説明
する回路図、第４図は本発明に係る電力増幅回路
の他の実施例を示すブロツク図である。 IN−_１，IN−₁₁，IN−₁₂，…IN−_1oは電源端
子、IN−_２，IN−₂₁，IN−₂₂，…IN−_2oは励振入
力端子、OUTは出力端子、A₁〜A₅は増幅器、Ｔ
は高周波の出力トランス、Ｒは吸収抵抗、Ｔ_Bは
平衡度改善用のトランスである。

Claims (1)

1. 【特許請求の範囲】 １ 複数の電力増幅器出力を合成して動作する電
   力増幅回路において、 逆相の関係にある出力を夫々対応の端子相互間
   より得るブリツジ接続の電力増幅器と、該ブリツ
   ジ接続の電力増幅器に対応して３巻線の出力トラ
   ンスを配して成り、しかも３巻線の出力トランス
   の第１の巻線は夫々対応のブリツジ接続の増幅器
   の出力に接続し、第２の巻線はその全てを直列接
   続して出力端子と成し、第３の巻線は夫々に直列
   に吸収抵抗を挿入するとともに全て並列接続して
   構成したことを特徴とする電力増幅回路。